DE3617141C2 - - Google Patents
Info
- Publication number
- DE3617141C2 DE3617141C2 DE3617141A DE3617141A DE3617141C2 DE 3617141 C2 DE3617141 C2 DE 3617141C2 DE 3617141 A DE3617141 A DE 3617141A DE 3617141 A DE3617141 A DE 3617141A DE 3617141 C2 DE3617141 C2 DE 3617141C2
- Authority
- DE
- Germany
- Prior art keywords
- isolating
- film
- layer
- insulating film
- fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung betrifft ein Halbleiterbauelement mit integrierter
Schaltung und Trennsicherungsstrecke.
Halbleiterbauteile mit integrierten Schaltungen in redundanter
Ausführung und Trennsicherungsstrecken sind aus vielen Veröffentlichungen
bekannt. Die Trennsicherungsstrecken dienen
teilweise zum Unterbrechen vorgegebener Verbindungen und andererseits
zum Erzwingen neuer Verbindungen.
Das Auftrennen der Sicherungsstrecken erfolgt durch das Zuführen
von Wärme in solchem Ausmaß, daß das Metall der Strecken
bis zum Unterbrechen der Strecken wegfließt oder gar verdampft.
Dementsprechend wird im folgenden auch von Schmelzsicherungsstrecken
oder vom Ausbrennen von Sicherungen gesprochen.
Das Zuführen von Wärme zum Auftrennen einer Sicherungsstrecke
kann auf unterschiedliche Arten und Weisen erfolgen. Die eine
besteht darin, eine Überkreuzungsstelle der Trennsicherungsstrecke
mit einer Leiterstrecke vorzusehen, durch die ein so
hoher Strom geschickt werden kann, daß eine solche Erwärmung
am Überkreuzungspunkt auftritt, daß das Material der Trennsicherungsstrecke
schmilzt und sich dadurch eine Lücke in der
Sicherungsstrecke bildet. Ein Halbleiterbauteil mit einem
derartigen Aufbau ist z. B. in EP 00 78 165 A2 beschrieben.
Von Vorteil bei Halbleiterbausteinen der eben genannten Art
ist es, daß die Trennstelle mit höchster Genauigkeit vorgegeben
werden kann. Dies ist vorteilhaft, wenn eine hohe Integrationsdichte
erzielt werden soll. Nachteilig ist jedoch, daß
die besondere Leiterbahn zum Zuführen von Wärme zur Sicherungsstrecke
samt ihrer Ansteuerung bereitgestellt werden muß.
Dies ist aufwendig in der Herstellung und macht teilweise die
durch das genaue Lokalisieren der Trennstelle prinzipiell ermöglichte
Erhöhung der Integrierbarkeit wieder zunichte.
Angesichts dieser Nachteile ohne wesentlichen Vorteil ist es
üblicher, Trennsicherungsstrecken so auszubilden, daß sie mit
einem Laserstrahl durchgebrannt werden können. Hier hängt die
Ortsgenauigkeit der Trennstelle vom Durchmesser des Laserstrahls
und seiner Positioniergenauigkeit ab. In diesem Zusammenhang
wird auf einen Artikel von R.T. Smith et al verwiesen,
der unter dem Titel "Laser Programmable Redundancy and Yield
Improvement in a 64K DRAM" in IEEE Journal of Solid-State
Circuits, Bd. SC-16, Nr. 5, Okt. 1981, S. 506-513 erschienen
ist. Dort sind in Draufsicht die Endanschlüsse einer Trennsicherungsstrecke
und ein über der Trennsicherungsstrecke positionierter
Laserstrahl dargestellt. Der effektive Durchmesser
des Laserstrahls wird mit 7-8 µm angegeben. Tatsächlich
ist es inzwischen möglich, noch besser fokussierte Laserstrahlen
zu verwenden, nämlich solche, die einen Fleckdurchmesser
von nur etwa 4 µm aufweisen. Die Positioniertoleranz beträgt
+/- 1,5 µm, so daß insgesamt ein Bereich von 7 µm Breite der
Möglichkeit des Trennes ausgesetzt ist. Hierbei sind auch andere
Schaltungsteile gefährdet. Die Trennsicherungsstrecke muß
demgemäß mit einer Mindestlänge von etwa 7 µm ausgebildet werden.
Wenn das Material einer Schmelzsicherungsstrecke geschmolzen
wird, ist dafür zu sorgen, daß sich das geschmolzene Metall in
solcher Weise bewegen kann, daß an der Schmelzstelle auch tatsächlich
ein Unterbrechen der Sicherungsstrecke auftritt. Um
diesen Trennvorgang zu fördern, ist es aus EP 00 83 211 bekannt,
bei einem Halbleiterbauelement mit einer integrierten
Schaltung auf einem Substrat einen ersten Isolierfilm anzubringen
mit einer in einer ersten Richtung verlaufenden Erhöhung
auf dem Isolierfilm bzw. in einer ersten Richtung
verlaufenden Vertiefungen in dem Isolierfilm. Die Trennsicherungsstrecke,
die aus einem elektrisch leitenden Material besteht
und das Laserlicht absorbiert, kreuzt die Erhöhung bzw. die
zwei Vertiefungen. Über der Trennsicherungsstrecke und dem
ersten Isolierfilm befindet sich eine zweite isolierende
Schicht, die für das vom Material der Trennsicherungsstrecke
absorbierte Laserlicht im wesentlichen durchlässig ist. Diese
zweite isolierende Schicht folgt mit im wesentlichen konstanter
Dicke den Erhöhungen bzw. Vertiefungen, denen die Trennsicherungsstrecke
folgt. Bei dieser Anordnung bestehen im wesentlichen
dieselben Probleme in bezug auf die Mindestlänge
der Trennsicherungsstrecke, wie sie vorstehend erläutert wurden.
Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauelement
mit integrierter Schaltung und einer durch Einstrahlen
von Laserlicht trennbaren Sicherungsstrecke nach dem Oberbegriff des Anspruchs 1 anzugeben, die
möglichst kurz ausgebildet werden kann, ohne daß die Gefahr
besteht, daß zu den Enden der Sicherungsstrecke benachbarte
Funktionsgrupen des Bauelements durch das eingestrahlte
Laserlicht beschädigt werden.
Die Erfindung ist durch die Merkmale von Anspruch 1 gegeben.
Vorteilhafte Ausgestaltungen und Weiterbildungen sind Gegenstand
abhängiger Ansprüche.
Das erfindungsgemäße Halbleiterbauteil ist dem oben beschriebenen
mit der Erhöhung auf dem ersten Isolierfilm sehr ähnlich.
Jedoch besteht der entscheidende Unterschied, daß die
zweite isolierende Schicht nicht mehr mit im wesentlichen konstanter
Dicke dem Auf- und Ab-Verlauf der Sicherungsstrecke
folgt, sondern daß die zweite isolierende Schicht eingeebnet
ist und solche Dicken über dem erhöhten Teil und dem tiefer
liegenden Teil der Trennsicherungsstrecke aufweist, daß von
dem Material der Trennsicherungsstrecke zu absorbierendes
Laserlicht im erhöhten Bereich der Trennsicherungsstrecke mit
starker Intensität bis zu dieser vordringt, zu den tiefer liegenden
Bereichen dagegen mit geringerer Intensität vordringt.
Wird in ein solches Halbleiterbauelement Laserlicht in den
Bereich der erhöhten Stelle mit solcher Intensität eingestrahlt,
daß die eingestrahlte Energie zum Durchtrennen der
Sicherungsstrecke im Bereich der Erhöhung ausreicht, dringt
noch nicht so viel Energie zu benachbarten Bereichen durch,
daß dort Funktionsgruppen beschädigt werden könnten. Trotz der
insgesamt nur erzielbaren Positioniergenauigkeit von etwa 7 µm
für den Laserstrahl ergibt sich damit eine Positioniergenauigkeit
für den Trennort, der allein durch die Abmessung der Erhöhung
bestimmt ist. Diese läßt sich jedoch mit derjenigen
Genauigkeit erzielen, wie sie beim Herstellen von streifenförmigen
Schichten mit Photolithographieverfahren erreicht wird.
Es handelt sich hierbei um etwa 2,5 µm.
Die in der ersten Richtung verlaufende Erhöhung auf dem ersten
Isolierfilm kann eine Erhöhung des Isolierfilms selbst sein,
aber auch eine solche, die durch eine streifenförmige Schicht
gebildet wird, die auf der Oberfläche des ersten Isolierfilms
gebildet wird. Wie die Erhöhung am zweckmäßigsten hergestellt
wird, hängt vom gesamten Herstellablauf des jeweiligen Halbleiterbauelements
ab.
Die Erfindung und vorteilhafte Einzelheiten werden nachfolgend
unter Bezug auf die Zeichnung in beispielsweiser
Ausführungsform näher erläutert. Es zeigen:
Fig. 1(a) bis (f) in einer (stark vergrößerten) Schnittdarstellung
einzelne Stufen zur Erläuterung der
Herstellung einer Trennsicherungsstrecke einer
Redundanzschaltung für ein Halbleiterbauelement
oder eine Halbleiterbaugruppe als eine Ausführungsform
der Erfindung;
Fig. 1(g) die Draufsicht auf einen wesentlichen Teilbereich
der Redundanzschaltung;
Fig. 1(h) die Schnittansicht bei einer gedachten Schnittlinie
B-B in Fig. 1(g);
Fig. 2 ein Kurvendiagramm zur Erläuterung der Lichtreflexionseigenschaften
von Polysilizium in Abhängigkeit
von der Dicke eines auf dem Polysilizium angeordneten Siliziumdioxidfilms;
Fig. 3(a) bis 3(d) unterschiedliche Prinzipdarstellungen
zur Erläuterung des Zustands des Bauelements bei
Beaufschlagung der Redundanzschaltkreissicherung
mit einem Laserstrahl;
Zur Erläuterung der Erfindung wird zunächst insbesondere
auf Fig. 1 Bezug genommen.
Fig. 1 zeigt ein Siliziumsubstrat 1 und einen darüber
aufgebrachten Feld-Oxidfilm 2. Auf dem Oxidfilm 2
wird in Form einer Stufe 8 ein erstes Polysilizium-Gate
aufgebracht, das durch einen thermisch erzeugten Oxidfilm
9 überdeckt wird. Auf dem thermisch erzeugten Oxidfilm 9
wird ebenfalls in der Konfiguration einer Stufe eine Sicherung
3 für einen Redundanzschaltkreis aufgebracht. Diese
Redundanzschaltkreissicherung 3 kann aus Polysilizium,
einem Metall mit hohem Schmelzpunkt oder einer Silizium-
Metall-Verbindung (Silizid) mit hohem Schmelzpunkt hergestellt
sein. Über der Sicherung 3 des Redundanzschaltkreises
wird ein PSG-Film 4 (PSG = Phosphorsilikatglas)
oder ein BPSG-Film (BPSG = Borphosphorsilikatglas) aufgebracht.
Dieser Film 4 kann auch aus Siliziumdioxid hergestellt
sein.
Das Verfahren zur Herstellung einer Trennsicherungsstrecke eines Redundanzschaltkreises
für ein Halbleiterbauelement wird nachfolgend unter Bezug
auf die Fig. 1(a) bis 1(f) näher erläutert.
Zunächst werden der Feld-Oxidfilm 2 auf dem Siliziumsubstrat
1 und darauf eine erste Polysiliziumschicht hergestellt;
wobei letztere zur Bildung des Polysilicium-Gates
8 mit einer Breite l2 dient. Sodann wird das Siliziumsubstrat
1 thermisch oxidiert, wobei gleichzeitig über dem
ersten Polysilizium-Gate 8 der Oxidfilm 9 entsteht (vgl.
Fig. 1(a)). Sodann wird auf dem Oxidfilm 9 eine zweite
Polysilizium-Gateschicht erzeugt und es wird eine Sicherungsstrecke
3 für eine Redundanzschaltung gewonnen, die
entsprechend der ersten Polysilizium-Gateschicht 8 stufenartig
abgesetzt ist. Anschließend wird über der Sicherung
3 und dem Oxidfilm 9 mittels eines bekannten CVD-
Verfahrens der PSG-Film 4 erzeugt. Die gesamte Oberfläche
des PSG-Films 4 wird sodann mit einem Photoresist 10
überdeckt und der PSG-Film sowie der Photoresist 10 werden
durch eine Ätzlösung abgeätzt, die hinsichtlich der
Ätzgeschwindigkeit auf den PSG-Film 4 und den Photoresist
10 gleich wirkt. Auf diese Weise wird die Oberfläche
des PSG-Films 4 eingeebnet und seine Dicke über der Sicherung
3 erhält im Mittenbereich den Wert t0, während er an
den beiden Seitenbereichen mit dem Wert t1 in größerer
Schichtdicke stehen bleibt (siehe Fig. 1(e)).
Anschließend werden Kontaktlöcher 5A bzw. 5B am Siliziumsubstrat
1, am ersten Siliziumgate sowie am zweiten Siliziumgate
und an der Sicherung 3 eingebracht unter Verwendung
einer auf dem PSG-Film 4 aufgebrachten Photoresistmaske
(siehe Fig. 1(f)). Anschließend wird der Photoresistfilm
entfernt und zur Vervollständigung der Redundanzschaltung
des Halbleiterbauelements, welche die Sicherung
3 einschließt, wird eine Aluminiumverdrahtungsschicht 6
aufgebracht. Fig. 1(h) zeigt den hier interessierenden
Ausschnitt eines komplettierten Halbleiterbauelements.
Die Lichtreflexionseigenschaft der durch einen Siliziumoxidfilm
überdeckten Polysiliziumfläche ändert sich in
Abhängigkeit von der Dicke des Siliziumdioxidfilms auf
der Polysiliziumschicht, wie die Fig. 2 erkennen läßt.
Wird nun angenommen, daß die Filmdicken t0 und t1 des PSG-
Films 4 über der Schmelzsicherung 3 in Fig. 1(h) den Abstandswerten
t0 und t1 in Fig. 2 entsprechen, so erreicht
die Lichtreflexion in dem Oberflächenabschnitt der Sicherung
3 der Redundanzschaltung, in dem die Dicke des PSG-
Films 4 t0 beträgt, einen Wert von 30% während die restlichen
70% des auftreffenden Lichts in der Sicherung 3
absorbiert werden. Andererseits werden etwa 60% des
Lichts dort reflektiert, wo die Dicke des PSG-Films 4 t1
beträgt, während die restlichen 40% des eingestrahlten
Lichts durch die Sicherung 3 absorbiert werden. Ähnliche
Verhältnisse gelten, wenn das auftreffende Licht ein Laserstrahl
ist.
Die Fig. 3(a) zeigt den Zustand bei Verwendung eines Laserstrahls
7A mit einem Radius r0, der auf die Mitte oder
das Zentrum C1 der Sicherung 3 auftrifft (vgl. auch Fig.
1(g)). In diesem Fall sind die Schichtdicken t0 bzw. t1
des PSG-Films 4 über der Sicherung 3 so gewählt, daß sich
eine Lichtreflektivität von etwa 30% bzw. 40% ergibt,
wobei die Energie des Laserstrahls 7A auf einen geeigneten
Wert eingestellt wird. Die Sicherung 3 des Redundanzschaltkreises
wird im Bereich des PSG-Films mit Schichtdicke
t0 geschmolzen, und zwar unabhängig vom Radius r0
des Laserstrahls 7A, wie in Fig. 3(b) gezeigt. Die Auftrennlänge
oder Ausbrennstrecke hat eine Breite von L2.
Diese Breite L2 entspricht etwa der Breite l2 des ersten
Polysilicium-Gates 8; sie hängt innerhalb bestimmter
Grenzwerte nicht vom Radius r0 des Laserstrahls 7A ab.
Weiterhin wird der zu schmelzende Abschnitt auf den Bereich
des PSG-Films mit Schichtdicke t0 beschränkt, selbst
dann, wenn der Laserstrahl außermittig, also etwa wie der
Laserstrahl 7B, mit einem Strahlzentrum C2 auftrifft, das
um einen Abstand d0 gegenüber dem Zentrum C1 der Sicherung
3 versetzt ist (vgl. Fig. 3(d)). Die Wirkung des Laserstrahls
hängt also nicht von der absoluten Positioniergenauigkeit
ab.
Die Länge l1 des Ausbrennbereichs der Sicherung 3 der Redundanzschaltung
läßt sich unter Verwendung des Breitenwerts
l2 des ersten Polysilicium-Gates 8 und der Maskenausrichttoleranz
Δl zwischen dem ersten Polysilizium-Gate
und dem zweiten Polysilizium-Gate (vgl. Fig. 3(d)) durch
folgende Formel ausdrücken:
l1 = l2 + 2Δl (1-6)
Mit derzeit zur Verfügung stehenden photolithographischen
Techniken lassen sich Werte l2 = 1,5 µm, Δl = 0,5 µm sicherstellen,
so daß sich daraus ableiten läßt
l1 ≧ + 2Δl = 2,5 µm (1-7)
Daraus läßt sich unschwer erkennen, daß die Länge der Sicherung
3 um 4,5 µm verkürzt werden kann im Vergleich zur
Länge von 7 µm beim Stand der Technik entsprechend der
oben angegebenen Gleichung (1-5). Durch diese Verkürzung
der Länge L1 des Auftrennbereichs läßt sich also ein höherer
Integrationsgrad bei LSI-Chips erreichen.
Wie sich aus der soweit gegebenen Erläuterung
ersehen läßt, ist gemäß der Erfindung vorgesehen, die
Dicke des isolierenden Films auf der Sicherung 3 des Redundanzschaltkreises
über die Länge der Sicherungsstrecke
zu variieren. Dies ermöglicht ein sicheres Auftrennen
der Sicherung auf einem konstanten Längenbereich unabhängig
vom Radius und der Positioniergenauigkeit des zur
Unterbrechung der Sicherung verwendeten Laserstrahls. Aufgrund
der Längenreduzierung der Sicherungsstrecke für den
Redundanzschaltkreis läßt sich ein höherer Integrationsgrad
bei LSI-Schaltkreisen erreichen.
Der Erfindungsgedanke läßt sich auch so verwirklichen, daß
die Gate-Leitung oder Leitungsstrecke 8 durch eine in der
ersten Isolierschicht 2 nach oben ragende Abstufung gebildet
ist, so daß wiederum der Zentralbereich C1 der Sicherung
3 aus der Ebene seiner beiden Enden um den Abstand
(t1-t0) nach oben versetzt erscheint. Diese Ausführungsform
der Erfindung kann je nach den Herstellungsbedingungen
und den Gegebenheiten der Laser-Auftrennvorrichtung
gewisse Vorteile gegenüber der erstbeschriebenen Ausführungsform
besitzen.
Claims (6)
1. Halbleiterbauteil mit
- - einer integrierten Schaltung,
- - einem Substrat (1) mit einem ersten Isolierfilm (2),
- - einer in einer ersten Richtung verlaufenden Erhöhung (8) auf dem ersten Isolierfilm,
- - einer die Erhöhung kreuzenden Trennsicherungsstrecke (3) aus einem elektrisch leitenden Material, das Laserlicht absorbiert, und die an der Kreuzungsstelle einen stufenartig um die Dicke der Erhöhung nach oben versetzten Teil aufweist,
- - und einer für das vom Material der Trennsicherungsstrecke (3) absorbierte Laserlicht durchlässigen zweiten isolierenden Schicht (4) über dem ersten Isolierfilm (2), der Erhöhung (8) und der Trennsicherungsstrecke (3),
dadurch gekennzeichnet, daß
- - die Oberfläche der zweiten isolierenden Schicht (4) eingeebnet ist und eine solche erste Dicke (t₀) über dem nach oben versetzten Teil und eine solche zweite Dicke (t₁) über den tiefer liegenden Teilen der Trennsicherungsstrecke (3) aufweist, daß von dem Material der Trennsicherungsstrecke das Laserlicht infolge der Lichtreflexionseigenschaften des vorliegenden Schichtaufbaus im nach oben versetzten Teil der Trennsicherungsstrecke stark und den tiefer liegenden Teilen dagegen gering absorbiert wird.
2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet,
daß die Erhöhung durch eine streifenförmige Schicht (8) auf der
Oberfläche des ersten Isolierfilms (2) gebildet wird.
3. Halbleiterbauteil nach Anspruch 2, dadurch gekennzeichnet,
daß die streifenförmige Schicht (8) aus einem Metall besteht und
diese Schicht durch eine Oxidschicht (9) abgedeckt ist.
4. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet,
daß die Erhöhung eine solche des ersten Isolierfilms ist.
5. Halbleiterbauteil nach einem der Ansprüche 1-4, dadurch
gekennzeichnet, daß die zweite isolierende Schicht (4) über der
Trennsicherungsstrecke (3) durch einen PSG-Film (PSG = Phosphor-
Silikat-Glas), einen BPSG-Film (BPSG = Bor-Phosphor-Silikat-
Glas) oder einen Siliziumdioxidfilm gebildet ist und die Trennsicherungsstrecke
(3) aus Polysilizium, einem Metall mit hohem
Schmelzpunkt oder aus einem Metall-Silizid mit hohem Schmelzpunkt
besteht.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60110943A JPH0719842B2 (ja) | 1985-05-23 | 1985-05-23 | 半導体装置の冗長回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3617141A1 DE3617141A1 (de) | 1986-11-27 |
DE3617141C2 true DE3617141C2 (de) | 1993-08-05 |
Family
ID=14548486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863617141 Granted DE3617141A1 (de) | 1985-05-23 | 1986-05-22 | Halbleiterbaueinheit mit integrierter schaltung und schmelzsicherungsstrecke |
Country Status (4)
Country | Link |
---|---|
US (1) | US4774561A (de) |
JP (1) | JPH0719842B2 (de) |
KR (1) | KR920000227B1 (de) |
DE (1) | DE3617141A1 (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63140550A (ja) * | 1986-12-01 | 1988-06-13 | Mitsubishi Electric Corp | 冗長回路用電気ヒユ−ズ |
DE3731621A1 (de) * | 1987-09-19 | 1989-03-30 | Texas Instruments Deutschland | Verfahren zum herstellen einer elektrisch programmierbaren integrierten schaltung |
US5025300A (en) * | 1989-06-30 | 1991-06-18 | At&T Bell Laboratories | Integrated circuits having improved fusible links |
JPH04212426A (ja) * | 1990-06-21 | 1992-08-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US5335361A (en) * | 1991-12-11 | 1994-08-02 | Motorola, Inc. | Integrated circuit module with devices interconnected by electromagnetic waves |
DE69421738T2 (de) * | 1993-04-01 | 2000-06-29 | Advanced Micro Devices Inc | Halbleiter-Schmelzsicherungstrukturen |
JP2797929B2 (ja) * | 1993-10-22 | 1998-09-17 | 日本電気株式会社 | 半導体装置 |
US5444287A (en) * | 1994-08-10 | 1995-08-22 | International Business Machines Corporation | Thermally activated noise immune fuse |
US5650355A (en) * | 1995-03-30 | 1997-07-22 | Texas Instruments Incorporated | Process of making and process of trimming a fuse in a top level metal and in a step |
US5521116A (en) * | 1995-04-24 | 1996-05-28 | Texas Instruments Incorporated | Sidewall formation process for a top lead fuse |
US5760674A (en) * | 1995-11-28 | 1998-06-02 | International Business Machines Corporation | Fusible links with improved interconnect structure |
US5886320A (en) * | 1996-09-03 | 1999-03-23 | International Business Machines Corporation | Laser ablation with transmission matching for promoting energy coupling to a film stack |
DE19707312C2 (de) * | 1997-02-11 | 2002-10-24 | X Fab Semiconductor Foundries | Schaltungsanordnung zur Verbesserung der Zuverlässigkeit beim Prüfen integrierter Schaltkreise |
JP3081994B2 (ja) * | 1997-10-22 | 2000-08-28 | セイコーインスツルメンツ株式会社 | 半導体装置 |
US6413848B1 (en) * | 1998-07-17 | 2002-07-02 | Lsi Logic Corporation | Self-aligned fuse structure and method with dual-thickness dielectric |
US6259146B1 (en) | 1998-07-17 | 2001-07-10 | Lsi Logic Corporation | Self-aligned fuse structure and method with heat sink |
US6633055B2 (en) | 1999-04-30 | 2003-10-14 | International Business Machines Corporation | Electronic fuse structure and method of manufacturing |
JP3650281B2 (ja) * | 1999-05-07 | 2005-05-18 | セイコーインスツル株式会社 | 半導体装置 |
US6210995B1 (en) | 1999-09-09 | 2001-04-03 | International Business Machines Corporation | Method for manufacturing fusible links in a semiconductor device |
US7651893B2 (en) * | 2005-12-27 | 2010-01-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal electrical fuse structure |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS584819B2 (ja) * | 1975-08-28 | 1983-01-27 | 株式会社東芝 | ハンドウタイソウチ |
JPS5856355A (ja) * | 1981-09-30 | 1983-04-04 | Hitachi Ltd | 半導体集積回路装置 |
JPS6059678B2 (ja) * | 1981-10-28 | 1985-12-26 | 株式会社東芝 | プログラマブル・リ−ド・オンリ・メモリ素子 |
US4814853A (en) * | 1981-10-28 | 1989-03-21 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device with programmable fuse |
JPS58115692A (ja) * | 1981-12-28 | 1983-07-09 | Fujitsu Ltd | プログラマブル・リードオンリメモリのヒューズ切断方法 |
GB2145243B (en) * | 1983-08-18 | 1987-08-26 | Gen Electric | Optical lithographic processes |
JPS60132344A (ja) * | 1983-12-20 | 1985-07-15 | Nec Corp | 半導体装置 |
-
1985
- 1985-05-23 JP JP60110943A patent/JPH0719842B2/ja not_active Expired - Lifetime
-
1986
- 1986-02-04 KR KR1019860000751A patent/KR920000227B1/ko not_active IP Right Cessation
- 1986-05-22 DE DE19863617141 patent/DE3617141A1/de active Granted
- 1986-05-23 US US06/866,356 patent/US4774561A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US4774561A (en) | 1988-09-27 |
JPS61268042A (ja) | 1986-11-27 |
KR860009487A (ko) | 1986-12-23 |
JPH0719842B2 (ja) | 1995-03-06 |
KR920000227B1 (ko) | 1992-01-10 |
DE3617141A1 (de) | 1986-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3617141C2 (de) | ||
DE4020195C2 (de) | Verfahren zur Vereinzelung von Halbleiterchips | |
DE102004029093B4 (de) | Halbleiterwafer-Unterteilungsverfahren unter Verwendung eines Laserstrahls | |
DE2054571A1 (de) | Integrierte Halbleiterstruktur und Verfahren zum Herstellen dieser Halbleiterstruktur | |
DE102005010087B3 (de) | Stapelstruktur-Schneideverfahren und Stapelstruktur | |
DE3030653C2 (de) | Verfahren zur Herstellung von Halbleiteranordnungen | |
DE3634167C2 (de) | ||
DE102006014852A1 (de) | Halbleiter-Wafer mit mehrfachen Halbleiterelementen und Verfahren zu ihrem Dicen | |
DE19531691A1 (de) | Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür | |
EP1166358A1 (de) | Vorrichtung und verfahren zum abtragen von dünnen schichten auf einem trägermaterial | |
DE19619921A1 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE2748103A1 (de) | Mittels elektronenlithographie hergestellter hochleistungs-galliumarsenid- schottky-sperrschichtfeldeffekttransistor und verfahren zu dessen herstellung | |
DE19933703B4 (de) | Vorrichtung und Verfahren zum Abtragen von Schichten auf einer Solarzelle | |
DE2450907A1 (de) | Verfahren zum herstellen von tiefen dioden | |
EP0865081B1 (de) | Verfahren zum Herstellen von elektronischen Elementen | |
DE2351943A1 (de) | Verfahren zur herstellung integrierter schaltungen | |
DE3223619C2 (de) | Halbleiterschaltungsanordnung mit aus polykristallinem Silizium bestehenden Sicherungen | |
EP1111670A2 (de) | Anordnung zur Abtrennung eines Halbleiterbausteines aus einem Halbleiterwafer | |
DE69632661T2 (de) | Verfahren zum Trimmen einer Sicherung in einer integrierten Halbleiterschaltung | |
EP1097616B1 (de) | Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen | |
DE10306949A1 (de) | Halbleitereinrichtung | |
DE102013109282A1 (de) | Verfahren zum Schmelzen einer Laserschmelzsicherung und Verfahren zur Bearbeitung eines Wafers | |
DE60305856T2 (de) | Verfahren zum Schneiden von Halbleiterwafern | |
DE102012107409B4 (de) | Verfahren zur Herstellung eines Halbleiter-Laserelements | |
DE10110179B4 (de) | Verfahren zum Herstellen von Dünnschicht-Chipwiderständen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |