DE19707325B4 - Verfahren zum Prüfen integrierter Schaltkreise - Google Patents

Verfahren zum Prüfen integrierter Schaltkreise Download PDF

Info

Publication number
DE19707325B4
DE19707325B4 DE19707325A DE19707325A DE19707325B4 DE 19707325 B4 DE19707325 B4 DE 19707325B4 DE 19707325 A DE19707325 A DE 19707325A DE 19707325 A DE19707325 A DE 19707325A DE 19707325 B4 DE19707325 B4 DE 19707325B4
Authority
DE
Germany
Prior art keywords
passivation layer
microelectronic
semiconductor wafer
islands
microelectronic circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19707325A
Other languages
English (en)
Other versions
DE19707325B8 (de
DE19707325A1 (de
Inventor
Bernt Müller
Klaus Dr. Hempel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE19707325A priority Critical patent/DE19707325B8/de
Publication of DE19707325A1 publication Critical patent/DE19707325A1/de
Publication of DE19707325B4 publication Critical patent/DE19707325B4/de
Application granted granted Critical
Publication of DE19707325B8 publication Critical patent/DE19707325B8/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

Verfahren zum elektrischen Prüfen einer Vielzahl von mikroelektronischen Schaltungen mit völlig geschlossener Passivierungsschicht auf einer Halbleiterscheibe, ohne direkte Berührung metallischer Kontaktierinseln der mikroelektronischen Schaltungen, wobei
– eine Betriebsspannung an jede mikroelektronishe Schaltung durch ein elektrisch isoliertes Netz, aus die Halbleiterscheibe überziehenden Leiterbahnen mit makroskopischen Kontaktierinseln im Randbereich der Halbleiterscheibe, über optoelektronische Schalter schaltbar angelegt wird,
– durch optische Signale Prüfimpulse über optoelektronische Schalter berührungsfrei auf der mikroelektronischen Schaltung generiert werden und
– Prüfsignale durch kapazitive Auskopplung gewonnen werden,
dadurch gekennzeichnet, dass
– Messsonden zur kapazitiven Auskopplung der Prüfsignale direkt auf die Passivierungsschicht im Bereich der darunter liegenden metallischen Kontaktierinseln der mikroelektronischen Schaltungen ausfesetzt werden und
– erst nach der elektrischen Prüfung die Passivierungsschicht über den metallischen Kontaktierinseln der mikroelektronischen Schaltungen geöffnet wird.

Description

  • Die Erfindung betrifft ein Verfahren zum Prüfen einer Vielzahl von auf einer Trägerscheibe vorhandenen Bauelementeeinheiten, insbesondere von auf einer Halbleiterscheibe vorhandenen mikroelektronischen Schaltkreisen mit kontaktfreien elektrischen Prüfverfahren, bei welchen die Prüfsignale mit kapazitiver Kopplung durch Heranfahren von Sonden an Prüfpads ausgelesen werden.
  • Dem Stand der Technik gemäß werden mikroelektronische Schaltungen nach dem Aufbringen der metallischen Leitungsbahnen mit einem gegen Außeneinflüsse schützenden Schichtsystem passiviert. Die Passivierung wird auf der gesamten Halbleiterscheibe vorgenommen. Zum elektrischen Prüfen werden die Kontaktierinseln, auf denen später die Außenanschlüsse angebracht werden, durch lokales Ätzen freigelegt. Das Aufsetzen der Prüfnadeln auf die metallisierten Kontaktierinseln kann zur Beschädigung der Metallschicht (Zerkratzen, Verunreinigungen) führen, was die technologische Sicherheit beim nachfolgenden Anbringen der Kontaktdrähte verringert. Dennoch werden die elektrischen Prüfungen zum Abschluß der Präparation mit geöffneten Kontaktierinseln vorgenommen, so daß die Metallschichten längere Zeit vor der Kontaktierung mit einem äußeren elektrischen Leiter der Atmosphäre ausgesetzt sind, was sich negativ auf die Kontaktierung auswirken kann.
  • Zum Stand der Technik wird außerdem auf die Druckschriften DE 28 31 787 A1 und EP 0 477 795 A2 verwiesen.
    •
  • Es ist Aufgabe der Erfindung, eine Verfahrensweise für die elektrische Prüfung einer Vielzahl von auf einer Halbleiterscheibe befindlichen Bauelementen oder Bauelementeeinheiten anzugeben, welche eine Beschädigungsmöglichkeit der Kontaktierinseln und Prüfpads ausschließt.
  • Die Aufgabe wird durch das Verfahren nach Anspruch 1 gelöst. Die Unteransprüche geben vorteilhafte Ausgestaltungen an.
  • Erfindungsgemäß wird unter Verwendung der an sich bekannten Prüfmöglichkeiten bei Vorhandensein einer zentralen Betriebsspannungsversorgung, des lichtoptischen Einkoppelns der Prüfsignale über optisch-elek tronische Wandlerschaltungen und des kapazitiven Auskoppelns der Prüfsignale die Reihenfolge der Schritte 'Kontaktfenster öffnen' und 'elektrische Prüfung' in der Weise verändert, daß die elektrische Prüfung bei völlig geschlossener Passivierungsschicht vorgenommen wird und erst kurz vor dem Anschließen der äußeren Kontakte die Kontaktierinseln geöffnet werden.
    •
  • Für die Prüfung von mikroelektronischen Schaltungen ohne jede Berührung des einzelnen Schaltkreises wurde bereits in der DE 196 54 504 A1 eine sogenannte 'zentrale Spannungsversorgung' vorgeschlagen. Für diese sind mindestens zwei voneinander elektrisch isolierte, den beiden Polungen zuzuordnende Leitungsbahnnetze charakteristisch, die an einem Ende mit makroskopischen Kontaktierinseln im Randbereich der Trägerscheibe und am andereren Ende mit einem im peripheren Bereich eines jeden Schaltkreises lokalisierten integrierten Schalter galvanisch verbunden sind. In einer speziellen Form ist ein strahlungsempfindliches Bauelement Bestandteil des integrierten Schalters, z.B. eine Foto-Diode, welche das Einschalten des integrierten Schalters während des Prüfzyklus übernimmt, d.h. für den Zeitabschnitt ihrer Bestrahlung das Herstellen der galvanischen Verbindung des jeweiligen Leitungsbahnnetzes mit der zu prüfenden integrierten Schaltung.
  • Wenn die Prüfsignale auch über opto-elektrische Wandlerschaltungen generiert werden, dann ist mit der Anwendung der zentralen Betriebsspannungsversorgung die Voraussetzung gegeben, für eine elektrische Prüfung der Bauelemente auf einer Scheibe in einem völlig von der Atmosphäre abgeschlossenen Bearbeitungszustand. Es werden nur Kontakte im Bereich des Scheibenrandes benötigt.
  • Die Messung wird nach dem Aufbringen des Passivierungsschichtsystems, im einfachsten Fall nach dem Aufbringen einer einzigen homogenen Schicht, gemessen und erst danach werden die Kontaktierungsinseln geöffnet. Damit wird jegliche Störung der Kontaktmetallisierung ausgeschlossen.
  • Ein weiterer Vorteil ergibt sich dadurch, daß solche ausgemessenen Halbleiterscheiben für längere Zeit ohne Qualitätsverlust gelagert werden können. Es hat sich ferner gezeigt, daß die kapazitive Sonde auf die Passivierungsschicht aufgesetzt werden kann, wenn diese im Dickenbereich von 0,3 bis 2,0 μm liegt und entweder eine Siliziumoxid-, Phosphorsilikatglas-, oder Siliziumnitridschicht oder eine Kombinationsschicht aus diesen Schichten ist. Die Kapazitätsmeßsonde kann auf die Passivierungsschicht aufgesetzt werden. Das führt erfahrungsgemäß zu stärkeren Signalen als bei Messungen über einen Luftspalt (Influenzeffekt). Vorteilhaft ist dabei noch die gute Reproduzierbarkeit des Abstandes der Meßsonde zur Oberfläche der Meßobjekts.

Claims (3)

  1. Verfahren zum elektrischen Prüfen einer Vielzahl von mikroelektronischen Schaltungen mit völlig geschlossener Passivierungsschicht auf einer Halbleiterscheibe, ohne direkte Berührung metallischer Kontaktierinseln der mikroelektronischen Schaltungen, wobei – eine Betriebsspannung an jede mikroelektronishe Schaltung durch ein elektrisch isoliertes Netz, aus die Halbleiterscheibe überziehenden Leiterbahnen mit makroskopischen Kontaktierinseln im Randbereich der Halbleiterscheibe, über optoelektronische Schalter schaltbar angelegt wird, – durch optische Signale Prüfimpulse über optoelektronische Schalter berührungsfrei auf der mikroelektronischen Schaltung generiert werden und – Prüfsignale durch kapazitive Auskopplung gewonnen werden, dadurch gekennzeichnet, dass – Messsonden zur kapazitiven Auskopplung der Prüfsignale direkt auf die Passivierungsschicht im Bereich der darunter liegenden metallischen Kontaktierinseln der mikroelektronischen Schaltungen ausfesetzt werden und – erst nach der elektrischen Prüfung die Passivierungsschicht über den metallischen Kontaktierinseln der mikroelektronischen Schaltungen geöffnet wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Passivierungsschicht eine Dicke von 0,3 bis 2,0 μm aufweist.
  3. Verfahren nach Anspruch 1 oder 2, daddurch gekennzeichnet, dass die Passivierungsschicht eine Siliziumoxidschicht oder eine Schichtkombination bestehend aus SiO2 und Si3N4 ist.
DE19707325A 1997-02-12 1997-02-12 Verfahren zum Prüfen integrierter Schaltkreise Expired - Fee Related DE19707325B8 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19707325A DE19707325B8 (de) 1997-02-12 1997-02-12 Verfahren zum Prüfen integrierter Schaltkreise

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19707325A DE19707325B8 (de) 1997-02-12 1997-02-12 Verfahren zum Prüfen integrierter Schaltkreise

Publications (3)

Publication Number Publication Date
DE19707325A1 DE19707325A1 (de) 1998-08-20
DE19707325B4 true DE19707325B4 (de) 2005-09-29
DE19707325B8 DE19707325B8 (de) 2006-06-01

Family

ID=7821302

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19707325A Expired - Fee Related DE19707325B8 (de) 1997-02-12 1997-02-12 Verfahren zum Prüfen integrierter Schaltkreise

Country Status (1)

Country Link
DE (1) DE19707325B8 (de)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2541003A1 (de) * 1975-09-13 1977-03-17 Licentia Gmbh Festkoerperschaltkreis
DE2831787A1 (de) * 1978-07-19 1980-01-31 Siemens Ag Mit hilfe eines elektronen- oder laserstrahls pruefbare, integrierte schaltungsanordnung
JPS60117744A (ja) * 1983-11-30 1985-06-25 Seitetsu Kagaku Co Ltd 半導体特性測定装置
EP0208977A1 (de) * 1985-07-05 1987-01-21 Itt Industries, Inc. Testen integrierter Schaltungen
EP0251500A1 (de) * 1986-06-16 1988-01-07 Btg International Limited Vorrichtung und Verfahren zur Untersuchung von elektrischen Materialien und Komponenten
EP0286814A2 (de) * 1987-03-31 1988-10-19 Siemens Aktiengesellschaft Ansteuereinrichtung
DE3925552A1 (de) * 1989-08-02 1991-02-14 Licentia Gmbh Abtastkopf
US5017863A (en) * 1989-10-20 1991-05-21 Digital Equipment Corporation Electro-emissive laser stimulated test
EP0477795A2 (de) * 1990-09-22 1992-04-01 Dainippon Screen Mfg. Co., Ltd. Verfahren und Vorrichtung zum Messen elektrischer Eigenschaften von Halbleiterscheiben
DE3853389T2 (de) * 1987-07-31 1995-11-16 Schlumberger Ind Sa Vorrichtung zur Prüfüng einer Schaltung.
US5554939A (en) * 1992-12-22 1996-09-10 Dainippon Screen Manufacturing Co., Ltd. Non-destructive measuring sensor for semiconductor wafer and method of manufacturing the same
DE19654504A1 (de) * 1996-12-18 1998-06-25 Thesys Ges Fuer Mikroelektroni Verfahren und Vorrichtung zum Prüfen integrierter Schaltkreise

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2541003A1 (de) * 1975-09-13 1977-03-17 Licentia Gmbh Festkoerperschaltkreis
DE2831787A1 (de) * 1978-07-19 1980-01-31 Siemens Ag Mit hilfe eines elektronen- oder laserstrahls pruefbare, integrierte schaltungsanordnung
JPS60117744A (ja) * 1983-11-30 1985-06-25 Seitetsu Kagaku Co Ltd 半導体特性測定装置
EP0208977A1 (de) * 1985-07-05 1987-01-21 Itt Industries, Inc. Testen integrierter Schaltungen
EP0251500A1 (de) * 1986-06-16 1988-01-07 Btg International Limited Vorrichtung und Verfahren zur Untersuchung von elektrischen Materialien und Komponenten
EP0286814A2 (de) * 1987-03-31 1988-10-19 Siemens Aktiengesellschaft Ansteuereinrichtung
DE3853389T2 (de) * 1987-07-31 1995-11-16 Schlumberger Ind Sa Vorrichtung zur Prüfüng einer Schaltung.
DE3925552A1 (de) * 1989-08-02 1991-02-14 Licentia Gmbh Abtastkopf
US5017863A (en) * 1989-10-20 1991-05-21 Digital Equipment Corporation Electro-emissive laser stimulated test
EP0477795A2 (de) * 1990-09-22 1992-04-01 Dainippon Screen Mfg. Co., Ltd. Verfahren und Vorrichtung zum Messen elektrischer Eigenschaften von Halbleiterscheiben
US5554939A (en) * 1992-12-22 1996-09-10 Dainippon Screen Manufacturing Co., Ltd. Non-destructive measuring sensor for semiconductor wafer and method of manufacturing the same
DE19654504A1 (de) * 1996-12-18 1998-06-25 Thesys Ges Fuer Mikroelektroni Verfahren und Vorrichtung zum Prüfen integrierter Schaltkreise

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 60117744 A.,In: Patents Abstracts of Japan, E-354,1985,Vol.9,No.274 *

Also Published As

Publication number Publication date
DE19707325B8 (de) 2006-06-01
DE19707325A1 (de) 1998-08-20

Similar Documents

Publication Publication Date Title
DE602004010116T2 (de) Verfahren und vorrichtung zum testen elektrischer eigenschaften eines zu prüfenden objekts
JPH01182767A (ja) 電気信号サンプリング・プローブ装置
EP0005762A1 (de) Verfahren zum Einprägen einer Spannung mit einem Elektronenstrahl
DE19717369A1 (de) Prüfkarte und diese verwendende Untersuchungsvorrichtung
CA1236929A (en) Photon assisted tunneling testing of passivated integrated circuits
JPH04240570A (ja) マイクロ・プローブ・ボード
Saltzman et al. Capacitive coupling solves the known good die problem
DE19707325B4 (de) Verfahren zum Prüfen integrierter Schaltkreise
JP3100097B2 (ja) プローバ用コンタクタ
DE19739923C2 (de) Verfahren und Vorrichtung zur gepulsten Hochstrombelastung integrierter Schaltungen und Strukturen
EP1021704B1 (de) Verfahren zur detektion von kondensationen an oberflächen
Kim et al. A novel low-cost approach to MCM interconnect test
US3525937A (en) Matched impedance test probe fixture
DE102021124225A1 (de) Messplatine und Messaufbau für Transistoren
DE102017222198A1 (de) System und verfahren zur untersuchung von halbleitersubstraten
DE19654504C2 (de) Verfahren und Vorrichtung zum Prüfen integrierter Schaltkreise
DE2938567A1 (de) Baustein fuer hochintegrierte schaltkreise
JP2657315B2 (ja) プローブカード
DE102013227138A1 (de) Kalibriermodul mit integriertem Leistungsdetektor
EP0308818A1 (de) Verfahren zum Herstellen von Anschlusskontakten für Dünnfilm-Magnetköpfen
RU1807427C (ru) Тестова структура дл электрооптического контрол электрических напр жений на металлизации в ИС
Scheuermann et al. Ultra-high bandwidth detachable optoelectronic probes
DE4000301C1 (de)
DE3705714A1 (de) Einrichtung zum ueberpruefen von integrierten schaltungen
KR200221077Y1 (ko) 전도성 고분자 프루브 카드

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8122 Nonbinding interest in granting licences declared
8127 New person/name/address of the applicant

Owner name: X-FAB SEMICONDUCTOR FOUNDRIES GMBH, 99097 ERFURT,

8139 Disposal/non-payment of the annual fee
8170 Reinstatement of the former position
8327 Change in the person/name/address of the patent owner

Owner name: X-FAB SEMICONDUCTOR FOUNDRIES AG, 99097 ERFURT, DE

8364 No opposition during term of opposition
8396 Reprint of erroneous front page
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130903