CN113759232A - 用于硅晶片上的集成电路的测试仪 - Google Patents

用于硅晶片上的集成电路的测试仪 Download PDF

Info

Publication number
CN113759232A
CN113759232A CN202110600003.9A CN202110600003A CN113759232A CN 113759232 A CN113759232 A CN 113759232A CN 202110600003 A CN202110600003 A CN 202110600003A CN 113759232 A CN113759232 A CN 113759232A
Authority
CN
China
Prior art keywords
integrated circuit
tester
communication interface
message
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110600003.9A
Other languages
English (en)
Inventor
S·莱斯内
M·盖兰
C·巴斯蒂安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Edimia Star Crystal Co
Idemia Starchip SAS
Original Assignee
Edimia Star Crystal Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Edimia Star Crystal Co filed Critical Edimia Star Crystal Co
Publication of CN113759232A publication Critical patent/CN113759232A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及用于硅晶片上的集成电路的测试仪。所述测试仪包括用于向一集成电路供应电能的两个连接部，并且包括：用于对传递到集成电路的第一电流进行测量的装置(Icc)；用于将消息传输到集成电路的装置(Vt)，该消息是在按照预定二进制序列对集成电路的电源电压的幅度进行调制的同时传输的，所述预定序列表示用于对集成电路的通信接口进行配置的命令，通信接口连接到两个连接部；用于对传递到所述集成电路的第二电流进行测量的装置(Icc)；用于根据测得的电流对用于测试集成电路的信息进行计算的装置。

Description

用于硅晶片上的集成电路的测试仪
技术领域
本发明涉及用于对设置在硅晶片上的集成电路进行测试的方法和设备。
背景技术
集成电路是在硅晶片上制造的。硅晶片包括大量集成电路，通常为数千个。用于对集成电路进行测试的测试仪包括与硅晶片的有限数量的输入/输出连接部，该有限数量的输入/输出连接部是无法增加的。
为了对硅晶片上的所有集成电路进行测试，测试仪借助于探针卡(probe card)与一集成电路的矩形区域接触多次，以便建立与该集成电路的电连接。多个集成电路被同时测试，以便减少测试硅晶片的时间。
并行测试的集成电路的数量越多，测试硅晶片的时间就越短。用于测试一集成电路的测试探针的数量越多，并行测试的集成电路的数量就越少，这是由于测试仪的输入/输出连接部和测试探针的数量所带来的限制而导致的。
本发明的目的是通过提出一种测试方法和设备来解决现有技术的缺点，其中，在对一集成电路进行测试期间，仅使用用于向集成电路供应电能的连接部。
发明内容
为此目的，根据第一方面，本发明提出了一种用于硅晶片上的集成电路的测试仪，其特征在于，所述测试仪包括用于向一集成电路供应电能的两个连接部，并且所述测试仪包括：
-用于对传递到所述集成电路的第一电流进行测量的装置；
-用于将消息传输到所述集成电路的装置，该消息是在按照预定二进制序列对所述集成电路的电源电压的幅度进行调制的同时传输的，所述预定序列表示用于对所述集成电路的通信接口进行配置的命令，所述通信接口连接到所述两个连接部；
-用于对传递到所述集成电路的第二电流进行测量的装置；
-用于根据测得的电流对用于测试所述集成电路的信息进行计算的装置。
本发明还涉及一种对硅晶片上的集成电路进行测试的方法，其特征在于，测试仪包括用于向一集成电路供应电能的两个连接部，并且所述方法由所述测试仪执行并且包括以下步骤：
-对传递到所述集成电路的第一电流进行测量；
-将消息传输到所述集成电路，该消息是在按照预定二进制序列对所述集成电路的电源电压的幅度进行调制的同时传输的，所述预定序列表示用于对所述集成电路的通信接口进行配置的命令，所述通信接口连接到所述两个连接部；
-对传递到所述集成电路的第二电流进行测量；
-根据测得的电流对用于测试所述集成电路的信息进行计算。
因此，通过仅使用所述集成电路的电源连接部来对所述集成电路进行测试，增加了并行测试的集成电路的数量。减少了测试硅晶片的集成电路的时间，并且降低了制造集成电路的成本。
根据本发明的特定实施方式，所述用于对传递到所述集成电路的所述第一电流进行测量的装置在将消息传送到所述集成电路之前激活的，并且所述用于对传递到所述集成电路的所述第二电流进行测量的装置在将消息传送到所述集成电路之后激活的。
根据本发明的特定实施方式，用于对所述集成电路的所述通信接口进行配置的所述命令是用于获得所述集成电路中的电压的命令，并且所计算的信息是所述集成电路中的所述电压。
因此，所述测试仪可以在不使用辅助连接部并采用所述集成电路中已经存在的元件的情况下检查电压是否符合规格，并且如果不符合规格则能够根据特定命令对该电压进行调节。
根据本发明的特定实施方式，用于对所述集成电路的所述通信接口进行配置的所述命令是用于获得所述集成电路中的电流的命令，并且所计算的信息是所述集成电路中的所述电流。
因此，所述测试仪可以在不使用辅助连接部并采用所述集成电路中已经存在的元件的情况下检查电流是否符合规格，并且如果不符合规格则能够使用特定命令对该电流进行调节。
根据本发明的特定实施方式，用于对所述集成电路的所述通信接口进行配置的所述命令是用于将参考电压传输到所述集成电路的命令，所述配置命令包括将由所述集成电路施加到所述集成电路的所述电源电压的系数，并且所计算的信息是用于检查是否已施加所述参考电压的电压。
因此，所述测试仪可以在不使用辅助连接部并采用所述集成电路中已经存在的元件的情况下使用特定命令对参考电压进行调节。
根据本发明的特定实施方式，所述用于对传递到所述集成电路的所述第一电流进行测量的装置和所述用于对传递到所述集成电路的所述第二电流进行测量的装置是在将消息传送到所述集成电路之后激活的，并且所述电流的测量间隔开预定时段。
本发明还涉及一种集成电路，所述集成电路包括用于向所述集成电路供应电能的两个连接部，其特征在于，所述集成电路包括：
-用于接收包括由测试仪发送的配置命令的消息的装置，该消息是对所述集成电路的电源电压进行幅度调制的预定二进制序列，
-用于根据所述配置命令通过将所述集成电路的通信接口的开关定位在闭合位置而对所述通信接口进行配置的装置，所述通信接口连接到所述两个连接部。
本发明还涉及一种对一集成电路进行测试的方法，所述集成电路包括用于向所述集成电路供应电能的两个连接部，其特征在于，所述方法由所述集成电路执行并且包括以下步骤：
-接收包括由测试仪发送的配置命令的消息，该消息是对所述集成电路的电源电压进行幅度调制的预定二进制序列，
-根据所述配置命令通过将所述集成电路的通信接口的开关定位在闭合位置而对所述通信接口进行配置，所述通信接口连接到所述两个连接部。
因此，通过仅使用所述集成电路的电源连接部来对所述集成电路进行测试，增加了并行测试的集成电路的数量。减少了测试硅晶片的集成电路的时间，并且降低了制造集成电路的成本。
根据本发明的特定实施方式，用于对所述集成电路的所述通信接口进行配置的所述命令是用于供应所述集成电路中的电压值的命令。
根据本发明的特定实施方式，用于对所述集成电路的所述通信接口进行配置的所述命令是用于供应所述集成电路中的电流值的命令。
根据本发明的特定实施方式，用于对所述集成电路的所述通信接口进行配置的所述命令是用于接收所述测试仪的参考电压的命令，所述配置命令包括系数，并且所述集成电路还包括：
-用于在所述两个连接部之间应用分压桥或电荷泵的装置；
-用于将所述通信接口的另一开关定位在闭合位置的装置。
本发明还涉及存储在信息载体上的计算机程序，所述程序包括当被加载到计算机系统中并由该计算机系统执行时实现前述方法的指令。
附图说明
通过阅读下面对示例实施方式的描述，上述本发明的特征以及其它特征将变得更加清楚，所述描述是关于附图进行的，在附图中：
图1示出了用于对硅晶片上的集成电路进行测试的系统；
图2示出了根据本发明的测试设备的架构；
图3示出了根据本发明的硅晶片上的集成电路的架构；
图4示出了测试仪和集成电路的通信接口的用于获得集成电路中的电压值的电气配置的示例；
图5示出了测试仪和集成电路的通信接口的用于获得集成电路中的电流值的电气配置的示例；
图6示出了测试仪和集成电路的通信接口的用于将电压值传输到集成电路的电气配置的示例；
图7示出了测试仪和集成电路的通信接口的用于检查集成电路中的电压值的正确传输的电气配置的示例；
图8a示出了由测试仪执行的用于获得集成电路中的电压值的算法的示例；
图8b示出了由集成电路执行的用于传输集成电路中的电压值的算法的示例；
图9a示出了由测试仪执行的用于获得集成电路中的电流值的算法的示例；
图9b示出了由集成电路执行的用于传输集成电路中的电流值的算法的示例；
图10a示出了由测试仪执行的用于将设定电压值传输到集成电路的算法的示例；
图10b示出了由集成电路执行的用于在集成电路中接收设定电压值的算法的示例。
具体实施方式
图1示出了用于对硅晶片上的集成电路进行测试的系统。
在图1中，测试仪Te借助于与并行测试的一组集成电路的矩形区域接触的多个探针卡来对硅晶片DUT的集成电路CI进行测试。
测试仪Te例如是控制一个或更多个探针卡的计算机。测试仪Te测试集成电路是否符合规格并且使集成电路的参数能够被调节。
根据本发明，各个集成电路具有两个接触区域，在图1中分别由黑色正方形表示，这两个接触区域既用于测试集成电路又用于给集成电路CI供电。当两个探针与两个接触区域接触时，根据本发明向集成电路供应电能并且进行输入/输出连接。
在图1中，借助于包括探针Cap1和Cap2的探针卡来测试一集成电路。自然地，并行测试大量集成电路，图1中的示例仅是实际状况的简化。
同样，出于简化的原因，图1中仅示出了七个集成电路。自然地，硅晶片DUT上存在大量集成电路。
借助用于在测试仪Te与各个集成电路CI之间进行通信以使得测试仪Te可以指示必须进行的配置的类型并且使得集成电路CI理解必须进行的配置的类型的协议，根据本发明的使用两个能量供应接触区域来对集成电路进行测试是可能的。这同样适用于集成电路CI与测试仪Te之间的信息交换。
在对集成电路进行测试时，在集成电路CI与测试仪Te之间交换数字信号和模拟信号二者。例如，调节集成电路CI的闪速存储器的参数并选择闪速存储器的某些测试模式使得可以测量电压和/或电流。
图2示出了根据本发明的测试设备或测试仪的架构。
测试仪Te包括：
-处理器、微处理器或微控制器200；
-易失性存储器203；
-ROM存储器202；
-通信接口205，该通信接口205包括至少一个探针卡；
-通信总线201，该通信总线201将处理器200连接到ROM存储器202、RAM存储器203和接口205。
处理器200能够执行从ROM存储器202、从外部存储器(未示出)或从存储介质加载到易失性存储器203中的指令。当测试仪Te通电时，处理器200能够从易失性存储器203读指令并执行该指令。这些指令形成计算机程序，该计算机程序使处理器200实现关于图8a、图9a和图10a描述的全部方法或部分方法。
关于图8a、图9a和图10a描述的全部方法或一些方法可以通过由诸如DSP(数字信号处理器)或微控制器的可编程机器执行指令集来以软件形式实现，或者通过诸如FPGA(现场可编程门阵列)或ASIC(专用集成电路)的机器或专用部件以硬件形式实现。
图3示出了根据本发明的硅晶片上的一集成电路的架构。
集成电路CI包括：
-处理器、微处理器或微控制器300；
-易失性存储器303；
-ROM存储器302；
-闪速存储器304；
-通信接口305；
-通信总线301，该通信总线301将处理器300连接到ROM存储器302、RAM存储器303、闪速存储器304和接口305。
处理器300能够执行从ROM存储器302加载到易失性存储器303中的指令。当集成电路CI通电时，处理器300能够从易失性存储器303读指令并执行该指令。这些指令形成计算机程序，该计算机程序使处理器300实现关于图8b、图9b和图10b描述的全部方法或一些方法。
关于图8b、图9b和图10b描述的全部方法或一些方法可以通过由诸如DSP(数字信号处理器)或微控制器的可编程机器执行指令集来以软件形式实现，或者通过机器或专用部件以硬件形式实现。
图4示出了测试仪和集成电路的通信接口的用于获得集成电路中的电压值的电气配置的示例。
测试仪Te的通信接口205包括电压源Vt，该电压源Vt借助于接触探针Cap1和Cap2将电能供应给集成电路305。
电压源Vt的第一端子连接到接触探针Cap2，并且电压源Vt的第二端子连接到用于对传递到集成电路CI的电流Icc进行测量的装置的第一端子并连接到开关SWT的第一端子。
用于对传递到集成电路CI的电流Icc进行测量的装置的第二端子连接到开关SWT的第二端子。
测试仪Te生成二进制数据的形式的旨在用于集成电路CI的消息，该消息调制电压源Vt的电压。当传送消息时，开关SWT将电压源Vt的第二端子连接到接触探针Cap1，并且当获得电压值或电流值时或当电压值被传输到集成电路时，电流测量装置Icc的第二端子连接到接触探针Cap1。
当获得集成电路CI中的电压值时，集成电路CI的通信接口305被配置成在接触探针Cap1与Cap2之间具有可变电压源Vc、开关SWC1以及两个电阻器R和R2。
当处于常规工作模式时，电阻器R1表示集成电路CI的在接触探针Cap1与Cap2之间的负载。
换句话说，通过电阻器R1的电流I1是集成电路在由电压Vcc供电的常规工作模式下消耗的电流。
电阻器R1的第一端子连接到接触探针Cap1并且连接到电压源Vc的第一端子。电压Vc的第二端子连接到开关SWC1的第一端子并且连接到电阻器R2的第一端子。
电压Vc表示用于向集成电路的晶体管以及RAM和闪速存储器供电的内部电压。电阻器R2表示与该电压源Vc相关联的负载。因此，由集成电路消耗的电流表示电流I1和I2之和。
开关SWC1的第二端子连接到电阻器R的第一端子。
电阻器R的第二端子连接到电阻器R2的第二端子并且连接到接触探针Cap2。
电阻器R2中循环的电流表示为I2，并且电阻器R中的电流表示为I3。电阻器R2的端子处的电压V1是获得了值的电压。
图5示出了测试仪和集成电路的通信接口的用于获得集成电路中的电流值的电气配置的示例。
测试仪Te的通信接口205与参照图4描述的通信接口相同。
当获得集成电路CI中的电流值时，集成电路CI的通信接口305被配置成在接触探针Cap1与Cap2之间具有电压源Vc、开关SWC2、电流源Ic以及电阻器R2。
如参照图4所描述的，当处于由电压Vcc供电的常规工作模式时，电阻器R1表示集成电路CI的在接触探针Cap1与Cap2之间的负载。
电压Vc表示用于向集成电路的晶体管以及RAM和闪速存储器供电的内部电压。电阻器R2表示与该电压源Vc相关联的负载。因此，由集成电路消耗的电流表示电流I1和I2之和。
电阻器R1的第一端子连接到接触探针Cap1、连接到可变电压源Vc的第一端子并且连接到电流源的第一端子。电压源Vc的第二端子连接到电阻器R2的第一端子。
电流源Ic的第二端子连接到开关SWC2的第一端子。
开关SWC2的第二端子连接到电阻器R2的第二端子并且连接到接触探针Cap2。
电阻器R2中循环的电流表示为I2。由电流源Ic传递的电流I4是获得了值的电流。
图6示出了测试仪和集成电路的通信接口的用于将电压值传输到集成电路的电气配置的示例。
测试仪Te的通信接口205与参照图4描述的通信接口相同。
当参考电压值被传输到集成电路CI时，集成电路CI的通信接口305被配置成在接触探针Cap1与Cap2之间具有电压源Vc、开关SWC4、电阻器R2、电荷泵或分压桥PC/PD以及电阻器R3。
如参照图4所描述的，当处于由电压Vcc供电的常规工作模式时，电阻器R1表示集成电路CI的在接触探针Cap1与Cap2之间的负载。
电压Vc表示用于向集成电路的晶体管以及RAM和闪速存储器供电的内部电压。电阻器R2表示与该电压源Vc相关联的负载。因此，由集成电路消耗的电流表示电流I1和I2之和。
开关SWC4的第一端子连接到接触探针Cap1。开关SWC4的第二端子连接到电荷泵或分压桥PC/PD的第一端子。电荷泵或分压桥PC/PD的第二端子连接到电阻器R3的第一端子。电阻器R3的第二端子连接到接触探针Cap2。
电阻器R3中循环的电流表示为I5。电阻器R3的端子处的电压表示为V2。
图7示出了测试仪和集成电路的通信接口的用于检查集成电路中的参考电压值的正确传输的电气配置的示例。
测试仪Te的通信接口205与参照图4描述的通信接口相同。
当验证集成电路中的电压值的正确传输时，集成电路CI的通信接口305被配置成在接触探针Cap1与Cap2之间具有关于图6描述的电压源Vc、开关SWC4、电阻器R2、电荷泵或分压桥PC/PD和电阻器R3以及与参照图4描述的相同的开关SWC3和电阻器R。
开关SWC3的第一端子连接到电荷泵或分压桥PC/PD的第二端子。
开关SWC3的第二端子连接到电阻器R的第一端子，电阻器R的第二端子连接到接触探针Cap2。
电阻器R3中循环的电流表示为I5，并且电阻器R中循环的电流表示为I6。
电压V2是当开关SWC3闭合时电阻器R的端子处的电压。
图8a表示由测试仪执行的用于获得集成电路中的电压值的算法的示例。
在步骤S80，测试仪Te从用于对电流Ic进行测量的装置获得传递到集成电路CI的电流的第一值Icc1。
在步骤S81，测试仪Te要求传送旨在用于集成电路CI的消息，该消息向该集成电路指示模拟电压值被请求。
借助于接触探针Cap1和Cap2传输该消息，同时按照预定二进制序列对电压源Vt的幅度进行调制。
在步骤S82，测试仪Te从用于对电流Icc进行测量的装置获得传递到集成电路CI的电流的第二值Icc2。
在步骤S83，测试仪根据以下公式计算所请求的模拟电压值：V1＝(Icc2-Icc1)*R，其中，R是参照图4描述的电阻。电阻R的值是已知的，并且对于所有集成电路都是相同的。
图8b示出了由集成电路执行的用于传输集成电路中的电压值的算法的示例。
在步骤S85，集成电路CI从测试仪Te接收向该集成电路指示模拟电压值被请求的消息。
该消息是借助于接触探针Cap1和Cap2接收的，并按照预定二进制序列来调制幅度。使用电压检测器检测该消息，以便检测两个不同的电压电平。
在接下来的步骤S86，集成电路CI以如图4所示的配置来配置通信接口，其中，开关SWC1闭合。
因此，由测试仪Te测量的电流Icc1等于Icc1＝I1+I2＝VCC/R1+V1/R2，其中，VCC是接触探针Cap1与Cap2之间的电压。
因此，由测试仪Te测量的电流Icc2等于Icc2＝I1+I2+I3＝VCC/R1+V1/R2+V1/R。
Icc2-Icc1＝I3＝V1/R并且V1＝R*(Icc2-Icc1)。
图9a示出了由测试仪执行的用于获得集成电路中的电流值的算法的示例。
在步骤S90，测试仪Te从用于对电流Ic进行测量的装置获得传递到集成电路CI的电流的第一值Icc1。
在步骤S91，测试仪Te要求将消息传送到集成电路CI，该消息向该集成电路指示电流值被请求。
该消息是借助于接触探针Cap1和Cap2传输的，同时按照预定二进制序列对电压源Vt的幅度进行调制。
在步骤S92，测试仪Te从用于对电流Ic进行测量的装置获得传递到集成电路CI的电流的第二值Icc3。
在步骤S93，测试仪根据以下公式计算所请求的电流值：I4＝Icc3-Icc1。
图9b示出了由集成电路执行的用于传输集成电路中的电流值的算法的示例。
在步骤S95，集成电路CI从测试仪Te接收向该集成电路指示模拟电压值被请求的消息。
该消息是借助于接触探针Cap1和Cap2接收的，并按照预定二进制序列来调制幅度。使用电压检测器检测该消息，以便检测两个不同的电压电平。
在接下来的步骤S96，集成电路CI以如图5所示的配置来配置通信接口，其中，开关SWC2闭合。
因此，由测试仪Te测量的电流Icc1等于Icc1＝I1+I2＝VCC/R1+V1/R2，其中，VCC是接触探针Cap1与Cap2之间的电压。
因此，由测试仪Te测量的电流Icc3等于Icc3＝I1+I2+I5，I5＝Icc3-Icc1。
图10a示出了由测试仪执行的用于将设定电压值传输到集成电路的算法的示例。
在步骤S100，测试仪Te要求将消息传送到集成电路CI，该消息向该集成电路指示正发送参考电压值。
该消息包括指示表示为coeff的系数的值的信息。
该消息是借助于接触探针Cap1和Cap2传输的，同时按照预定二进制序列对电压源Vt的幅度进行调制。
在步骤S101，测试仪Te从用于对电流Ic进行测量的装置获得传递到集成电路CI的电流的第一值Icc4。
在步骤S102，测试仪Te从用于对电流Ic进行测量的装置获得传递到集成电路CI的电流的第二值Icc5。电流的测量间隔开预定时段，该预定时段等于例如位于大约一百微秒至大约十毫秒之间的预定时段。
在步骤S103，测试仪根据以下公式计算参考电压值：V2＝R(Icc5-Icc4)，并检查这是否与参考电压一致。
图10b示出了由集成电路执行的用于在集成电路中接收设定电压值的算法的示例。
在步骤S105，集成电路CI从测试仪Te接收向该集成电路指示参考电压值正被传输的消息。
该消息包括指示表示为coeff的系数的值的信息。
该消息是借助于接触探针Cap1和Cap2接收的，并按照预定二进制序列来调制幅度。使用电压检测器检测该消息，以便检测两个不同的电压电平。
在接下来的步骤S106，集成电路CI配置通信接口，其中，开关SWC3断开并且开关SWC4闭合，如果系数的值小于1，则确定必须在接触探针Cap1与Cap2之间应用分压桥，或者如果系数的值大于1，则确定必须在接触探针Cap1与Cap2之间应用电荷泵，并将系数coeff的值施加到分压桥或电荷泵。
因此，由测试仪Te测量的电流Icc4等于Icc4＝I1+I2+I5＝VCC/R1+V1/R2+V2/R3，其中，VCC是接触探针Cap1与Cap2之间的电压。
在接下来的步骤S107，集成电路CI配置通信接口，其中，开关SWC3闭合。
因此，由测试仪Te测量的电流Icc5等于Icc5＝I1+I2+I5+I6，V2＝R(Icc5-Icc4)。

Claims (7)

1.一种包括用于硅晶片上的集成电路的集成电路测试仪的系统，其特征在于，所述测试仪包括用于向一集成电路供应电能的两个连接部，并且所述系统包括：
被包括在所述集成电路测试仪中的、用于对传递到所述集成电路的第一电流进行测量的装置(Icc)；
被包括在所述集成电路测试仪中的、用于将消息传输到所述集成电路的装置(Vt)，该消息是在按照预定二进制序列对所述集成电路的电源电压的幅度进行调制的同时传输的，所述预定序列表示用于对所述集成电路的通信接口进行配置的命令，所述通信接口连接到所述两个连接部；
被包括在所述集成电路中的、用于接收包括由测试仪发送的配置命令的消息的装置，该消息是对所述集成电路的所述电源电压进行幅度调制的预定二进制序列，该消息指示模拟电压值被请求或电流值被请求或参考电压被传输；
被包括在所述集成电路中的、用于在将所述通信接口的开关定位在闭合位置的同时根据所述配置命令对所述集成电路的通信接口进行配置的装置，所述通信接口连接到所述两个连接部，并且当所述通信接口的所述开关处于所述闭合位置时，当消息指示模拟电压值被请求时，传递到所述集成电路的电流的一部分通过电阻器，或者当消息指示电流值被请求时，将电流源连接到所述两个连接部，或者当消息指示参考电压正在被传输时，将与电荷泵或分压桥串联的电阻器连接到所述两个连接部；
被包括在所述集成电路测试仪中的、用于对传递到所述集成电路的第二电流进行测量的装置(Icc)；
被包括在所述集成电路测试仪中的、用于根据测得的电流对用于测试所述集成电路的信息进行计算的装置。
2.根据权利要求1所述的系统，其特征在于，所述用于对传递到所述集成电路的所述第一电流进行测量的装置是在将消息传送到所述集成电路之前激活的，并且所述用于对传递到所述集成电路的所述第二电流进行测量的装置是在将消息传送到所述集成电路之后激活的。
3.根据权利要求1所述的系统，其特征在于，当用于对所述集成电路的所述通信接口进行配置的所述命令是用于获得所述集成电路中的电压的命令时，所计算的信息是所述集成电路中的所述电压。
4.根据权利要求1所述的系统，其特征在于，当用于对所述集成电路的所述通信接口进行配置的所述命令是用于获得所述集成电路中的电流的命令时，所计算的信息是所述集成电路中的所述电流。
5.根据权利要求1所述的系统，其特征在于，当用于对所述集成电路的所述通信接口进行配置的所述命令是用于将参考电压传输到所述集成电路的命令时，所述配置命令包括将由所述集成电路施加到所述集成电路的所述电源电压的系数，并且所计算的信息是用于检查是否已施加所述参考电压的电压。
6.根据权利要求5所述的系统，其特征在于，所述用于对传递到所述集成电路的所述第一电流进行测量的装置和所述用于对传递到所述集成电路的所述第二电流进行测量的装置是在将消息传送到所述集成电路之后激活的，并且所述电流的测量间隔开预定时段。
7.一种对硅晶片上的集成电路进行测试的方法，其特征在于，测试仪包括用于向一集成电路供应电能的两个连接部，并且所述方法包括以下步骤：
由集成电路测试仪对传递到所述集成电路的第一电流进行测量；
由所述集成电路测试仪将消息传输到所述集成电路，该消息是在按照预定二进制序列对所述集成电路的电源电压的幅度进行调制的同时传输的，所述预定序列表示用于对所述集成电路的通信接口进行配置的命令，所述通信接口连接到所述两个连接部；
由所述集成电路接收包括由测试仪发送的配置命令的消息，该消息是对所述集成电路的所述电源电压进行幅度调制的预定二进制序列，该消息指示模拟电压值被请求或电流值被请求或参考电压被传输；
由所述集成电路在将所述通信接口的开关定位在闭合位置的同时根据所述配置命令对所述集成电路的通信接口进行配置，所述通信接口连接到所述两个连接部，并且当所述通信接口的所述开关处于所述闭合位置时，当消息指示模拟电压值被请求时，传递到所述集成电路的电流的一部分通过电阻器，或者当消息指示电流值被请求时，将电流源连接到所述两个连接部，或者当消息指示参考电压被传输时，将与电荷泵或分压桥串联的电阻器连接到所述两个连接部；
由所述集成电路测试仪对传递到所述集成电路的第二电流进行测量；
由所述集成电路测试仪根据测得的电流对用于测试所述集成电路的信息进行计算。
CN202110600003.9A 2020-06-02 2021-05-31 用于硅晶片上的集成电路的测试仪 Pending CN113759232A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FRFR2005761 2020-06-02
FR2005761A FR3111011A1 (fr) 2020-06-02 2020-06-02 Testeur de circuits integres sur galette de silicium

Publications (1)

Publication Number Publication Date
CN113759232A true CN113759232A (zh) 2021-12-07

Family

ID=72178786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110600003.9A Pending CN113759232A (zh) 2020-06-02 2021-05-31 用于硅晶片上的集成电路的测试仪

Country Status (2)

Country Link
CN (1) CN113759232A (zh)
FR (1) FR3111011A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898186A (en) * 1996-09-13 1999-04-27 Micron Technology, Inc. Reduced terminal testing system
US7170394B2 (en) * 2003-07-31 2007-01-30 Agilent Technologies, Inc. Remote current sensing and communication over single pair of power feed wires
JP4824319B2 (ja) * 2005-01-21 2011-11-30 ルネサスエレクトロニクス株式会社 故障検出装置及び方法、並びに信号抽出回路
US7546501B2 (en) * 2006-09-13 2009-06-09 Texas Instruments Incorporated Selecting test circuitry from header signals on power lead
WO2010029597A1 (ja) * 2008-09-10 2010-03-18 株式会社アドバンテスト 試験装置および回路システム

Also Published As

Publication number Publication date
FR3111011A1 (fr) 2021-12-03

Similar Documents

Publication Publication Date Title
US4651088A (en) Device for testing semiconductor devices
EP1175624B1 (en) Integrated circuit with test interface
US6741946B2 (en) Systems and methods for facilitating automated test equipment functionality within integrated circuits
JP3453133B2 (ja) Ｉｃ試験装置のタイミング校正方法及びその校正方法を用いた校正機能を有するｉｃ試験装置
US5621312A (en) Method and apparatus for checking the integrity of a device tester-handler setup
EP1440328B1 (en) Method and apparatus for calibration and validation of high performance dut power supplies
JPH0316626B2 (zh)
CN116449277A (zh) 一种用于ate测试设备的检测校准系统及其控制方法
US6658613B2 (en) Systems and methods for facilitating testing of pad receivers of integrated circuits
JPH11174113A (ja) Ｉｃテスタの電圧印加電流測定回路
US6657452B2 (en) Configuration for measurement of internal voltages of an integrated semiconductor apparatus
US6025708A (en) System for verifying signal voltage level accuracy on a digital testing device
JP2023541221A (ja) バッテリｓｏｈ判定回路
US8892381B2 (en) Test apparatus and manufacturing method
US5375075A (en) Semiconductor measuring apparatus and method of preparing debugging program
CN113759232A (zh) 用于硅晶片上的集成电路的测试仪
US6907376B2 (en) Systems and methods for facilitating testing of pad receivers of integrated circuits
CN117347816A (zh) 芯片温度测试方法及装置
KR100311955B1 (ko) 전자회로의기능테스트장치및방법
US5990698A (en) Test method and apparatus for semiconductor element
KR100363936B1 (ko) Ｉｃ 시험방법 및 이 시험방법을 이용한 ｉｃ 시험장치
EP1299883B1 (en) Simple chip identification
US20040263216A1 (en) Integrated circuit having a voltage monitoring circuit and a method for monitoring an internal burn-in voltage
JP2000208569A (ja) 測定装置及び測定方法
KR100916763B1 (ko) 반도체 디바이스 테스트 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination