JPH05297071A - テストパタン自動生成装置 - Google Patents
テストパタン自動生成装置Info
- Publication number
- JPH05297071A JPH05297071A JP4122767A JP12276792A JPH05297071A JP H05297071 A JPH05297071 A JP H05297071A JP 4122767 A JP4122767 A JP 4122767A JP 12276792 A JP12276792 A JP 12276792A JP H05297071 A JPH05297071 A JP H05297071A
- Authority
- JP
- Japan
- Prior art keywords
- input
- information
- lsi
- output
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 入出力接続対応の確認を自動化できＬＳＩ試
験を行う以前に上記接続対応が正しいかの検証を行うこ
とができＬＳＩの開発期間を短縮することができるテス
トパタン自動生成装置を提供する。 【構成】 本発明は、ＬＳＩ試験に用いるテストパタン
をＬＳＩ試験装置に適したフォーマットで自動生成する
テストパタン自動生成装置において、ＬＳＩ試験装置の
入出力端子およびＬＳＩパッケージ入出力端子より論理
回路図情報へ演算処理ができＬＳＩ試験装置の入出力端
子とＬＳＩパッケージの入出力端子とＬＳＩチップの入
出力パッドとの接続対応が正しいかどうかを検証する機
能６を備えている。
験を行う以前に上記接続対応が正しいかの検証を行うこ
とができＬＳＩの開発期間を短縮することができるテス
トパタン自動生成装置を提供する。 【構成】 本発明は、ＬＳＩ試験に用いるテストパタン
をＬＳＩ試験装置に適したフォーマットで自動生成する
テストパタン自動生成装置において、ＬＳＩ試験装置の
入出力端子およびＬＳＩパッケージ入出力端子より論理
回路図情報へ演算処理ができＬＳＩ試験装置の入出力端
子とＬＳＩパッケージの入出力端子とＬＳＩチップの入
出力パッドとの接続対応が正しいかどうかを検証する機
能６を備えている。
Description
【０００１】
【産業上の利用分野】本発明はＬＳＩ試験に用いるテス
トパタンをＬＳＩ試験装置に適したフォーマットで自動
生成するテストパタン自動生成装置に関する。
トパタンをＬＳＩ試験装置に適したフォーマットで自動
生成するテストパタン自動生成装置に関する。
【０００２】
【従来の技術】従来のテストパタン自動生成装置はＬＳ
Ｉ試験に用いるテストパタンの波形情報と、ＬＳＩチッ
プのパッドの入出力信号とＬＳＩ試験装置の入出力端子
とＬＳＩパッケージの入出力端子の接続対応を示す信号
定義情報とを基にＬＳＩ試験装置に適したフォーマット
でテストパタンの自動生成を行っていたが上記接続対応
が正しいかどうかの検証は行なわれていなかった。
Ｉ試験に用いるテストパタンの波形情報と、ＬＳＩチッ
プのパッドの入出力信号とＬＳＩ試験装置の入出力端子
とＬＳＩパッケージの入出力端子の接続対応を示す信号
定義情報とを基にＬＳＩ試験装置に適したフォーマット
でテストパタンの自動生成を行っていたが上記接続対応
が正しいかどうかの検証は行なわれていなかった。
【０００３】このような状況下では上記接続対応を設計
者自身が確認せねばならず設計者にとって大きな負担と
なり、さらに接続対応の誤りを見逃してしまった場合、
即座に検証し修正し確認することはできず、これを修正
し検証し確認するためには再度、ＬＳＩ試験を行う必要
がありＬＳＩ開発期間の大幅な増加を招いてしまう。
者自身が確認せねばならず設計者にとって大きな負担と
なり、さらに接続対応の誤りを見逃してしまった場合、
即座に検証し修正し確認することはできず、これを修正
し検証し確認するためには再度、ＬＳＩ試験を行う必要
がありＬＳＩ開発期間の大幅な増加を招いてしまう。
【０００４】
【発明が解決しようとする課題】この発明は、上記の欠
点を解決するためのものでＬＳＩパッケージおよびＬＳ
Ｉ試験装置の入出力端子より論理回路図情報へ演算処理
ができ、上記入出力の接続対応が正しいかを検証する機
能を備えたテストパタン自動生成装置を提供することを
目的としている。
点を解決するためのものでＬＳＩパッケージおよびＬＳ
Ｉ試験装置の入出力端子より論理回路図情報へ演算処理
ができ、上記入出力の接続対応が正しいかを検証する機
能を備えたテストパタン自動生成装置を提供することを
目的としている。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めの本発明は、ＬＳＩ試験に用いるテストパタンを自動
生成するテストパタン自動生成装置において、ＬＳＩ試
験装置の入出力端子とＬＳＩパッケージの入出力端子と
ＬＳＩチップの入出力パッドとを接続し、前記ＬＳＩパ
ッケージと前記ＬＳＩ試験装置から所定の演算処理を行
なう演算手段と、この演算手段からの演算結果と所定の
期待値とを比較する比較手段とを備えたことを特徴とす
るものである。
めの本発明は、ＬＳＩ試験に用いるテストパタンを自動
生成するテストパタン自動生成装置において、ＬＳＩ試
験装置の入出力端子とＬＳＩパッケージの入出力端子と
ＬＳＩチップの入出力パッドとを接続し、前記ＬＳＩパ
ッケージと前記ＬＳＩ試験装置から所定の演算処理を行
なう演算手段と、この演算手段からの演算結果と所定の
期待値とを比較する比較手段とを備えたことを特徴とす
るものである。
【０００６】
【実施例】以下に本発明の実施例を図に基づいて説明す
る。図１は本発明の一実施例で１は入力装置、２は出力
装置、３は演算処理装置、４はデータ管理装置、５は新
しい波形と論理回路図生成機能、６は信号定義検証機能
である。上記５及び６の機能はハードウェアまたはソフ
トウェアに依って実現される。
る。図１は本発明の一実施例で１は入力装置、２は出力
装置、３は演算処理装置、４はデータ管理装置、５は新
しい波形と論理回路図生成機能、６は信号定義検証機能
である。上記５及び６の機能はハードウェアまたはソフ
トウェアに依って実現される。
【０００７】データ管理装置５には論理回路図情報、信
号定義情報、演算期待値、演算結果、演算期待値と演算
結果を比較し信号定義情報が正しいかどうかの検証結果
とＬＳＩ試験装置に適したフォーマットでのテストパタ
ンが格納される。出力装置２は回路図等の表示、印字を
行う。
号定義情報、演算期待値、演算結果、演算期待値と演算
結果を比較し信号定義情報が正しいかどうかの検証結果
とＬＳＩ試験装置に適したフォーマットでのテストパタ
ンが格納される。出力装置２は回路図等の表示、印字を
行う。
【０００８】図２はＬＳＩ試験装置の入出力端子とＬＳ
Ｉパッケージの入出力端子とＬＳＩチップの入出力パッ
ドの接続対応を示しており信号定義情報としてデータ管
理装置４に格納される。
Ｉパッケージの入出力端子とＬＳＩチップの入出力パッ
ドの接続対応を示しており信号定義情報としてデータ管
理装置４に格納される。
【０００９】図３は従来のテストパタン自動生成のフロ
ーチャートである。上記波形情報と信号定義情報を基に
必要な演算処理が実行されＬＳＩ試験装置に適したフォ
ーマットでテストパタンが生成される。
ーチャートである。上記波形情報と信号定義情報を基に
必要な演算処理が実行されＬＳＩ試験装置に適したフォ
ーマットでテストパタンが生成される。
【００１０】図４は入力装置１から実行命令を送られＬ
ＳＩ試験装置の入出力端子とＬＳＩパッケージの入出力
端子とＬＳＩチップの入出力パッドとの対応をとりＬＳ
Ｉ試験装置の入出力端子より上記信号定義情報を経由し
論理回路図情報へ必要な演算処理の実行を示すフローチ
ャートである。新しい波形と論理回路図生成機能５で波
形情報と信号定義情報を基に新しい波形を作り、信号定
義情報と論理回路図情報を基に新しい論理回路図情報を
作る。これら新波形情報と論理回路図情報を基に必要な
演算処理を行いその演算結果をデータ管理装置に格納す
る。
ＳＩ試験装置の入出力端子とＬＳＩパッケージの入出力
端子とＬＳＩチップの入出力パッドとの対応をとりＬＳ
Ｉ試験装置の入出力端子より上記信号定義情報を経由し
論理回路図情報へ必要な演算処理の実行を示すフローチ
ャートである。新しい波形と論理回路図生成機能５で波
形情報と信号定義情報を基に新しい波形を作り、信号定
義情報と論理回路図情報を基に新しい論理回路図情報を
作る。これら新波形情報と論理回路図情報を基に必要な
演算処理を行いその演算結果をデータ管理装置に格納す
る。
【００１１】図５は入力装置１から実行命令を送られ信
号定義検証機能６の動作を示すフローチャートである。
データ管理装置４内の期待値と演算結果を比較し一致す
れば、“正しい”を検証結果として出力し、一致しなけ
れば“誤り”と一致しない入出力端子を検証結果として
出力しデータ管理装置４に格納する。
号定義検証機能６の動作を示すフローチャートである。
データ管理装置４内の期待値と演算結果を比較し一致す
れば、“正しい”を検証結果として出力し、一致しなけ
れば“誤り”と一致しない入出力端子を検証結果として
出力しデータ管理装置４に格納する。
【００１２】
【発明の効果】以上の様に本発明によればテストパタン
自動生成装置にＬＳＩパッケージ及びＬＳＩ試験装置の
入出力より論理回路情報へ演算処理を行い、この結果と
期待値とを比較しパッケージとＬＳＩ装置とＬＳＩチッ
プの入出力パッドの接続対応が正しいかどうかを検証で
きる比較手段が備わっているので、従来人手で行ってい
た上記入出力接続対応の確認を自動化できＬＳＩ試験を
行う以前に上記の接続対応の検証を行うことができＬＳ
Ｉの開発期間を短くすることができるという効果があ
る。
自動生成装置にＬＳＩパッケージ及びＬＳＩ試験装置の
入出力より論理回路情報へ演算処理を行い、この結果と
期待値とを比較しパッケージとＬＳＩ装置とＬＳＩチッ
プの入出力パッドの接続対応が正しいかどうかを検証で
きる比較手段が備わっているので、従来人手で行ってい
た上記入出力接続対応の確認を自動化できＬＳＩ試験を
行う以前に上記の接続対応の検証を行うことができＬＳ
Ｉの開発期間を短くすることができるという効果があ
る。
【図１】この発明の一実施例を示すブロック図である。
【図２】図１のデータ管理装置５に格納される入出力端
子接続対応情報を示す信号定義情報図である。
子接続対応情報を示す信号定義情報図である。
【図３】従来のテストパタン自動生成のフローチャート
である。
である。
【図４】ＬＳＩ試験装置の入出力端子とＬＳＩパッケー
ジの入出力端子とＬＳＩチップの入出力パッドとの対応
をとりＬＳＩ試験装置の入出力端子より上記信号定義情
報を経由し論理回路図情報へ必要な演算処理の実行を示
すフローチャートである。
ジの入出力端子とＬＳＩチップの入出力パッドとの対応
をとりＬＳＩ試験装置の入出力端子より上記信号定義情
報を経由し論理回路図情報へ必要な演算処理の実行を示
すフローチャートである。
【図５】信号定義検証機能の動作を説明するフローチャ
ートである。
ートである。
１ 入力装置 ２ 出力装置 ３ 演算処理装置 ４ データ管理装置 ５ 新しい波形と論理回路図生成機能 ６ 信号定義検証機能
Claims (1)
- 【請求項１】 ＬＳＩ試験に用いるテストパタンを自動
生成するテストパタン自動生成装置において、 ＬＳＩ試験装置の入出力端子とＬＳＩパッケージの入出
力端子とＬＳＩチップの入出力パッドとを接続し、前記
ＬＳＩパッケージと前記ＬＳＩ試験装置から所定の演算
処理を行なう演算手段と、この演算手段からの演算結果
と所定の期待値とを比較する比較手段とを備えたことを
特徴とするテストパタン自動生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4122767A JPH05297071A (ja) | 1992-04-16 | 1992-04-16 | テストパタン自動生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4122767A JPH05297071A (ja) | 1992-04-16 | 1992-04-16 | テストパタン自動生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05297071A true JPH05297071A (ja) | 1993-11-12 |
Family
ID=14844113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4122767A Withdrawn JPH05297071A (ja) | 1992-04-16 | 1992-04-16 | テストパタン自動生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05297071A (ja) |
-
1992
- 1992-04-16 JP JP4122767A patent/JPH05297071A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3056026B2 (ja) | 論理シミュレーション方法 | |
| JPH05297071A (ja) | テストパタン自動生成装置 | |
| JP4256712B2 (ja) | 端子配置装置および端子配置方法 | |
| JP2002341956A (ja) | 情報処理半導体装置、デバッグ許可鍵装置および情報処理半導体システム | |
| JP2845744B2 (ja) | 検証用テスト回路生成装置 | |
| JP2910658B2 (ja) | 試験端子生成方式 | |
| KR100330575B1 (ko) | 반도체메모리소자의리드/라이트데이터에러검증장치및방법 | |
| JPH07121576A (ja) | 故障シミュレーション装置 | |
| JP2001033522A (ja) | 論理検証システム | |
| US6581194B1 (en) | Method for reducing simulation overhead for external models | |
| JP3219066B2 (ja) | アナログ部品削除情報付与システム | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JP2962232B2 (ja) | スキャンパス回路の自動配置配線方法 | |
| JPH05303607A (ja) | 論理回路設計装置 | |
| JP3531743B2 (ja) | テストパターン発生装置 | |
| JPH0863510A (ja) | 論理シミュレーション装置 | |
| JPH0627200A (ja) | 半導体集積回路装置 | |
| JP3033288B2 (ja) | 回路解析方式 | |
| JPH0593758A (ja) | インサーキツトテストパタン生成法 | |
| JPH04276864A (ja) | 回路配線情報変換システム | |
| JPH06236414A (ja) | スキャンパス論理検証方法及びその装置 | |
| JPH05324947A (ja) | カード内ｂｉｓｔ方式 | |
| JPH08320806A (ja) | ディジタルｉｃの障害自動検出システム | |
| JPH04255074A (ja) | 半導体集積回路の自動配置配線システム | |
| JPH10124557A (ja) | テストベンチ生成システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |