JPH05303607A - 論理回路設計装置 - Google Patents
論理回路設計装置Info
- Publication number
- JPH05303607A JPH05303607A JP4131490A JP13149092A JPH05303607A JP H05303607 A JPH05303607 A JP H05303607A JP 4131490 A JP4131490 A JP 4131490A JP 13149092 A JP13149092 A JP 13149092A JP H05303607 A JPH05303607 A JP H05303607A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- input
- connection
- logic circuit
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は論理回路設計を支援する論理回路設
計装置においてＬＳＩパッケージおよびＬＳＩ試験装置
の入出力端子より論理回路図情報へ演算処理ができＬＳ
Ｉ試験装置とパッケージの入出力端子とＬＳＩチップの
入出力パッドとの接続対応が正しいかを検証する機能を
備えた論理回路設計装置を提供する。 【構成】 本実施例の論理回路設計装置は、入力装置
１、出力装置２、演算処理装置３、論理回路図情報及び
入出力端子接続対応情報等が格納されたデータ管理装置
４と、入出力の接続対応が正しいか否かを判断する入出
力端子接続対応検証機能５から構成される。 【効果】 従来人手で行っていた上記入出力接続対応の
確認を自動化できＬＳＩ試験を行う以前に上記の接続対
応の検証を行うことができＬＳＩの開発期間を短くする
ことができるという効果がある。
計装置においてＬＳＩパッケージおよびＬＳＩ試験装置
の入出力端子より論理回路図情報へ演算処理ができＬＳ
Ｉ試験装置とパッケージの入出力端子とＬＳＩチップの
入出力パッドとの接続対応が正しいかを検証する機能を
備えた論理回路設計装置を提供する。 【構成】 本実施例の論理回路設計装置は、入力装置
１、出力装置２、演算処理装置３、論理回路図情報及び
入出力端子接続対応情報等が格納されたデータ管理装置
４と、入出力の接続対応が正しいか否かを判断する入出
力端子接続対応検証機能５から構成される。 【効果】 従来人手で行っていた上記入出力接続対応の
確認を自動化できＬＳＩ試験を行う以前に上記の接続対
応の検証を行うことができＬＳＩの開発期間を短くする
ことができるという効果がある。
Description
【０００１】
【産業上の利用分野】本発明は論理回路の設計を支援す
るための論理回路設計装置に関する。
るための論理回路設計装置に関する。
【０００２】
【従来の技術】従来の論理回路設計装置はＬＳＩチップ
内の入出力パッドより論理回路図情報へ必要な演算処理
を行うことはできたがＬＳＩパッケージの入出力パッド
およびＬＳＩ試験装置の入出力端子より論理回路図情報
へ必要な演算処理を行うことはできなかったのでＬＳＩ
試験装置を用いてウエハ上でのＬＳＩ試験やＬＳＩパッ
ケージでのＬＳＩ試験を行うときは別途、設計者自身が
ＬＳＩチップのパッドとＬＳＩ試験装置の入出力端子と
パッケージの入出力端子との接続対応をとり、これらが
一致しているかの確認を行っており上記接続対応の検証
は実際のＬＳＩ試験で行われていた。
内の入出力パッドより論理回路図情報へ必要な演算処理
を行うことはできたがＬＳＩパッケージの入出力パッド
およびＬＳＩ試験装置の入出力端子より論理回路図情報
へ必要な演算処理を行うことはできなかったのでＬＳＩ
試験装置を用いてウエハ上でのＬＳＩ試験やＬＳＩパッ
ケージでのＬＳＩ試験を行うときは別途、設計者自身が
ＬＳＩチップのパッドとＬＳＩ試験装置の入出力端子と
パッケージの入出力端子との接続対応をとり、これらが
一致しているかの確認を行っており上記接続対応の検証
は実際のＬＳＩ試験で行われていた。
【０００３】このような状況下では上記接続対応を設計
者自身が確認せねばならず設計者にとって大きな負担と
なり、さらに接続対応の誤りを見逃してしまった場合、
即座に検証し修正し確認することはできず、これを修正
し検証し確認するためには再度、ＬＳＩ試験を行う必要
がありＬＳＩ開発期間の大幅な増加を招いてしまう。
者自身が確認せねばならず設計者にとって大きな負担と
なり、さらに接続対応の誤りを見逃してしまった場合、
即座に検証し修正し確認することはできず、これを修正
し検証し確認するためには再度、ＬＳＩ試験を行う必要
がありＬＳＩ開発期間の大幅な増加を招いてしまう。
【０００４】
【発明が解決しようとする課題】この発明は、上記の欠
点を解決するためのものでＬＳＩパッケージおよびＬＳ
Ｉ試験装置の入出力端子より論理回路図情報へ演算処理
ができ、上記入出力の接続対応が正しいかを検証する機
能を備えた論理回路設計装置を提供することを目的とし
ている。
点を解決するためのものでＬＳＩパッケージおよびＬＳ
Ｉ試験装置の入出力端子より論理回路図情報へ演算処理
ができ、上記入出力の接続対応が正しいかを検証する機
能を備えた論理回路設計装置を提供することを目的とし
ている。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めの本発明は、ＬＳＩパッケージの入出力端子とＬＳＩ
チップのパッドとを接続し、前記ＬＳＩパッケージの入
出力端子から演算処理を行う第１の演算手段と、ＬＳＩ
試験装置の入出力端子と前記ＬＳＩチップのパッドとを
接続し、前記ＬＳＩ試験装置の入出力端子から演算処理
を行う第２の演算手段と、前記ＬＳＩ試験装置の入出力
端子と前記ＬＳＩパッケージの入出力端子と前記ＬＳＩ
チップの入出力パッドとを接続し、前記ＬＳＩ試験装置
の入出力端子から演算処理を行う第３の演算手段と、前
記第１の演算手段と、第２の演算手段と、第３の演算手
段からの演算結果を基に前記ＬＳＩパッケージとＬＳＩ
チップとＬＳＩ試験装置との接続を検証することを特徴
とするものである。
めの本発明は、ＬＳＩパッケージの入出力端子とＬＳＩ
チップのパッドとを接続し、前記ＬＳＩパッケージの入
出力端子から演算処理を行う第１の演算手段と、ＬＳＩ
試験装置の入出力端子と前記ＬＳＩチップのパッドとを
接続し、前記ＬＳＩ試験装置の入出力端子から演算処理
を行う第２の演算手段と、前記ＬＳＩ試験装置の入出力
端子と前記ＬＳＩパッケージの入出力端子と前記ＬＳＩ
チップの入出力パッドとを接続し、前記ＬＳＩ試験装置
の入出力端子から演算処理を行う第３の演算手段と、前
記第１の演算手段と、第２の演算手段と、第３の演算手
段からの演算結果を基に前記ＬＳＩパッケージとＬＳＩ
チップとＬＳＩ試験装置との接続を検証することを特徴
とするものである。
【０００６】
【作用】本発明は前記の構成によって、第１の演算手段
と、第２の演算手段と、第３の演算手段からの演算結果
を基にＬＳＩパッケージとＬＳＩチップとＬＳＩ試験装
置との接続を検証することにより、ＬＳＩパッケージの
入出力端子とＬＳＩチップの入出力パッドとＬＳＩ試験
装置の入出力端子との接続対応が正しいか否かを検証す
ることができる。
と、第２の演算手段と、第３の演算手段からの演算結果
を基にＬＳＩパッケージとＬＳＩチップとＬＳＩ試験装
置との接続を検証することにより、ＬＳＩパッケージの
入出力端子とＬＳＩチップの入出力パッドとＬＳＩ試験
装置の入出力端子との接続対応が正しいか否かを検証す
ることができる。
【０００７】
【実施例】以下に本発明の一実施例を図に基づいて説明
する。
する。
【０００８】図１は本発明の一実施例で１は入力装置、
２は出力装置、３は演算処理装置、４はデータ管理装
置、５は入出力端子接続対応検証機能でありハードウエ
アまたはソフトウエアに依って実現される。
２は出力装置、３は演算処理装置、４はデータ管理装
置、５は入出力端子接続対応検証機能でありハードウエ
アまたはソフトウエアに依って実現される。
【０００９】データ管理装置４には論理回路図情報、入
出力端子接続対応情報、演算期待値、演算結果、期待値
と演算結果を比較し入出力端子接続対応が正しいかどう
かの検証結果が格納される。
出力端子接続対応情報、演算期待値、演算結果、期待値
と演算結果を比較し入出力端子接続対応が正しいかどう
かの検証結果が格納される。
【００１０】入力装置１からデータ管理装置４の論理回
路図情報の指定及びピン対応情報の指定をした演算処理
命令を入力すると論理回路図情報と入出力端子接続対応
情報がリンクされ演算処理装置３でＬＳＩパッケージ入
出力端子あるいはＬＳＩ試験装置の入出力端子より入出
力端子接続対応情報を経由し論理回路図情報へ演算処理
が行われ、その演算結果はデータ管理装置４に格納され
る。
路図情報の指定及びピン対応情報の指定をした演算処理
命令を入力すると論理回路図情報と入出力端子接続対応
情報がリンクされ演算処理装置３でＬＳＩパッケージ入
出力端子あるいはＬＳＩ試験装置の入出力端子より入出
力端子接続対応情報を経由し論理回路図情報へ演算処理
が行われ、その演算結果はデータ管理装置４に格納され
る。
【００１１】さらに入力装置１からデータ管理装置４の
演算結果の指定と期待値の指定をした入出力端子接続検
証命令を入力すると入出力端子接続検証機能が動作し入
出力の接続対応が正しいかを判定しその検証結果はデー
タ管理装置４に格納される。
演算結果の指定と期待値の指定をした入出力端子接続検
証命令を入力すると入出力端子接続検証機能が動作し入
出力の接続対応が正しいかを判定しその検証結果はデー
タ管理装置４に格納される。
【００１２】出力装置２は回路図等の表示、印字を行
う。
う。
【００１３】図２はＬＳＩ試験装置の入出力端子とＬＳ
Ｉパッケージの入出力端子とＬＳＩチップの入出力パッ
ドの接続対応を示しており入出力端子接続対応情報とし
てデータ管理装置４に格納される。
Ｉパッケージの入出力端子とＬＳＩチップの入出力パッ
ドの接続対応を示しており入出力端子接続対応情報とし
てデータ管理装置４に格納される。
【００１４】図３は入出力端子接続対応検証機能５の動
作を示すフローチャートである。データ管理装置４内の
期待値と演算結果を比較し一致すれば“ＯＫ”を検証結
果として出力し、一致しなければ“ＮＧ”と一致しない
入出力端子を検証結果として出力する。
作を示すフローチャートである。データ管理装置４内の
期待値と演算結果を比較し一致すれば“ＯＫ”を検証結
果として出力し、一致しなければ“ＮＧ”と一致しない
入出力端子を検証結果として出力する。
【００１５】
【発明の効果】以上の様に本発明によれば論理回路設計
装置にＬＳＩパッケージ及びＬＳＩ試験装置の入出力よ
り論理回路図情報へ演算処理を行い、この結果と期待値
とを比較しパッケージとＬＳＩ装置とＬＳＩチップの入
出力パッドの接続対応が正しいかどうかを検証できる機
能が備わっているので、従来人手で行っていた上記入出
力端子接続対応の確認を自動化できＬＳＩ試験を行う以
前に上記の接続対応の検証を行うことができＬＳＩの開
発期間を短くすることができるという効果がある。
装置にＬＳＩパッケージ及びＬＳＩ試験装置の入出力よ
り論理回路図情報へ演算処理を行い、この結果と期待値
とを比較しパッケージとＬＳＩ装置とＬＳＩチップの入
出力パッドの接続対応が正しいかどうかを検証できる機
能が備わっているので、従来人手で行っていた上記入出
力端子接続対応の確認を自動化できＬＳＩ試験を行う以
前に上記の接続対応の検証を行うことができＬＳＩの開
発期間を短くすることができるという効果がある。
【図１】この発明の一実施例を示すブロック図である。
【図２】図１のデータ管理装置５に格納される入出力端
子接続対応情報を示す図である。
子接続対応情報を示す図である。
【図３】入出力端子接続検証機能５の動作を説明するフ
ローチャートである。
ローチャートである。
１ 入力装置 ２ 出力装置 ３ 演算処理装置 ４ データ管理装置 ５ 入出力端子接続検証機能
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 11/26 ３１０ 8323−5Ｂ // Ｈ０１Ｌ 21/82
Claims (1)
- 【請求項１】 ＬＳＩパッケージの入出力端子とＬＳＩ
チップのパッドとを接続し、前記ＬＳＩパッケージの入
出力端子から演算処理を行う第１の演算手段と、 ＬＳＩ試験装置の入出力端子と前記ＬＳＩチップのパッ
ドとを接続し、前記ＬＳＩ試験装置の入出力端子から演
算処理を行う第２の演算手段と、 前記ＬＳＩ試験装置の入出力端子と前記ＬＳＩパッケー
ジの入出力端子と前記ＬＳＩチップの入出力パッドとを
接続し、前記ＬＳＩ試験装置の入出力端子から演算処理
を行う第３の演算手段と、 前記第１の演算手段と、第２の演算手段と、第３の演算
手段からの演算結果を基に前記ＬＳＩパッケージとＬＳ
ＩチップとＬＳＩ試験装置との接続を検証することを特
徴とする論理回路設計装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4131490A JPH05303607A (ja) | 1992-04-24 | 1992-04-24 | 論理回路設計装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4131490A JPH05303607A (ja) | 1992-04-24 | 1992-04-24 | 論理回路設計装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05303607A true JPH05303607A (ja) | 1993-11-16 |
Family
ID=15059218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4131490A Withdrawn JPH05303607A (ja) | 1992-04-24 | 1992-04-24 | 論理回路設計装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05303607A (ja) |
-
1992
- 1992-04-24 JP JP4131490A patent/JPH05303607A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827229B2 (ja) | 半導体集積回路 | |
| US7324982B2 (en) | Method and apparatus for automated debug and optimization of in-circuit tests | |
| CN101763453B (zh) | 规范化ip核评测方法和系统 | |
| US20240126864A1 (en) | Determining electronic component authenticity via electronic signal signature measurement | |
| Abadir et al. | Analyzing multichip module testing strategies | |
| US5898705A (en) | Method for detecting bus shorts in semiconductor devices | |
| JPH05303607A (ja) | 論理回路設計装置 | |
| US6539525B1 (en) | Layout verifying method for integrated circuit device | |
| US7024346B1 (en) | Automatic ATAP test bench generator | |
| JP3169930B2 (ja) | テストパタン自動生成装置及びテストパタン自動生成方法 | |
| JP2000221242A (ja) | 半導体試験装置 | |
| Lowenstein et al. | VHDL's Impact on Test | |
| JPH0587889A (ja) | 半導体回路素子とその試験処理方法 | |
| JP2845744B2 (ja) | 検証用テスト回路生成装置 | |
| JPH11183548A (ja) | Ｉｃ接続試験方法 | |
| US6581194B1 (en) | Method for reducing simulation overhead for external models | |
| JP2923543B2 (ja) | 論理シミュレーション装置 | |
| JP2964746B2 (ja) | プリント板回路の自動検証処理方法 | |
| JPH03211481A (ja) | Ｌｓｉテスト回路 | |
| JPH05297071A (ja) | テストパタン自動生成装置 | |
| JPS6126243A (ja) | Ｌｓｉア−トワ−クデ−タの回路接続照合出力装置 | |
| Storey et al. | A test methodology to support an ASEM MCM foundry | |
| JPS6320543A (ja) | 論理シミユレ−シヨン方式 | |
| Rauwerdink | Computer Guided Logic IC Fault Location | |
| JPH0540151A (ja) | スキヤン経路故障診断法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |