JPH04266168A - 論理検証方式 - Google Patents
論理検証方式Info
- Publication number
- JPH04266168A JPH04266168A JP3027035A JP2703591A JPH04266168A JP H04266168 A JPH04266168 A JP H04266168A JP 3027035 A JP3027035 A JP 3027035A JP 2703591 A JP2703591 A JP 2703591A JP H04266168 A JPH04266168 A JP H04266168A
- Authority
- JP
- Japan
- Prior art keywords
- level
- circuit
- logical connection
- signal
- connection level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 claims abstract description 21
- 238000012795 verification Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は論理検証方式に関する。
【０００２】
【従来の技術】従来の論理検証方式は、機能レベルと論
理接続レベルの回路についてシミュレーション結果を比
較して、比較端のシミュレーション結果を表示し、結果
が一致か不一致かの表示を行っていた。
理接続レベルの回路についてシミュレーション結果を比
較して、比較端のシミュレーション結果を表示し、結果
が一致か不一致かの表示を行っていた。
【０００３】
【発明が解決しようとする課題】上述した従来の論理検
証方式は、比較端においてシミュレーション結果に不一
致が存在した場合、シミュレーション結果より機能レベ
ルあるいは論理接続レベルの回路を解析して回路の論理
ミスを検出していたため、解析に多大な時間を費やすこ
とになり、開発期間が増大していたという欠点がある。
証方式は、比較端においてシミュレーション結果に不一
致が存在した場合、シミュレーション結果より機能レベ
ルあるいは論理接続レベルの回路を解析して回路の論理
ミスを検出していたため、解析に多大な時間を費やすこ
とになり、開発期間が増大していたという欠点がある。
【０００４】
【課題を解決するための手段】本発明の論理検証方式は
、機能レベルの回路をシミュレーションし、論理接続レ
ベルの回路をシミュレーションし、機能レベルと論理接
続レベルのシミュレーション結果を比較し、機能レベル
の回路についてファンイントレースし、機能レベルの信
号と対応する論理接続レベルの信号を求め、機能レベル
と論理接続レベルの信号の状態値を比較し、比較した信
号と状態値を出力する手段とを含んで構成される。
、機能レベルの回路をシミュレーションし、論理接続レ
ベルの回路をシミュレーションし、機能レベルと論理接
続レベルのシミュレーション結果を比較し、機能レベル
の回路についてファンイントレースし、機能レベルの信
号と対応する論理接続レベルの信号を求め、機能レベル
と論理接続レベルの信号の状態値を比較し、比較した信
号と状態値を出力する手段とを含んで構成される。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例を示すフローチャートであ
る。
る。図１は本発明の一実施例を示すフローチャートであ
る。
【０００６】ステップＳ１では、機能レベルの回路につ
いて入力端子に入力パターンを設定してシミュレーショ
ン（１）を行う。ステップＳ２では、論理接続レベルの
回路について入力端子にシミュレーション部１で設定し
た入力パターンを設定してシミュレーション（２）を行
う。ステップＳ３では、機能レベルと論理接続レベルの
比較端のシミュレーション結果を比較して、結果に不一
致が発生している比較端の信号名を出力する。ステップ
Ｓ４では、結果比較部３で出力された信号名より機能レ
ベルの回路をファンイントレースし、不一致が発生して
いる比較端に影響を与える全ての信号を求める。ステッ
プＳ５では、トレース部４で求める機能レベルの信号名
より対応する論理接続レベルの信号名を求める。
いて入力端子に入力パターンを設定してシミュレーショ
ン（１）を行う。ステップＳ２では、論理接続レベルの
回路について入力端子にシミュレーション部１で設定し
た入力パターンを設定してシミュレーション（２）を行
う。ステップＳ３では、機能レベルと論理接続レベルの
比較端のシミュレーション結果を比較して、結果に不一
致が発生している比較端の信号名を出力する。ステップ
Ｓ４では、結果比較部３で出力された信号名より機能レ
ベルの回路をファンイントレースし、不一致が発生して
いる比較端に影響を与える全ての信号を求める。ステッ
プＳ５では、トレース部４で求める機能レベルの信号名
より対応する論理接続レベルの信号名を求める。
【０００７】ステップＳ６では、トレース部４で求めた
機能レベルの信号の状態値をシミュレーション部１でシ
ミュレーションした結果より取り出し、信号抽出部５で
求めた論理接続レベルの信号の状態値をシミュレーショ
ン部２でシミュレーションした結果より取り出し、状態
値を比較する。ステップＳ５，ステップＳ６の処理を比
較端である出力信号より入力端子に至るまでの内部信号
について行い、状態値の結果が一致した場合に以降の処
理を行う。ステップＳ７では、状態値の結果が一致した
機能レベルの信号名とこれに対応する論理接続レベルの
信号名、それに状態値を出力する。また、出力した機能
レベルの信号のファンアウト先の信号名とこの信号に対
応する論理接続レベルの信号名、それにそれの状態値を
出力する。
機能レベルの信号の状態値をシミュレーション部１でシ
ミュレーションした結果より取り出し、信号抽出部５で
求めた論理接続レベルの信号の状態値をシミュレーショ
ン部２でシミュレーションした結果より取り出し、状態
値を比較する。ステップＳ５，ステップＳ６の処理を比
較端である出力信号より入力端子に至るまでの内部信号
について行い、状態値の結果が一致した場合に以降の処
理を行う。ステップＳ７では、状態値の結果が一致した
機能レベルの信号名とこれに対応する論理接続レベルの
信号名、それに状態値を出力する。また、出力した機能
レベルの信号のファンアウト先の信号名とこの信号に対
応する論理接続レベルの信号名、それにそれの状態値を
出力する。
【０００８】図２および図３は、図１に示す論理検証方
式の一使用例を示す模式図である。図２は機能レベルの
回路Ｍ１を示し、図３は論理接続レベルの回路Ｍ２を示
す。
式の一使用例を示す模式図である。図２は機能レベルの
回路Ｍ１を示し、図３は論理接続レベルの回路Ｍ２を示
す。
【０００９】機能レベルの回路Ｍ１の入力端子に入力パ
ターンを設定して、シミュレーションを行う論理接続レ
ベルの回路Ｍ２の入力端子に機能レベルのシミュレーシ
ョンに使用した入力パターンを設定して、シミュレーシ
ョンを行う。そして、回路Ｍ１と回路Ｍ２の出力端子の
シミュレーション結果を比較し、その結果、回路Ｍ１の
出力端子ＺとＺに対応する回路Ｍ２の出力端子Ｚ＋００
のシミュレーション結果に不一致が検出されたとする。 回路Ｍ１の出力端子Ｚよりファンイントレースを行い、
出力端子Ｚに影響を与える信号Ｄ，Ｃ，Ａ，Ｂを求める
。
ターンを設定して、シミュレーションを行う論理接続レ
ベルの回路Ｍ２の入力端子に機能レベルのシミュレーシ
ョンに使用した入力パターンを設定して、シミュレーシ
ョンを行う。そして、回路Ｍ１と回路Ｍ２の出力端子の
シミュレーション結果を比較し、その結果、回路Ｍ１の
出力端子ＺとＺに対応する回路Ｍ２の出力端子Ｚ＋００
のシミュレーション結果に不一致が検出されたとする。 回路Ｍ１の出力端子Ｚよりファンイントレースを行い、
出力端子Ｚに影響を与える信号Ｄ，Ｃ，Ａ，Ｂを求める
。
【００１０】まず、ファンイントレースによって求めた
機能レベルの信号Ｄについて、対応する論理接続レベル
の信号Ｄ＋００を求める。そして、回路Ｍ１のシミュレ
ーション結果よりＤの状態値を取り出し、回路Ｍ２のシ
ミュレーション結果よりＤ＋００の状態値を取り出して
状態値の比較を行う。比較した結果不一致だったとする
と、ファンイントレースした信号よりＤのファンインで
あるＣについて同様の処理を行い、Ｃに対応する論理接
続レベルの信号Ｃ＋００を求めＣの状態値とＣ＋００の
状態値を比較する。
機能レベルの信号Ｄについて、対応する論理接続レベル
の信号Ｄ＋００を求める。そして、回路Ｍ１のシミュレ
ーション結果よりＤの状態値を取り出し、回路Ｍ２のシ
ミュレーション結果よりＤ＋００の状態値を取り出して
状態値の比較を行う。比較した結果不一致だったとする
と、ファンイントレースした信号よりＤのファンインで
あるＣについて同様の処理を行い、Ｃに対応する論理接
続レベルの信号Ｃ＋００を求めＣの状態値とＣ＋００の
状態値を比較する。
【００１１】ＣとＣ＋００を比較した結果状態値が一致
していたとすると、信号名ＣとＣ＋００，それに状態値
を出力し、また、Ｃのファンアウト先の信号であるＤと
Ｄに対応する論理接続レベルの信号Ｄ＋００，それにＤ
とＤ＋００の状態値を出力する。この結果、設計者は機
能レベルの回路Ｍ１のＣからＤ，あるいは論理接続レベ
ルの回路Ｍ２のＣ＋００からＤ＋００の間に論理ミスが
あることが容易に発見でき、その時の状態値も出力され
ているので、解析も容易に行える。
していたとすると、信号名ＣとＣ＋００，それに状態値
を出力し、また、Ｃのファンアウト先の信号であるＤと
Ｄに対応する論理接続レベルの信号Ｄ＋００，それにＤ
とＤ＋００の状態値を出力する。この結果、設計者は機
能レベルの回路Ｍ１のＣからＤ，あるいは論理接続レベ
ルの回路Ｍ２のＣ＋００からＤ＋００の間に論理ミスが
あることが容易に発見でき、その時の状態値も出力され
ているので、解析も容易に行える。
【００１２】
【発明の効果】以上説明したように本発明は、一度の論
理検証を行うことにより、機能レベルと論理接続レベル
の回路において、検証結果に不一致が発生する原因とな
る回路の箇所を検出することができるので、容易に回路
の解析を行うことが可能となり、開発期間の工数を大幅
に削減することができるという効果がある。
理検証を行うことにより、機能レベルと論理接続レベル
の回路において、検証結果に不一致が発生する原因とな
る回路の箇所を検出することができるので、容易に回路
の解析を行うことが可能となり、開発期間の工数を大幅
に削減することができるという効果がある。
【図１】本発明の一実施例を示すフローチャートである
。
。
【図２】図１に示す論理検証方式の一使用例を示す模式
図である。
図である。
【図３】図１に示す論理検証方式の一使用例を示す模式
図である。
図である。
Ｍ１ 機能レベルの回路
Ｍ２ 論理接続レベルの回路
Claims (1)
- 【請求項１】 機能レベルの回路をシミュレーション
し、論理接続レベルの回路をシミュレーションし、機能
レベルと論理接続レベルのシミュレーション結果を比較
し、機能レベルの回路についてファンイントレースし、
機能レベルの信号と対応する論理接続レベルの信号を求
め、機能レベルと論理接続レベルの信号の状態値を比較
し、比較した信号と状態値を出力する手段を含むことを
特徴とする論理検証方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3027035A JPH04266168A (ja) | 1991-02-21 | 1991-02-21 | 論理検証方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3027035A JPH04266168A (ja) | 1991-02-21 | 1991-02-21 | 論理検証方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04266168A true JPH04266168A (ja) | 1992-09-22 |
Family
ID=12209814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3027035A Pending JPH04266168A (ja) | 1991-02-21 | 1991-02-21 | 論理検証方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04266168A (ja) |
-
1991
- 1991-02-21 JP JP3027035A patent/JPH04266168A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6370675B1 (en) | Semiconductor integrated circuit design and evaluation system using cycle base timing | |
| US6249891B1 (en) | High speed test pattern evaluation apparatus | |
| JPH04266168A (ja) | 論理検証方式 | |
| JPH07121576A (ja) | 故障シミュレーション装置 | |
| JPH09153073A (ja) | シミュレーション装置およびその方法 | |
| JP3098507B2 (ja) | 論理検証方式及びその方法 | |
| JP2943161B2 (ja) | 故障シミュレーション方法 | |
| JP2749749B2 (ja) | 論理回路の遅延検証方法 | |
| JP3171236B2 (ja) | 入力端子競合パターン検出システム | |
| JP2830579B2 (ja) | 論理シミュレーション装置 | |
| JPS61187047A (ja) | 論理回路シミユレ−シヨン方式 | |
| JP2606654B2 (ja) | 論理シミュレーション方法 | |
| CN117370168A (zh) | 设置逻辑系统设计的仿真还原点的方法及相关设备 | |
| JP2797955B2 (ja) | 期待値照合装置および方法 | |
| JPH0540151A (ja) | スキヤン経路故障診断法 | |
| JPS6375576A (ja) | 集積回路の故障検出装置 | |
| JPH0561935A (ja) | 論理シミユレーシヨン方式 | |
| JPH1183945A (ja) | 論理回路の故障診断方式 | |
| JPH09231255A (ja) | ハードウエア／ソフトウエア協調検証方式 | |
| JPH05120369A (ja) | 回路シミユレータ用ライブラリーの動作検証方法 | |
| JPH04153776A (ja) | 論理回路検証方式 | |
| JPH04370775A (ja) | Ｌｓｉ試験システム | |
| JPH04318678A (ja) | 論理設計検証システム | |
| JPH02297080A (ja) | 集積回路マスクパターン検証方法 | |
| JPH10227842A (ja) | テストパターン生成装置 |