JP2606654B2 - 論理シミュレーション方法 - Google Patents
論理シミュレーション方法Info
- Publication number
- JP2606654B2 JP2606654B2 JP5219375A JP21937593A JP2606654B2 JP 2606654 B2 JP2606654 B2 JP 2606654B2 JP 5219375 A JP5219375 A JP 5219375A JP 21937593 A JP21937593 A JP 21937593A JP 2606654 B2 JP2606654 B2 JP 2606654B2
- Authority
- JP
- Japan
- Prior art keywords
- skew
- value
- test signal
- logic
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は論理シミュレーション方
法に関し、特に半導体集積回路化された論理回路の入力
信号に対する応答動作を解析する論理シミュレーション
方法に関する。
法に関し、特に半導体集積回路化された論理回路の入力
信号に対する応答動作を解析する論理シミュレーション
方法に関する。
【０００２】
【従来の技術】ディジタル半導体集積回路を構成する論
理回路の試験においては、試験装置からこの論理回路の
論理データのビット数対応の複数の入力端子にそれぞれ
対応する所定様式の複数の試験信号を供給し、これら試
験信号に対する上記論理回路の応答特性を調べる。上記
試験装置が供給するこれら複数の試験信号の各々の論理
値のたとえば’０’から’１’への変化タイミングは、
一般に上記試験信号の相互間に大きなずれ（スキュー）
を生じないように共通のクロックパルスで同期がとられ
ているが、試験装置によってはこのスキューが完全に０
ではなくいくらかのスキューが存在する。
理回路の試験においては、試験装置からこの論理回路の
論理データのビット数対応の複数の入力端子にそれぞれ
対応する所定様式の複数の試験信号を供給し、これら試
験信号に対する上記論理回路の応答特性を調べる。上記
試験装置が供給するこれら複数の試験信号の各々の論理
値のたとえば’０’から’１’への変化タイミングは、
一般に上記試験信号の相互間に大きなずれ（スキュー）
を生じないように共通のクロックパルスで同期がとられ
ているが、試験装置によってはこのスキューが完全に０
ではなくいくらかのスキューが存在する。
【０００３】試験対象の上記論理回路は供給を受ける試
験信号相互間に上記スキューが存在し、その値が大きい
場合には誤動作を生ずることがある。
験信号相互間に上記スキューが存在し、その値が大きい
場合には誤動作を生ずることがある。
【０００４】試験信号にスキューが存在する場合の試験
対象論理回路の上記スキューの値の許容範囲すなわち耐
スキュー特性を点検する従来の論理シミュレーション方
法は、複数の試験信号の組である試験信号群の各々の試
験信号の論理値の変化タイミングを基準タイミングに対
して１クロック周期分ずつずらして生成した複数の試験
信号パターンを供給し、これら試験信号パターンに対す
る応答特性をシミュレーションすることにより検証を行
っていた。
対象論理回路の上記スキューの値の許容範囲すなわち耐
スキュー特性を点検する従来の論理シミュレーション方
法は、複数の試験信号の組である試験信号群の各々の試
験信号の論理値の変化タイミングを基準タイミングに対
して１クロック周期分ずつずらして生成した複数の試験
信号パターンを供給し、これら試験信号パターンに対す
る応答特性をシミュレーションすることにより検証を行
っていた。
【０００５】図２（Ａ）は３ビットの論理データに対応
する入力端子Ｔ１，Ｔ２，およびＴ３を有する試験対象
の論理回路１を、図２（Ｂ）は入力端子Ｔ１，Ｔ２，お
よびＴ３の各々に供給され各々の論理値が時刻ｔ０のタ
イミングで変化する３ビットの各々の試験信号Ｈ１，Ｈ
２，およびＨ３をそれぞれ示す。
する入力端子Ｔ１，Ｔ２，およびＴ３を有する試験対象
の論理回路１を、図２（Ｂ）は入力端子Ｔ１，Ｔ２，お
よびＴ３の各々に供給され各々の論理値が時刻ｔ０のタ
イミングで変化する３ビットの各々の試験信号Ｈ１，Ｈ
２，およびＨ３をそれぞれ示す。
【０００６】従来の論理シミュレーション方法の試験信
号パターンの一例を示す図３（Ａ）〜（Ｃ）を参照する
と、図３（Ａ）では試験信号Ｈ１が、図３（Ｂ）では試
験信号Ｈ２が、また、図３（Ｃ）では試験信号Ｈ１が、
それぞれ基準時刻ｔ０に対し１クロック周期分ずらして
生成される。シミュレーションにより、これらの試験信
号パターンのいずれに対しても、論理回路１が正常に動
作することの確認を行なう。この例では、３ビットの論
理データ対応の３個の入力端子に対して各々異なる３組
の試験信号パターン、すなわち、この耐スキュー特性の
点検をしない場合の３倍の数の試験信号パターンを必要
とする。一般には、８ビットの論理データに対応して７
〜８個の入力端子数となるので、上記試験信号パターン
の所要数も７〜８倍となる。また、最近のマルチビット
たとえば３２ビットの論理データに対しては試験パター
ンの所要数は３１〜３２倍にも達する。
号パターンの一例を示す図３（Ａ）〜（Ｃ）を参照する
と、図３（Ａ）では試験信号Ｈ１が、図３（Ｂ）では試
験信号Ｈ２が、また、図３（Ｃ）では試験信号Ｈ１が、
それぞれ基準時刻ｔ０に対し１クロック周期分ずらして
生成される。シミュレーションにより、これらの試験信
号パターンのいずれに対しても、論理回路１が正常に動
作することの確認を行なう。この例では、３ビットの論
理データ対応の３個の入力端子に対して各々異なる３組
の試験信号パターン、すなわち、この耐スキュー特性の
点検をしない場合の３倍の数の試験信号パターンを必要
とする。一般には、８ビットの論理データに対応して７
〜８個の入力端子数となるので、上記試験信号パターン
の所要数も７〜８倍となる。また、最近のマルチビット
たとえば３２ビットの論理データに対しては試験パター
ンの所要数は３１〜３２倍にも達する。
【０００７】しかし、一般に、この種の論理シミュレー
タの同時に取扱い可能なこの種の試験信号パターンの最
大限度数はせいぜい３〜５であり、たとえば上述の８ビ
ットの論理データ対応の８個の上記試験信号パターンに
対する応答特性のシミュレーションを実行するために
は、この８個の上記試験信号パターンをたとえば４個ず
つの２つのグループに分割して実行する必要がある。こ
のため、この分割に対応するプログラム作成等の工数が
増加するとともにシミュレーションの実行時間が増大す
る。
タの同時に取扱い可能なこの種の試験信号パターンの最
大限度数はせいぜい３〜５であり、たとえば上述の８ビ
ットの論理データ対応の８個の上記試験信号パターンに
対する応答特性のシミュレーションを実行するために
は、この８個の上記試験信号パターンをたとえば４個ず
つの２つのグループに分割して実行する必要がある。こ
のため、この分割に対応するプログラム作成等の工数が
増加するとともにシミュレーションの実行時間が増大す
る。
【０００８】
【発明が解決しようとする課題】上述した従来の論理シ
ミュレーション方法は、耐スキュー特性の点検をしない
一般のシミュレーションの場合に比較して、論理データ
のビット数に対応して著しく試験信号パターンの所要数
が増加し、この種の論理シミュレータの同時に取扱い可
能な試験信号パターンの最大限度数を容易に越えるため
に、この限度数内に収まるように上記試験信号パターン
の上記所要数を数グループに分割し、この分割したグル
ープ毎にシミュレーションを実行する必要があり、この
プログラム作成等のための工数およびシミュレーション
実行時間が増大するという欠点があった。
ミュレーション方法は、耐スキュー特性の点検をしない
一般のシミュレーションの場合に比較して、論理データ
のビット数に対応して著しく試験信号パターンの所要数
が増加し、この種の論理シミュレータの同時に取扱い可
能な試験信号パターンの最大限度数を容易に越えるため
に、この限度数内に収まるように上記試験信号パターン
の上記所要数を数グループに分割し、この分割したグル
ープ毎にシミュレーションを実行する必要があり、この
プログラム作成等のための工数およびシミュレーション
実行時間が増大するという欠点があった。
【０００９】また、上記試験信号パターンは、複数の入
力信号のうちの常に１つの入力信号のみ他の入力信号に
対して１クロック分遅延させるという単純なものである
ため、複数の入力端子の各々の相互間のスキューの組合
せに対応する耐スキュー特性を試験することにはなら
ず、不完全な検証に留まるという欠点があった。
力信号のうちの常に１つの入力信号のみ他の入力信号に
対して１クロック分遅延させるという単純なものである
ため、複数の入力端子の各々の相互間のスキューの組合
せに対応する耐スキュー特性を試験することにはなら
ず、不完全な検証に留まるという欠点があった。
【００１０】
【課題を解決するための手段】本発明の論理シミュレー
ション方法は、設計対象の複数の入力端子を有する論理
回路と等価な論理回路モデルを計算機上に構築し、前記
複数の入力端子の各々に供給する複数の試験信号から成
る試験信号群の供給に対する前記論理回路の応答特性を
前記論理回路モデル上でシミュレーションする論理シミ
ュレーション方法において、前記複数の試験信号の各々
の論理値変化のタイミングに予め定めた許容時間幅であ
るスキュー値を設定し、前記試験信号群の供給時に全て
の前記試験信号の前記タイミングを前記スキュー値の範
囲で任意に設定するこを特徴とするものである。
ション方法は、設計対象の複数の入力端子を有する論理
回路と等価な論理回路モデルを計算機上に構築し、前記
複数の入力端子の各々に供給する複数の試験信号から成
る試験信号群の供給に対する前記論理回路の応答特性を
前記論理回路モデル上でシミュレーションする論理シミ
ュレーション方法において、前記複数の試験信号の各々
の論理値変化のタイミングに予め定めた許容時間幅であ
るスキュー値を設定し、前記試験信号群の供給時に全て
の前記試験信号の前記タイミングを前記スキュー値の範
囲で任意に設定するこを特徴とするものである。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１２】本発明の論理シミュレーション方法の一実
施例を示すフローチャートである図１を参照すると、本
実施例の論理シミュレーション方法は、図１に示すよう
に、回路の外部から供給される試験信号パターン（イベ
ント）の有無を判定するステップＳ１と、現在の時刻Ｔ
と各々の試験信号のスキュー値ａとの加算値をタイムホ
イール上に時刻Ｔ＋ａのスキューイベント値として登録
するステップＳ２と、上記試験信号に一定時刻の信号Ｘ
を設定するステップＳ３と、時刻Ｔ＋ａでスキューイベ
ント値の有無を判定し有の場合にはステップＳ５へ無の
場合はステップＳ６へそれぞれ進むスンテップＳ４と、
スキューイベント値を取出しその試験信号に対しこのス
キューイベント値を設定を行うとともに信号Ｘに対する
応答特性のシミュレーションを実行するステップＳ５
と、時刻を１だけ進めステップＳ１の処理に戻るステッ
プＳ６とを含む。
施例を示すフローチャートである図１を参照すると、本
実施例の論理シミュレーション方法は、図１に示すよう
に、回路の外部から供給される試験信号パターン（イベ
ント）の有無を判定するステップＳ１と、現在の時刻Ｔ
と各々の試験信号のスキュー値ａとの加算値をタイムホ
イール上に時刻Ｔ＋ａのスキューイベント値として登録
するステップＳ２と、上記試験信号に一定時刻の信号Ｘ
を設定するステップＳ３と、時刻Ｔ＋ａでスキューイベ
ント値の有無を判定し有の場合にはステップＳ５へ無の
場合はステップＳ６へそれぞれ進むスンテップＳ４と、
スキューイベント値を取出しその試験信号に対しこのス
キューイベント値を設定を行うとともに信号Ｘに対する
応答特性のシミュレーションを実行するステップＳ５
と、時刻を１だけ進めステップＳ１の処理に戻るステッ
プＳ６とを含む。
【００１３】次に、本実施例の動作について説明する。
【００１４】図２を参照すると、従来の技術で説明した
ように、図２（Ａ）は３ビットの論理データに対応する
入力端子Ｔ１，Ｔ２，およびＴ３を有する試験対象の論
理回路１を、図２（Ｂ）は入力端子Ｔ１，Ｔ２，および
Ｔ３の各々に供給され各々の論理値が時刻ｔ０のタイミ
ングで変化する３ビットの各々の試験信号Ｈ１，Ｈ２，
およびＨ３をそれぞれ示す。図２（Ｃ）は本実施例にお
いて各々の試験信号（イベント）Ｈ１，Ｈ２，およびＨ
３に対してそれぞれ設定した異なる遅延時間すなわちス
キュー値ａ１，ａ２，ａ３および同一時刻に設定した入
力信号Ｘを示す。
ように、図２（Ａ）は３ビットの論理データに対応する
入力端子Ｔ１，Ｔ２，およびＴ３を有する試験対象の論
理回路１を、図２（Ｂ）は入力端子Ｔ１，Ｔ２，および
Ｔ３の各々に供給され各々の論理値が時刻ｔ０のタイミ
ングで変化する３ビットの各々の試験信号Ｈ１，Ｈ２，
およびＨ３をそれぞれ示す。図２（Ｃ）は本実施例にお
いて各々の試験信号（イベント）Ｈ１，Ｈ２，およびＨ
３に対してそれぞれ設定した異なる遅延時間すなわちス
キュー値ａ１，ａ２，ａ３および同一時刻に設定した入
力信号Ｘを示す。
【００１５】本実施例の論理シミュレーション方法で
は、処理の時間経過を時刻Ｔ０より昇順に表した環状表
現グラフであるタイムホイールに試験信号の供給等のイ
ベントの登録をしながら処理を進める。
は、処理の時間経過を時刻Ｔ０より昇順に表した環状表
現グラフであるタイムホイールに試験信号の供給等のイ
ベントの登録をしながら処理を進める。
【００１６】図１および図２を参照して、本実施例の処
理のフローを説明すると、まず、試験対象の論理回路１
への外部から供給される試験信号パターンであるイベン
トＨ１〜Ｈ３の有無を判定する（ステップＳ１）。イベ
ントＨ１〜Ｈ３が有の場合、このイベントＨ１〜Ｈ３の
各々のスキュー値ａ１〜ａ３を現在の時刻Ｔ０に加算
し、各々対応のスキューイベント発生時刻すなわちスキ
ューイベント値Ｔ０＋ａ１，Ｔ０＋ａ２，Ｔ０＋ａ３を
算出し、上記タイムホイールの対応時刻に登録する（ス
テップＳ２）。また、各々のイベントＨ１〜Ｈ３にはそ
れぞれ信号Ｘの入力を行う（ステップＳ３）。次に、各
々のイベントＨ１〜Ｈ３毎にスキューイベント値Ｔ０＋
ａ１，Ｔ０＋ａ２，Ｔ０＋ａ３の有無を検出する（ステ
ップＳ４）。本実施例のようにすでに登録されて有の場
合、これらスキューイベント値Ｔ０＋ａ１，Ｔ０＋ａ
２，Ｔ０＋ａ３を取出し、対応の信号（イベント）Ｈ１
〜Ｈ３にこれらスキューイベント値Ｔ０＋ａ１，Ｔ０＋
ａ２，Ｔ０＋ａ３をそれぞれ入力して（ステップＳ
５）、これらスキューイベント値Ｔ０＋ａ１，Ｔ０＋ａ
２，Ｔ０＋ａ３の存在条件下における信号Ｘに対する応
答特性のシミュレーションを実行する。この処理後、次
に、時刻Ｔ０を１だけ進め時刻Ｔ１としてステップ１〜
６の処理を反復する。
理のフローを説明すると、まず、試験対象の論理回路１
への外部から供給される試験信号パターンであるイベン
トＨ１〜Ｈ３の有無を判定する（ステップＳ１）。イベ
ントＨ１〜Ｈ３が有の場合、このイベントＨ１〜Ｈ３の
各々のスキュー値ａ１〜ａ３を現在の時刻Ｔ０に加算
し、各々対応のスキューイベント発生時刻すなわちスキ
ューイベント値Ｔ０＋ａ１，Ｔ０＋ａ２，Ｔ０＋ａ３を
算出し、上記タイムホイールの対応時刻に登録する（ス
テップＳ２）。また、各々のイベントＨ１〜Ｈ３にはそ
れぞれ信号Ｘの入力を行う（ステップＳ３）。次に、各
々のイベントＨ１〜Ｈ３毎にスキューイベント値Ｔ０＋
ａ１，Ｔ０＋ａ２，Ｔ０＋ａ３の有無を検出する（ステ
ップＳ４）。本実施例のようにすでに登録されて有の場
合、これらスキューイベント値Ｔ０＋ａ１，Ｔ０＋ａ
２，Ｔ０＋ａ３を取出し、対応の信号（イベント）Ｈ１
〜Ｈ３にこれらスキューイベント値Ｔ０＋ａ１，Ｔ０＋
ａ２，Ｔ０＋ａ３をそれぞれ入力して（ステップＳ
５）、これらスキューイベント値Ｔ０＋ａ１，Ｔ０＋ａ
２，Ｔ０＋ａ３の存在条件下における信号Ｘに対する応
答特性のシミュレーションを実行する。この処理後、次
に、時刻Ｔ０を１だけ進め時刻Ｔ１としてステップ１〜
６の処理を反復する。
【００１７】これにより、各々の入力端子毎の異なるス
キュー許容値が存在する場合の同一時刻の入力信号の供
給に対する論理回路のより精密かつ冗長性の少ない応答
特性のシミュレーションが可能となる。また、シミュレ
ーションに必要な試験信号パターンの所要数も削減する
ことができる。
キュー許容値が存在する場合の同一時刻の入力信号の供
給に対する論理回路のより精密かつ冗長性の少ない応答
特性のシミュレーションが可能となる。また、シミュレ
ーションに必要な試験信号パターンの所要数も削減する
ことができる。
【００１８】以上、本発明の実施例を説明したが、本発
明は上述の実施例に限られることがなく種々の変形が可
能である。たとえば、応答特性シミュレーション用の同
一時刻の入力信号をシミュレーション実行時にその都度
設定する代りに、このシミュレーションの前処理として
予めシミュレーション対象データに設定しておくこと
も、本発明の趣旨を逸脱しない限り適用できることは勿
論である。
明は上述の実施例に限られることがなく種々の変形が可
能である。たとえば、応答特性シミュレーション用の同
一時刻の入力信号をシミュレーション実行時にその都度
設定する代りに、このシミュレーションの前処理として
予めシミュレーション対象データに設定しておくこと
も、本発明の趣旨を逸脱しない限り適用できることは勿
論である。
【００１９】
【発明の効果】以上説明したように、本発明の論理シミ
ュレーション方法は、試験信号パターンを構成する複数
の試験信号の各々の論理値変化のタイミングに予め定め
た時間幅であるスキュー値を設定し、上記試験信号パタ
ーンの供給時に全ての上記試験信号の上記タイミングを
上記スキュー値の範囲で任意に設定することにより、複
数の入力端子の各々の相互間のスキューの組合せに対応
する耐スキュー特性を試験できるので、論理回路のより
精密かつ冗長性の少ない応答特性のシミュレーションが
可能となるという効果がある。
ュレーション方法は、試験信号パターンを構成する複数
の試験信号の各々の論理値変化のタイミングに予め定め
た時間幅であるスキュー値を設定し、上記試験信号パタ
ーンの供給時に全ての上記試験信号の上記タイミングを
上記スキュー値の範囲で任意に設定することにより、複
数の入力端子の各々の相互間のスキューの組合せに対応
する耐スキュー特性を試験できるので、論理回路のより
精密かつ冗長性の少ない応答特性のシミュレーションが
可能となるという効果がある。
【００２０】また、プログラム作成等のための工数およ
びシミュレーション実行時間を短縮できるという効果が
ある。
びシミュレーション実行時間を短縮できるという効果が
ある。
【図１】本発明の論理シミュレーション方法の一実施例
を示すフローチャートである。
を示すフローチャートである。
【図２】試験対象の論理回路および入力信号の一例を示
す図である。
す図である。
【図３】従来の論理シミュレーション方法の一例を示す
試験信号パターンの図である。
試験信号パターンの図である。
１ 論理回路
Claims (3)
- 【請求項１】 設計対象の複数の入力端子を有する論理
回路と等価な論理回路モデルを計算機上に構築し、前記
複数の入力端子の各々に供給する複数の試験信号から成
る試験信号群の供給に対する前記論理回路の応答特性を
前記論理回路モデル上でシミュレーションする論理シミ
ュレーション方法において、 前記複数の試験信号の各々の論理値変化のタイミングに
予め定めた許容時間幅であるスキュー値を設定し、 前記試験信号群の供給時に全ての前記試験信号の前記タ
イミングを前記スキュー値の範囲で任意に設定するこを
特徴とする論理シミュレーション方法。 - 【請求項２】 回路の外部から供給される前記試験信号
群であるイベントの有無を判定する第１のステップと、 現在の時刻と各々の試験信号の前記スキュー値との加算
値を処理の時間経過を昇順に表した環状表現グラフであ
るタイムホイールにスキューイベント値として登録する
第２のステップと、 前記試験信号に前記タイミングの入力信号を設定する第
３のステップと、 前記時刻から前記スキュー値分の時間経過した時刻で前
記スキューイベント値の有無を判定する第４のステップ
と、 前記第４のステップで前記スキューイベント値が 有の場
合には前記スキューイベント値を取出し対応する試験信
号に対しこのスキューイベント値を設定を行うとともに
前記入力信号に対する応答特性のシミュレーションを実
行する第５のステップと、 前記時刻を１だけ進め前記第１のステップの処理に戻る
第６のステップとを含むことを特徴とする請求項１記載
の論理シミュレーション方法。 - 【請求項３】 前記第３のステップが、前記第１のステ
ップの前に予めシミュレーションの前処理として行われ
ることを特徴とする請求項２記載の論理シミュレーショ
ン方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5219375A JP2606654B2 (ja) | 1993-09-03 | 1993-09-03 | 論理シミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5219375A JP2606654B2 (ja) | 1993-09-03 | 1993-09-03 | 論理シミュレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0773216A JPH0773216A (ja) | 1995-03-17 |
| JP2606654B2 true JP2606654B2 (ja) | 1997-05-07 |
Family
ID=16734438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5219375A Expired - Fee Related JP2606654B2 (ja) | 1993-09-03 | 1993-09-03 | 論理シミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2606654B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2728793B2 (ja) * | 1991-03-25 | 1998-03-18 | 三菱電機株式会社 | 論理シミュレーション装置 |
-
1993
- 1993-09-03 JP JP5219375A patent/JP2606654B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| １９９１年電子情報通信学会春季全国大会講演論文集 第１分冊 Ｐ１−１２７ Ａ−１２７ 中嶋弘明 他「ＬＳＩテスタ入力スキュー・チェック用論理シミュレータの開発」 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0773216A (ja) | 1995-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5418931A (en) | Method and apparatus for detecting timing errors in digital circuit designs | |
| JP2606654B2 (ja) | 論理シミュレーション方法 | |
| US6505149B1 (en) | Method and system for verifying a source-synchronous communication interface of a device | |
| US20030125921A1 (en) | Circuit simulation apparatus, circuit simulation method, circuit simulation program, and storage medium storing circuit simulation program | |
| JP2755237B2 (ja) | シミュレーション装置およびその方法 | |
| US7533011B2 (en) | Simulating and verifying signal glitching | |
| US20030018462A1 (en) | Multi-clock system simulation | |
| TW202119252A (zh) | 測試圖樣產生方法以及失效模型產生方法 | |
| CN110688271A (zh) | 一种应用于处理器芯片仿真验证的可控随机故障注入方法 | |
| US6163760A (en) | Method of producing a test pattern allowing determination of acceptance and rejection of a semiconductor device without causing a timing problem | |
| JP3123982B2 (ja) | 論理シミュレーション方法 | |
| JP3061972B2 (ja) | タイミング検証モデル | |
| JP3212157B2 (ja) | 論理回路検証装置 | |
| JP2961969B2 (ja) | 論理シミュレーター | |
| JP2633651B2 (ja) | シミュレーション装置のレーシングチェック方式 | |
| JP2624135B2 (ja) | タイミング解析方法 | |
| JP2863779B2 (ja) | タイミング検証方法及び検証装置及びテストパターン生成方法 | |
| JPH05142303A (ja) | デジタル論理回路の動的な検査方法 | |
| JPH1139181A (ja) | 計算機の試験方法 | |
| CN112765928A (zh) | 测试图样产生方法以及失效模型产生方法 | |
| JP3165809B2 (ja) | ディジタルｌｓｉシミュレーション結果の判定方法 | |
| JP2003345855A (ja) | カバレージ測定方法及びその装置 | |
| JP2830579B2 (ja) | 論理シミュレーション装置 | |
| JPH06215060A (ja) | 論理シミュレーション装置 | |
| JP2001188807A (ja) | 時間故障シミュレーション方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961224 |
|
| LAPS | Cancellation because of no payment of annual fees |