JP3123982B2 - 論理シミュレーション方法 - Google Patents
論理シミュレーション方法Info
- Publication number
- JP3123982B2 JP3123982B2 JP10204843A JP20484398A JP3123982B2 JP 3123982 B2 JP3123982 B2 JP 3123982B2 JP 10204843 A JP10204843 A JP 10204843A JP 20484398 A JP20484398 A JP 20484398A JP 3123982 B2 JP3123982 B2 JP 3123982B2
- Authority
- JP
- Japan
- Prior art keywords
- event
- value
- time
- circuit
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は論理シミュレーショ
ン方法に関し、特にイベントドリブン方式の論理シミュ
レーション方法に関する。
ン方法に関し、特にイベントドリブン方式の論理シミュ
レーション方法に関する。
【０００２】
【従来の技術】従来、この種の論理シミュレーション方
法は、ＬＳＩの回路設計時に、設計した回路の論理検証
およびタイミング検証を行うため用いられてきた。図３
は、この論理シミュレーション方法の概要を示すフロー
概要図である。
法は、ＬＳＩの回路設計時に、設計した回路の論理検証
およびタイミング検証を行うため用いられてきた。図３
は、この論理シミュレーション方法の概要を示すフロー
概要図である。
【０００３】この論理シミュレーション方法では、組み
合わせ回路セル，順序回路セルで設計された回路の模擬
回路を、各セルの内部遅延値およびタイミングスペック
値ならびにセル間の配線遅延値を定義する遅延タイミン
グ情報と回路接続情報とによりデータ処理装置上に構成
する。
合わせ回路セル，順序回路セルで設計された回路の模擬
回路を、各セルの内部遅延値およびタイミングスペック
値ならびにセル間の配線遅延値を定義する遅延タイミン
グ情報と回路接続情報とによりデータ処理装置上に構成
する。
【０００４】その後、回路の動作検証用入力信号データ
である入力ベクタの各ステップで、回路内の各セルの入
力端子に伝達される信号変化すなわちイベントの伝達時
間，状態値などをイベント情報としてスケジュール登録
し、伝達時刻順に、イベント伝達されたセルを検出し、
順序回路セルのクロック端子に伝達されたイベント前後
のデータ安定期間であるセットアップ時間，ホールド時
間をチェックするタイミングチェックと、各セルの論理
演算と、これらタイミングチェック，論理演算の結果に
より遅延タイミング情報に基づき遅延した伝達時刻のイ
ベントを伝達先ごとに新たにスケジュール登録する処理
とを行い、これらの処理をイベントが無くなるまで繰り
返して回路の論理シミュレーションを行い、シミュレー
ション結果を出力する。
である入力ベクタの各ステップで、回路内の各セルの入
力端子に伝達される信号変化すなわちイベントの伝達時
間，状態値などをイベント情報としてスケジュール登録
し、伝達時刻順に、イベント伝達されたセルを検出し、
順序回路セルのクロック端子に伝達されたイベント前後
のデータ安定期間であるセットアップ時間，ホールド時
間をチェックするタイミングチェックと、各セルの論理
演算と、これらタイミングチェック，論理演算の結果に
より遅延タイミング情報に基づき遅延した伝達時刻のイ
ベントを伝達先ごとに新たにスケジュール登録する処理
とを行い、これらの処理をイベントが無くなるまで繰り
返して回路の論理シミュレーションを行い、シミュレー
ション結果を出力する。
【０００５】図４は、この従来の論理シミュレーション
方法における部分処理例を示す部分フロー図であり、イ
ベント伝達された順序回路セルを検出した場合の各伝達
時刻ごとの処理のフローを示す。
方法における部分処理例を示す部分フロー図であり、イ
ベント伝達された順序回路セルを検出した場合の各伝達
時刻ごとの処理のフローを示す。
【０００６】入力ベクタの各ステップでイベント伝達さ
れた各セルを検出し、その後の各時刻でイベント伝達さ
れた順序回路セルを検出した場合、図４に示すように、
まず、処理ステップ１１において、イベント伝達先の端
子を判断し、クロック端子の場合、処理ステップ１２に
進み、データ端子の場合、処理ステップ１７に進む。
れた各セルを検出し、その後の各時刻でイベント伝達さ
れた順序回路セルを検出した場合、図４に示すように、
まず、処理ステップ１１において、イベント伝達先の端
子を判断し、クロック端子の場合、処理ステップ１２に
進み、データ端子の場合、処理ステップ１７に進む。
【０００７】処理ステップ１２において、セットアップ
時間を求め、処理ステップ１３において、セットアップ
時間の最小スペック値を満たしているかを判断し、満た
している場合、処理ステップ１４に進み、満たしていな
い場合、処理ステップ１６に進む。
時間を求め、処理ステップ１３において、セットアップ
時間の最小スペック値を満たしているかを判断し、満た
している場合、処理ステップ１４に進み、満たしていな
い場合、処理ステップ１６に進む。
【０００８】処理ステップ１４において、現時刻のデー
タ状態値で論理演算を行い、処理ステップ１５におい
て、論理演算値の変化に対応して、論理演算値０または
１を状態値とし遅延タイミング情報に基づき遅延した時
刻を伝達時刻とするイベントを伝達先に新たにスケジュ
ール登録する処理を行い、終了する。このとき、新たに
スケジュール登録されるイベントの伝達時刻は、クロッ
ク端子に伝達されたイベントの伝達時刻を基準にして遅
延した時刻に設定される。
タ状態値で論理演算を行い、処理ステップ１５におい
て、論理演算値の変化に対応して、論理演算値０または
１を状態値とし遅延タイミング情報に基づき遅延した時
刻を伝達時刻とするイベントを伝達先に新たにスケジュ
ール登録する処理を行い、終了する。このとき、新たに
スケジュール登録されるイベントの伝達時刻は、クロッ
ク端子に伝達されたイベントの伝達時刻を基準にして遅
延した時刻に設定される。
【０００９】処理ステップ１６において、不定値Ｘをデ
ータ状態値とし遅延タイミング情報に基づき遅延した時
刻を伝達時刻とするイベントを伝達先に新たにスケジュ
ール登録する処理を行い、終了する。このとき、新たに
スケジュール登録されるイベントの伝達時刻は、クロッ
ク端子に伝達されたイベントの伝達時刻を基準にして遅
延した時刻に設定される。
ータ状態値とし遅延タイミング情報に基づき遅延した時
刻を伝達時刻とするイベントを伝達先に新たにスケジュ
ール登録する処理を行い、終了する。このとき、新たに
スケジュール登録されるイベントの伝達時刻は、クロッ
ク端子に伝達されたイベントの伝達時刻を基準にして遅
延した時刻に設定される。
【００１０】処理ステップ１７において、ホールド時間
を求め、処理ステップ１８において、ホールド時間の最
小スペック値を満たしているかを判断し、満たしている
場合、終了し、満たしていない場合、処理ステップ１６
に進む。
を求め、処理ステップ１８において、ホールド時間の最
小スペック値を満たしているかを判断し、満たしている
場合、終了し、満たしていない場合、処理ステップ１６
に進む。
【００１１】また、図４に示していないが、入力ベクタ
の各ステップでイベント伝達された各セルを検出し、そ
の後の各時刻でイベント伝達された組み合わせ回路セル
を検出した場合、現時刻のデータ状態値で論理演算を行
い、論理演算値の変化に対応して、論理演算値０または
１を状態値とし遅延タイミング情報に基づき遅延した時
刻を伝達時刻とするイベントを伝達先に新たにスケジュ
ール登録する処理を行い、終了する。
の各ステップでイベント伝達された各セルを検出し、そ
の後の各時刻でイベント伝達された組み合わせ回路セル
を検出した場合、現時刻のデータ状態値で論理演算を行
い、論理演算値の変化に対応して、論理演算値０または
１を状態値とし遅延タイミング情報に基づき遅延した時
刻を伝達時刻とするイベントを伝達先に新たにスケジュ
ール登録する処理を行い、終了する。
【００１２】これらの処理は各時刻で伝達時刻順に登録
イベントが無くなるまで繰り返して実行される。
イベントが無くなるまで繰り返して実行される。
【００１３】この論理シミュレーション方法により、入
力ベクタの各ステップで、回路の論理シミュレーション
が行われ、入力ベクタに対応した各セルの状態値が、シ
ミュレーション結果として、出力される。このとき、状
態値として、論理演算値０または１以外に不定値Ｘが出
力され、回路内の順序回路セルにおいてセットアップ時
間エラーまたはホールド時間エラーが発生していること
を知ることができ、設計されれた回路の検証工数を短縮
し、検証品質を向上できる。
力ベクタの各ステップで、回路の論理シミュレーション
が行われ、入力ベクタに対応した各セルの状態値が、シ
ミュレーション結果として、出力される。このとき、状
態値として、論理演算値０または１以外に不定値Ｘが出
力され、回路内の順序回路セルにおいてセットアップ時
間エラーまたはホールド時間エラーが発生していること
を知ることができ、設計されれた回路の検証工数を短縮
し、検証品質を向上できる。
【００１４】
【発明が解決しようとする課題】近年、ＡＳＩＣ技術の
発達により、高速化されたＬＳＩプロセスの開発や、高
機能セルの増加につれ、より高速、高機能ＬＳＩの開発
要求が高まっており、上述した従来の論理シミュレーシ
ョン方法では、実際のデバイスの動作を正確に実現でき
ないという問題が起きている。
発達により、高速化されたＬＳＩプロセスの開発や、高
機能セルの増加につれ、より高速、高機能ＬＳＩの開発
要求が高まっており、上述した従来の論理シミュレーシ
ョン方法では、実際のデバイスの動作を正確に実現でき
ないという問題が起きている。
【００１５】図５は、この問題を説明するための説明図
であり、分図（ａ）に、データセレクタ回路がフリップ
フロップのデータ入力に付加されている順序回路セル例
を示す。また、分図（ｂ），（ｃ）に、順序回路セルの
真理値表，動作タイミング図をそれぞれ示す。
であり、分図（ａ）に、データセレクタ回路がフリップ
フロップのデータ入力に付加されている順序回路セル例
を示す。また、分図（ｂ），（ｃ）に、順序回路セルの
真理値表，動作タイミング図をそれぞれ示す。
【００１６】図示のデータ端子Ｄ１，Ｄ２，Ｓの入力に
より、順序回路セル内の内部ノードＡの信号は、データ
端子Ｄ２入力変化に対し、セレクタ回路の遅延分だけ遅
れて０に変化し、データ端子Ｓの入力変化に対し、セレ
クタ回路の遅延分だけ遅れて１に変化する。従って、ク
ロック端子ＣＫの信号がデータ端子Ｓの入力変化とノー
ドＡの信号の１変化との間に立ち上がった場合は、実デ
バイスの出力端子Ｑの信号は、タイミング図に示す通
り、クロック端子ＣＫの信号変化から遅れて０に変化す
る。
より、順序回路セル内の内部ノードＡの信号は、データ
端子Ｄ２入力変化に対し、セレクタ回路の遅延分だけ遅
れて０に変化し、データ端子Ｓの入力変化に対し、セレ
クタ回路の遅延分だけ遅れて１に変化する。従って、ク
ロック端子ＣＫの信号がデータ端子Ｓの入力変化とノー
ドＡの信号の１変化との間に立ち上がった場合は、実デ
バイスの出力端子Ｑの信号は、タイミング図に示す通
り、クロック端子ＣＫの信号変化から遅れて０に変化す
る。
【００１７】しかし、従来の論理シミュレータでは、ク
ロック端子ＣＫのイベント伝達時刻に、データ端子Ｄ
１，Ｄ２，Ｓのイベント伝達時刻での状態値で論理演算
する。このため、順序回路セル内の内部ノードＡの論理
演算値は、タイミングチャートに点線で示した通りにな
り、クロック端子ＣＫのイベント伝達時刻で１であり変
化せず、新たなイベントのスケジュール登録がされず、
出力端子Ｑの信号は、１のままになり、実デバイスの動
作とは異なった出力になる。
ロック端子ＣＫのイベント伝達時刻に、データ端子Ｄ
１，Ｄ２，Ｓのイベント伝達時刻での状態値で論理演算
する。このため、順序回路セル内の内部ノードＡの論理
演算値は、タイミングチャートに点線で示した通りにな
り、クロック端子ＣＫのイベント伝達時刻で１であり変
化せず、新たなイベントのスケジュール登録がされず、
出力端子Ｑの信号は、１のままになり、実デバイスの動
作とは異なった出力になる。
【００１８】このため、各順序回路セルのタイミングチ
ェックに対応して、シミュレーション結果として出力さ
れる不定値が多くなり、設計された回路の検証工数が増
大し、検証品質が向上しない問題がある。
ェックに対応して、シミュレーション結果として出力さ
れる不定値が多くなり、設計された回路の検証工数が増
大し、検証品質が向上しない問題がある。
【００１９】したがって、本発明の目的は、順序回路セ
ルのタイミングチェックの精度を向上し、論理シミュレ
ーション時の検証工数を短縮し、検証品質を向上するこ
とにある。
ルのタイミングチェックの精度を向上し、論理シミュレ
ーション時の検証工数を短縮し、検証品質を向上するこ
とにある。
【００２０】
【課題を解決するための手段】そのため、本発明は、組
み合わせ回路セル，順序回路セルで設計された回路の模
擬回路を、前記各セルの内部遅延値およびタイミングス
ペック値ならびにセル間の配線遅延値を定義する遅延タ
イミング情報と前記回路の回路接続情報とによりデータ
処理装置上に構成し、前記回路の動作検証用入力信号デ
ータである入力ベクタの各ステップで、前記回路内の各
セルの入力端子に伝達される信号変化すなわちイベント
の伝達時間，状態値などをイベント情報としてスケジュ
ール登録し、前記伝達時刻順に、イベント伝達されたセ
ルを検出し、順序回路セルのクロック端子に伝達された
イベント前後のデータ安定期間であるセットアップ時
間，ホールド時間をチェックし、論理演算し、その結果
により前記遅延タイミング情報に基づき遅延した伝達時
刻のイベントを伝達先ごとに新たにスケジュール登録
し、これらの処理をイベントが無くなるまで繰り返して
前記回路の論理シミュレーションを行う論理シミュレー
ション方法において、前記回路内の順序回路セルのクロ
ック端子にイベント伝達されたとき、前記ホールド時間
の最小スペック値が負値設定されたデータ端子を検出し
且つ前記セットアップ時間が前記ホールド時間の最小ス
ペック値の絶対値以下であるイベントを検出しその状態
値の反転値を用いて論理演算する処理を含んでいる。
み合わせ回路セル，順序回路セルで設計された回路の模
擬回路を、前記各セルの内部遅延値およびタイミングス
ペック値ならびにセル間の配線遅延値を定義する遅延タ
イミング情報と前記回路の回路接続情報とによりデータ
処理装置上に構成し、前記回路の動作検証用入力信号デ
ータである入力ベクタの各ステップで、前記回路内の各
セルの入力端子に伝達される信号変化すなわちイベント
の伝達時間，状態値などをイベント情報としてスケジュ
ール登録し、前記伝達時刻順に、イベント伝達されたセ
ルを検出し、順序回路セルのクロック端子に伝達された
イベント前後のデータ安定期間であるセットアップ時
間，ホールド時間をチェックし、論理演算し、その結果
により前記遅延タイミング情報に基づき遅延した伝達時
刻のイベントを伝達先ごとに新たにスケジュール登録
し、これらの処理をイベントが無くなるまで繰り返して
前記回路の論理シミュレーションを行う論理シミュレー
ション方法において、前記回路内の順序回路セルのクロ
ック端子にイベント伝達されたとき、前記ホールド時間
の最小スペック値が負値設定されたデータ端子を検出し
且つ前記セットアップ時間が前記ホールド時間の最小ス
ペック値の絶対値以下であるイベントを検出しその状態
値の反転値を用いて論理演算する処理を含んでいる。
【００２１】また、前記回路内の順序回路セルのクロッ
ク端子にイベント伝達されたとき、前記セットアップ時
間の最小スペック値を満たさないデータ端子のイベント
を検出し、前記遅延タイミング情報に基づき遅延した時
刻を伝達時刻とし不定値を状態値とするイベントを伝達
先に新たにスケジュール登録する処理を含んでいる。
ク端子にイベント伝達されたとき、前記セットアップ時
間の最小スペック値を満たさないデータ端子のイベント
を検出し、前記遅延タイミング情報に基づき遅延した時
刻を伝達時刻とし不定値を状態値とするイベントを伝達
先に新たにスケジュール登録する処理を含んでいる。
【００２２】また、前記回路内の順序回路セルのデータ
端子にイベント伝達されたとき、前記セットアップ時間
の最小スペック値が負値設定され且つ前記ホールド時間
が前記セットアップ時間の最小スペック値の絶対値以下
であることを検出し現時刻の状態値を用いてクロック端
子イベント伝達を仮定し論理演算する処理を含んでい
る。
端子にイベント伝達されたとき、前記セットアップ時間
の最小スペック値が負値設定され且つ前記ホールド時間
が前記セットアップ時間の最小スペック値の絶対値以下
であることを検出し現時刻の状態値を用いてクロック端
子イベント伝達を仮定し論理演算する処理を含んでい
る。
【００２３】また、前記回路内の順序回路セルのデータ
端子にイベント伝達されたとき、前記ホールド時間の最
小スペック値を満たさないことを検出し、前記遅延タイ
ミング情報に基づき遅延した時刻を伝達時刻とし不定値
を状態値とするイベントを新たな伝達先にスケジュール
登録する処理を含んでいる。
端子にイベント伝達されたとき、前記ホールド時間の最
小スペック値を満たさないことを検出し、前記遅延タイ
ミング情報に基づき遅延した時刻を伝達時刻とし不定値
を状態値とするイベントを新たな伝達先にスケジュール
登録する処理を含んでいる。
【００２４】または、本発明は、組み合わせ回路セル，
順序回路セルで設計された回路の模擬回路を、前記各セ
ルの内部遅延値およびタイミングスペック値ならびにセ
ル間の配線遅延値を定義する遅延タイミング情報と前記
回路の回路接続情報とによりデータ処理装置上に構成
し、前記回路の動作検証用入力信号データである入力ベ
クタの各ステップで、前記回路内の各セルの入力端子に
伝達される信号変化すなわちイベントの伝達時間，状態
値などをイベント情報としてスケジュール登録し、前記
伝達時刻順に、イベント伝達されたセルを検出し、順序
回路セルのクロック端子に伝達されたイベント前後のデ
ータ安定期間であるセットアップ時間，ホールド時間を
チェックし、論理演算し、その結果により前記遅延タイ
ミング情報に基づき遅延した伝達時刻のイベントを伝達
先ごとに新たにスケジュール登録し、これらの処理をイ
ベントが無くなるまで繰り返して前記回路の論理シミュ
レーションを行う論理シミュレーション方法において、
前記回路内の順序回路セルのデータ端子にイベント伝達
されたとき、前記セットアップ時間の最小スペック値が
負値設定され且つ前記ホールド時間が前記セットアップ
時間の最小スペック値の絶対値以下であることを検出し
現時刻の状態値を用いてクロック端子イベント伝達を仮
定し論理演算する処理と、前記ホールド時間の最小スペ
ック値を満たさないことを検出し、前記遅延タイミング
情報に基づき遅延した時刻を伝達時刻とし不定値を状態
値とするイベントを新たな伝達先にスケジュール登録す
る処理とを含んでいる。
順序回路セルで設計された回路の模擬回路を、前記各セ
ルの内部遅延値およびタイミングスペック値ならびにセ
ル間の配線遅延値を定義する遅延タイミング情報と前記
回路の回路接続情報とによりデータ処理装置上に構成
し、前記回路の動作検証用入力信号データである入力ベ
クタの各ステップで、前記回路内の各セルの入力端子に
伝達される信号変化すなわちイベントの伝達時間，状態
値などをイベント情報としてスケジュール登録し、前記
伝達時刻順に、イベント伝達されたセルを検出し、順序
回路セルのクロック端子に伝達されたイベント前後のデ
ータ安定期間であるセットアップ時間，ホールド時間を
チェックし、論理演算し、その結果により前記遅延タイ
ミング情報に基づき遅延した伝達時刻のイベントを伝達
先ごとに新たにスケジュール登録し、これらの処理をイ
ベントが無くなるまで繰り返して前記回路の論理シミュ
レーションを行う論理シミュレーション方法において、
前記回路内の順序回路セルのデータ端子にイベント伝達
されたとき、前記セットアップ時間の最小スペック値が
負値設定され且つ前記ホールド時間が前記セットアップ
時間の最小スペック値の絶対値以下であることを検出し
現時刻の状態値を用いてクロック端子イベント伝達を仮
定し論理演算する処理と、前記ホールド時間の最小スペ
ック値を満たさないことを検出し、前記遅延タイミング
情報に基づき遅延した時刻を伝達時刻とし不定値を状態
値とするイベントを新たな伝達先にスケジュール登録す
る処理とを含んでいる。
【００２５】さらに、前記回路内の順序回路セルにイベ
ント伝達されたとき、新たにスケジュール登録されるイ
ベントの伝達時刻は、クロック端子に伝達されたイベン
トの伝達時刻を基準にして遅延した時刻に設定されてい
る。
ント伝達されたとき、新たにスケジュール登録されるイ
ベントの伝達時刻は、クロック端子に伝達されたイベン
トの伝達時刻を基準にして遅延した時刻に設定されてい
る。
【００２６】
【発明の実施の形態】本発明の論理シミュレーション方
法においても、従来の論理シミュレーション方法と同様
に、組み合わせ回路セル，順序回路セルで設計された回
路の模擬回路を、各セルの内部遅延値およびタイミング
スペック値ならびにセル間の配線遅延値を定義する遅延
タイミング情報と回路接続情報とによりデータ処理装置
上に構成し、回路の動作検証用入力信号データである入
力ベクタの各ステップで、スケジュール登録し、伝達時
刻順に、イベント伝達されたセルを検出し、順序回路セ
ルのセットアップ時間，ホールド時間をチェックし、論
理演算し、その結果により伝達先ごとに新たにスケジュ
ール登録し、これらの処理をイベントが無くなるまで繰
り返して回路の論理シミュレーションを行い、シミュレ
ーション結果を出力する。
法においても、従来の論理シミュレーション方法と同様
に、組み合わせ回路セル，順序回路セルで設計された回
路の模擬回路を、各セルの内部遅延値およびタイミング
スペック値ならびにセル間の配線遅延値を定義する遅延
タイミング情報と回路接続情報とによりデータ処理装置
上に構成し、回路の動作検証用入力信号データである入
力ベクタの各ステップで、スケジュール登録し、伝達時
刻順に、イベント伝達されたセルを検出し、順序回路セ
ルのセットアップ時間，ホールド時間をチェックし、論
理演算し、その結果により伝達先ごとに新たにスケジュ
ール登録し、これらの処理をイベントが無くなるまで繰
り返して回路の論理シミュレーションを行い、シミュレ
ーション結果を出力する。
【００２７】次に、本発明について図面を参照して説明
する。図１は、本発明の論理シミュレーション方法の実
施形態における部分処理例を示す部分フロー図であり、
図４に示した従来例の部分フロー図と同様に、イベント
伝達された順序回路セルを検出した場合の各伝達時刻ご
との処理のフローを示す。図１を参照すると、本実施形
態では、図４の従来例における処理ステップ１１〜１８
に、処理ステップ２１〜２４，２５〜２７をそれぞれ追
加挿入した処理構成になっている。
する。図１は、本発明の論理シミュレーション方法の実
施形態における部分処理例を示す部分フロー図であり、
図４に示した従来例の部分フロー図と同様に、イベント
伝達された順序回路セルを検出した場合の各伝達時刻ご
との処理のフローを示す。図１を参照すると、本実施形
態では、図４の従来例における処理ステップ１１〜１８
に、処理ステップ２１〜２４，２５〜２７をそれぞれ追
加挿入した処理構成になっている。
【００２８】入力ベクタの各ステップでイベント伝達さ
れた各セルを検出し、その後の各時刻でイベント伝達さ
れた順序回路セルを検出した場合、まず、処理ステップ
１１において、イベント伝達先の端子を判断し、クロッ
ク端子の場合、処理ステップ１２に進み、データ端子の
場合、処理ステップ１７に進む。
れた各セルを検出し、その後の各時刻でイベント伝達さ
れた順序回路セルを検出した場合、まず、処理ステップ
１１において、イベント伝達先の端子を判断し、クロッ
ク端子の場合、処理ステップ１２に進み、データ端子の
場合、処理ステップ１７に進む。
【００２９】処理ステップ１２において、セットアップ
時間を求め、処理ステップ２１，２２において、ホール
ド時間の最小スペック値が負値設定されたデータ端子を
検出し且つ前記セットアップ時間が前記ホールド時間の
最小スペック値の絶対値以下であるイベントを検出し、
検出の場合、処理ステップ２３に進み、未検出の場合、
処理ステップ１３に進む。処理ステップ２３において、
検出されたイベントの状態値の反転値を用いて論理演算
し、処理ステップ１５に進む。また、処理ステップ１３
において、セットアップ時間の最小スペック値を満たし
ているかを判断し、満たしている場合、処理ステップ１
４に進み、満たしていない場合、処理ステップ１６に進
む。
時間を求め、処理ステップ２１，２２において、ホール
ド時間の最小スペック値が負値設定されたデータ端子を
検出し且つ前記セットアップ時間が前記ホールド時間の
最小スペック値の絶対値以下であるイベントを検出し、
検出の場合、処理ステップ２３に進み、未検出の場合、
処理ステップ１３に進む。処理ステップ２３において、
検出されたイベントの状態値の反転値を用いて論理演算
し、処理ステップ１５に進む。また、処理ステップ１３
において、セットアップ時間の最小スペック値を満たし
ているかを判断し、満たしている場合、処理ステップ１
４に進み、満たしていない場合、処理ステップ１６に進
む。
【００３０】処理ステップ１４において、現時刻のデー
タ状態値で論理演算を行い、処理ステップ１５におい
て、論理演算値の変化に対応して、論理演算値０または
１を状態値とし遅延タイミング情報に基づき遅延した時
刻を伝達時刻とするイベントを伝達先に新たにスケジュ
ール登録する処理を行い、終了する。このとき、新たに
スケジュール登録されるイベントの伝達時刻は、クロッ
ク端子に伝達されたイベントの伝達時刻を基準にして遅
延した時刻に設定される。
タ状態値で論理演算を行い、処理ステップ１５におい
て、論理演算値の変化に対応して、論理演算値０または
１を状態値とし遅延タイミング情報に基づき遅延した時
刻を伝達時刻とするイベントを伝達先に新たにスケジュ
ール登録する処理を行い、終了する。このとき、新たに
スケジュール登録されるイベントの伝達時刻は、クロッ
ク端子に伝達されたイベントの伝達時刻を基準にして遅
延した時刻に設定される。
【００３１】処理ステップ１６において、不定値Ｘをデ
ータ状態値とし遅延タイミング情報に基づき遅延した時
刻を伝達時刻とするイベントを伝達先に新たにスケジュ
ール登録する処理を行い、終了する。このとき、新たに
スケジュール登録されるイベントの伝達時刻は、クロッ
ク端子に伝達されたイベントの伝達時刻を基準にして遅
延した時刻に設定される。
ータ状態値とし遅延タイミング情報に基づき遅延した時
刻を伝達時刻とするイベントを伝達先に新たにスケジュ
ール登録する処理を行い、終了する。このとき、新たに
スケジュール登録されるイベントの伝達時刻は、クロッ
ク端子に伝達されたイベントの伝達時刻を基準にして遅
延した時刻に設定される。
【００３２】処理ステップ１７において、ホールド時間
を求め、処理ステップ２４，２５において、セットアッ
プ時間の最小スペック値が負値設定され且つホールド時
間が前記セットアップ時間の最小スペック値の絶対値以
下であることを検出し、検出の場合、処理ステップ２６
に進み、未検出の場合、処理ステップ１８に進む。処理
ステップ２６において、検出されたイベントの現時刻の
状態値を用いてクロック端子イベント伝達を仮定し論理
演算し、処理ステップ１５に進む。また、処理ステップ
１８において、ホールド時間の最小スペック値を満たし
ているかを判断し、満たしている場合、終了し、満たし
ていない場合、処理ステップ１６に進む。
を求め、処理ステップ２４，２５において、セットアッ
プ時間の最小スペック値が負値設定され且つホールド時
間が前記セットアップ時間の最小スペック値の絶対値以
下であることを検出し、検出の場合、処理ステップ２６
に進み、未検出の場合、処理ステップ１８に進む。処理
ステップ２６において、検出されたイベントの現時刻の
状態値を用いてクロック端子イベント伝達を仮定し論理
演算し、処理ステップ１５に進む。また、処理ステップ
１８において、ホールド時間の最小スペック値を満たし
ているかを判断し、満たしている場合、終了し、満たし
ていない場合、処理ステップ１６に進む。
【００３３】また、図１に示していないが、従来例と同
様に、入力ベクタの各ステップでイベント伝達された各
セルを検出し、その後の各時刻でイベント伝達された組
み合わせ回路セルを検出した場合、現時刻のデータ状態
値で論理演算を行い、論理演算値の変化に対応して、論
理演算値０または１を状態値とし遅延タイミング情報に
基づき遅延した時刻を伝達時刻とするイベントを伝達先
に新たにスケジュール登録する処理を行い、終了する。
様に、入力ベクタの各ステップでイベント伝達された各
セルを検出し、その後の各時刻でイベント伝達された組
み合わせ回路セルを検出した場合、現時刻のデータ状態
値で論理演算を行い、論理演算値の変化に対応して、論
理演算値０または１を状態値とし遅延タイミング情報に
基づき遅延した時刻を伝達時刻とするイベントを伝達先
に新たにスケジュール登録する処理を行い、終了する。
【００３４】これらの処理は各時刻で伝達時刻順に登録
イベントが無くなるまで繰り返して実行される。
イベントが無くなるまで繰り返して実行される。
【００３５】この実施形態の論理シミュレーション方法
により、従来例と同様に、入力ベクタの各ステップで、
回路の論理シミュレーションが行われ、入力ベクタに対
応した各セルの状態値が、シミュレーション結果として
出力される。このとき、状態値として、論理演算値０ま
たは１以外に不定値Ｘが出力され、回路内の順序回路セ
ルにおいてセットアップ時間エラーまたはホールド時間
エラーが発生していることを知ることができる。
により、従来例と同様に、入力ベクタの各ステップで、
回路の論理シミュレーションが行われ、入力ベクタに対
応した各セルの状態値が、シミュレーション結果として
出力される。このとき、状態値として、論理演算値０ま
たは１以外に不定値Ｘが出力され、回路内の順序回路セ
ルにおいてセットアップ時間エラーまたはホールド時間
エラーが発生していることを知ることができる。
【００３６】本実施形態の論理シミュレーション方法で
は、さらに、各順序回路セルのタイミングチェックの精
度が向上し、シミュレーション結果として出力される不
定値が著しく減少し、論理シミュレーション時の検証工
数が短縮され、検証品質も向上する。
は、さらに、各順序回路セルのタイミングチェックの精
度が向上し、シミュレーション結果として出力される不
定値が著しく減少し、論理シミュレーション時の検証工
数が短縮され、検証品質も向上する。
【００３７】図２は、図１の論理シミュレーション方法
の実施形態を具体的な順序回路セル例で説明するための
説明図であり、分図（ａ）は、フリップフロップからな
る順序回路セル例を回路図であり、分図（ｂ），
（ｃ），（ｄ）に、順序回路セルの真理値表，タイミン
グスペック，タイミング図をそれぞれ示す。
の実施形態を具体的な順序回路セル例で説明するための
説明図であり、分図（ａ）は、フリップフロップからな
る順序回路セル例を回路図であり、分図（ｂ），
（ｃ），（ｄ）に、順序回路セルの真理値表，タイミン
グスペック，タイミング図をそれぞれ示す。
【００３８】ここで、分図（ｃ）は、クロック端子Ｃ１
の立ち上がりとデータ端子Ｄ１の信号変化との間のセッ
トアップ時間の最小スペック値を０．４ｎｓとし、デー
タ端子Ｄ１の信号変化とクロック端子Ｃ１の立ち上がり
との間のホールド時間の最小スペック値を負値（−０．
２ｎｓ）とし、クロック端子Ｃ１の最小パルス幅が０．
３ｎｓであることを示し、これらのスペック値は遅延タ
イミング情報として格納されている。分図（ｄ）は、入
力ベクタの各ステップで入力されるデータ端子Ｄ１，ク
ロック端子Ｃ１の入力信号と、出力端子Ｑの出力信号と
を示し、クロック端子Ｃ１の信号が変化した時刻Ｔ２で
の動作を、図１の処理の流れに沿って、簡単に説明す
る。
の立ち上がりとデータ端子Ｄ１の信号変化との間のセッ
トアップ時間の最小スペック値を０．４ｎｓとし、デー
タ端子Ｄ１の信号変化とクロック端子Ｃ１の立ち上がり
との間のホールド時間の最小スペック値を負値（−０．
２ｎｓ）とし、クロック端子Ｃ１の最小パルス幅が０．
３ｎｓであることを示し、これらのスペック値は遅延タ
イミング情報として格納されている。分図（ｄ）は、入
力ベクタの各ステップで入力されるデータ端子Ｄ１，ク
ロック端子Ｃ１の入力信号と、出力端子Ｑの出力信号と
を示し、クロック端子Ｃ１の信号が変化した時刻Ｔ２で
の動作を、図１の処理の流れに沿って、簡単に説明す
る。
【００３９】入力ベクタの各ステップでイベント伝達さ
れた各セルを検出し、時刻Ｔ２で、イベント伝達された
セルが順序回路セルであることを認識し、まず、処理ス
テップ１１において、イベント伝達先の端子がクロック
端子Ｃ１であることを認識し、 処理ステップ１２にお
いて、クロック端子Ｃ１のイベント変化時刻Ｔ２と対象
端子であるデータ端子Ｄ１の最新のイベント変化時刻Ｔ
１との時間差により、セットアップ時間Ｔｈ＝０．１ｎ
ｓを求める。処理ステップ２１，２２において、ホール
ド時間の最小スペック値が負値設定されたデータ端子Ｄ
１を検出し且つセットアップ時間Ｔｈ＝０．１がホール
ド時間の最小スペック値の絶対値０．２以下であるイベ
ントを検出し、処理ステップ２３において、検出された
イベントの状態値０の反転値１を用いて論理演算し、処
理ステップ１５において、論理演算値の変化により、論
理演算値１を状態値とし遅延タイミング情報に基づき遅
延した時刻を伝達時刻とするイベントを伝達先に新たに
スケジュール登録する処理を行い、終了する。このと
き、新たにスケジュール登録されるイベントの伝達時刻
は、クロック端子に伝達されたイベントの伝達時刻Ｔ２
を基準にして遅延した時刻に設定される。
れた各セルを検出し、時刻Ｔ２で、イベント伝達された
セルが順序回路セルであることを認識し、まず、処理ス
テップ１１において、イベント伝達先の端子がクロック
端子Ｃ１であることを認識し、 処理ステップ１２にお
いて、クロック端子Ｃ１のイベント変化時刻Ｔ２と対象
端子であるデータ端子Ｄ１の最新のイベント変化時刻Ｔ
１との時間差により、セットアップ時間Ｔｈ＝０．１ｎ
ｓを求める。処理ステップ２１，２２において、ホール
ド時間の最小スペック値が負値設定されたデータ端子Ｄ
１を検出し且つセットアップ時間Ｔｈ＝０．１がホール
ド時間の最小スペック値の絶対値０．２以下であるイベ
ントを検出し、処理ステップ２３において、検出された
イベントの状態値０の反転値１を用いて論理演算し、処
理ステップ１５において、論理演算値の変化により、論
理演算値１を状態値とし遅延タイミング情報に基づき遅
延した時刻を伝達時刻とするイベントを伝達先に新たに
スケジュール登録する処理を行い、終了する。このと
き、新たにスケジュール登録されるイベントの伝達時刻
は、クロック端子に伝達されたイベントの伝達時刻Ｔ２
を基準にして遅延した時刻に設定される。
【００４０】これらの処理により、順序回路セルのタイ
ミングチェックの精度が向上することは、明かである。
ミングチェックの精度が向上することは、明かである。
【００４１】以上、フリップフロップからなる順序回路
セル例で説明したが、ラッチ動作のＤラッチ回路からな
る順序回路セルにも、同様に適用可能である。また、ホ
ールド時間の最小スペック値が負値設定されいる場合に
ついて説明したが、セットアップ時間の最小スペック値
が負値設定されいる場合も、図１に示す処理フローに従
って動作し、同様に、順序回路セルのタイミングチェッ
クの精度が向上することは、明かである。
セル例で説明したが、ラッチ動作のＤラッチ回路からな
る順序回路セルにも、同様に適用可能である。また、ホ
ールド時間の最小スペック値が負値設定されいる場合に
ついて説明したが、セットアップ時間の最小スペック値
が負値設定されいる場合も、図１に示す処理フローに従
って動作し、同様に、順序回路セルのタイミングチェッ
クの精度が向上することは、明かである。
【００４２】
【発明の効果】以上説明したように、本発明による論理
シミュレーション方法では、セットアップ時間またはホ
ールド時間の最小スペック値が負値設定可能になり、実
際のデバイス動作と同様の動作を論理シミュレータで実
現でき、各順序回路セルのタイミングチェックの精度が
向上し、シミュレーション結果として出力される不定値
が著しく減少し、論理シミュレーション時の検証工数が
短縮され、検証品質も向上する効果があるさらには、実
際のデバイス動作と同様の動作を論理シミュレータで実
現でき、各順序回路セルのタイミングチェックの精度が
向上することにより、より高速なＬＳＩ回路設計が可能
になる効果がある。
シミュレーション方法では、セットアップ時間またはホ
ールド時間の最小スペック値が負値設定可能になり、実
際のデバイス動作と同様の動作を論理シミュレータで実
現でき、各順序回路セルのタイミングチェックの精度が
向上し、シミュレーション結果として出力される不定値
が著しく減少し、論理シミュレーション時の検証工数が
短縮され、検証品質も向上する効果があるさらには、実
際のデバイス動作と同様の動作を論理シミュレータで実
現でき、各順序回路セルのタイミングチェックの精度が
向上することにより、より高速なＬＳＩ回路設計が可能
になる効果がある。
【図１】本発明の論理シミュレーション方法の実施形態
における部分処理例を示す部分フロー図である。
における部分処理例を示す部分フロー図である。
【図２】図１の論理シミュレーション方法の実施形態を
具体的な順序回路セル例で説明するための説明図であ
る。
具体的な順序回路セル例で説明するための説明図であ
る。
【図３】従来の論理シミュレーション方法の概要を示す
フロー概要図である。
フロー概要図である。
【図４】従来の論理シミュレーション方法における部分
処理例を示す部分フロー図である。
処理例を示す部分フロー図である。
【図５】従来の論理シミュレーション方法における問題
を説明するための説明図である。
を説明するための説明図である。
１１〜１８，２１〜２６ 処理ステップ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50 668 G06F 17/50 664
Claims (6)
- 【請求項１】 組み合わせ回路セル，順序回路セルで設
計された回路の模擬回路を、前記各セルの内部遅延値お
よびタイミングスペック値ならびにセル間の配線遅延値
を定義する遅延タイミング情報と前記回路の回路接続情
報とによりデータ処理装置上に構成し、前記回路の動作
検証用入力信号データである入力ベクタの各ステップ
で、前記回路内の各セルの入力端子に伝達される信号変
化すなわちイベントの伝達時間，状態値などをイベント
情報としてスケジュール登録し、前記伝達時刻順に、イ
ベント伝達されたセルを検出し、前記順序回路セルのク
ロック端子に伝達されたイベント前後のデータ安定期間
であるセットアップ時間，ホールド時間をチェックし、
論理演算し、その結果により前記遅延タイミング情報に
基づき遅延した伝達時刻のイベントを伝達先ごとに新た
にスケジュール登録し、これらの処理をイベントが無く
なるまで繰り返して前記回路の論理シミュレーションを
行う論理シミュレーション方法において、前記回路内の
順序回路セルのクロック端子にイベント伝達されたと
き、前記ホールド時間の最小スペック値が負値設定され
たデータ端子を検出し且つ前記セットアップ時間が前記
ホールド時間の最小スペック値の絶対値以下であるイベ
ントを検出しその状態値の反転値を用いて論理演算する
処理を含むことを特徴とする論理シミュレーション方
法。 - 【請求項２】 前記回路内の順序回路セルのクロック端
子にイベント伝達されたとき、前記セットアップ時間の
最小スペック値を満たさないデータ端子のイベントを検
出し、前記遅延タイミング情報に基づき遅延した時刻を
伝達時刻とし不定値を状態値とするイベントを伝達先に
新たにスケジュール登録する処理を含む、請求項１記載
の論理シミュレーション方法。 - 【請求項３】 前記回路内の順序回路セルのデータ端子
にイベント伝達されたとき、前記セットアップ時間の最
小スペック値が負値設定され且つ前記ホールド時間が前
記セットアップ時間の最小スペック値の絶対値以下であ
ることを検出し現時刻の状態値を用いてクロック端子イ
ベント伝達を仮定し論理演算する処理を含む、請求項１
または２記載の論理シミュレーション方法。 - 【請求項４】 前記回路内の順序回路セルのデータ端子
にイベント伝達されたとき、前記ホールド時間の最小ス
ペック値を満たさないことを検出し、前記遅延タイミン
グ情報に基づき遅延した時刻を伝達時刻とし不定値を状
態値とするイベントを新たな伝達先にスケジュール登録
する処理を含む、請求項１，２または３記載の論理シミ
ュレーション方法。 - 【請求項５】 組み合わせ回路セル，順序回路セルで設
計された回路の模擬回路を、前記各セルの内部遅延値お
よびタイミングスペック値ならびにセル間の配線遅延値
を定義する遅延タイミング情報と前記回路の回路接続情
報とによりデータ処理装置上に構成し、前記回路の動作
検証用入力信号データである入力ベクタの各ステップ
で、前記回路内の各セルの入力端子に伝達される信号変
化すなわちイベントの伝達時間，状態値などをイベント
情報としてスケジュール登録し、前記伝達時刻順に、イ
ベント伝達されたセルを検出し、前記順序回路セルのク
ロック端子に伝達されたイベント前後のデータ安定期間
であるセットアップ時間，ホールド時間をチェックし、
論理演算し、その結果により前記遅延タイミング情報に
基づき遅延した伝達時刻のイベントを伝達先ごとに新た
にスケジュール登録し、これらの処理をイベントが無く
なるまで繰り返して前記回路の論理シミュレーションを
行う論理シミュレーション方法において、前記回路内の
順序回路セルのデータ端子にイベント伝達されたとき、
前記セットアップ時間の最小スペック値が負値設定され
且つ前記ホールド時間が前記セットアップ時間の最小ス
ペック値の絶対値以下であることを検出し現時刻の状態
値を用いてクロック端子イベント伝達を仮定し論理演算
する処理と、前記ホールド時間の最小スペック値を満た
さないことを検出し、前記遅延タイミング情報に基づき
遅延した時刻を伝達時刻とし不定値を状態値とするイベ
ントを新たな伝達先にスケジュール登録する処理とを含
むことを特徴とする論理シミュレーション方法。 - 【請求項６】 前記回路内の順序回路セルにイベント伝
達されたとき、新たにスケジュール登録されるイベント
の伝達時刻は、クロック端子に伝達されたイベントの伝
達時刻を基準にして遅延した時刻に設定される、請求項
１，２，３，４または５記載の論理シミュレーション方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10204843A JP3123982B2 (ja) | 1998-07-21 | 1998-07-21 | 論理シミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10204843A JP3123982B2 (ja) | 1998-07-21 | 1998-07-21 | 論理シミュレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000035981A JP2000035981A (ja) | 2000-02-02 |
| JP3123982B2 true JP3123982B2 (ja) | 2001-01-15 |
Family
ID=16497321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10204843A Expired - Fee Related JP3123982B2 (ja) | 1998-07-21 | 1998-07-21 | 論理シミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3123982B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0687676U (ja) * | 1993-05-28 | 1994-12-22 | ヤンマーディーゼル株式会社 | アキシャルピストンポンプ |
-
1998
- 1998-07-21 JP JP10204843A patent/JP3123982B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0687676U (ja) * | 1993-05-28 | 1994-12-22 | ヤンマーディーゼル株式会社 | アキシャルピストンポンプ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000035981A (ja) | 2000-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3123982B2 (ja) | 論理シミュレーション方法 | |
| US6170072B1 (en) | Logic circuit verification apparatus and method for semiconductor integrated circuit | |
| JP2914257B2 (ja) | 競合動作の判定方法 | |
| JP2853619B2 (ja) | 論理遅延シミュレーション方法 | |
| US7072821B1 (en) | Device and method for synchronizing an asynchronous signal in synthesis and simulation of a clocked circuit | |
| JP2002259488A (ja) | クロックスキュー検証方法 | |
| JP2937139B2 (ja) | 論理回路の遅延検証方法 | |
| JP2001155043A (ja) | 論理シミュレーションにおけるタイミングチェック方法およびタイミングチェック方法を記録した記録媒体 | |
| JP2674142B2 (ja) | 論理回路の動作検証方法 | |
| JP2633651B2 (ja) | シミュレーション装置のレーシングチェック方式 | |
| US7213222B2 (en) | Method of HDL simulation considering hard macro core with negative setup/hold time | |
| JPH06215060A (ja) | 論理シミュレーション装置 | |
| JP2785708B2 (ja) | 論理シミュレーション方法 | |
| JPH09179888A (ja) | タイミング検証方法 | |
| JP3260662B2 (ja) | 論理シミュレーション方法 | |
| JP2863779B2 (ja) | タイミング検証方法及び検証装置及びテストパターン生成方法 | |
| JPH117461A (ja) | 論理シミュレーション方法およびテストパターン生成装置 | |
| JP2845978B2 (ja) | 論理回路シミュレーション方法 | |
| JP2624135B2 (ja) | タイミング解析方法 | |
| JPH08314994A (ja) | 論理シミュレーション方法および論理ライブラリ | |
| JPH04357569A (ja) | 論理シミュレータ | |
| JP3317231B2 (ja) | スキュー検証方法 | |
| JPS60173484A (ja) | 論理シミユレ−シヨン方式 | |
| JPH04313162A (ja) | 論理シミュレーション装置 | |
| JPH0581368A (ja) | スキヤンパスにおける双方向端子のモード検証方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001010 |
|
| LAPS | Cancellation because of no payment of annual fees |