JPH04313162A - 論理シミュレーション装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は論理回路を構成する各論
理ゲートのタイミングチェック及びピン間スキューチェ
ック機能を備えた論理シミュレーション装置に関する。

【０００２】

【従来の技術】通常ＬＳＩ　回路における論理回路を対
象とする論理シミュレーションにおいては、論理チェッ
ク、タイミングチェック等各種のチェックが行われるが
、例えば論理回路を構成する論理ゲートの２つの入力端
子における入力信号の変化の時間差を対象とするタイミ
ングチェックの場合は、この時間差を検出し、これを予
め定めてあるタイミングチェック値と比較し、前記時間
差がタイミングチェック値よりも大きい場合は良、小さ
い場合は不良と判断している。ただこの場合、論理ゲー
トの２つの入力端子における入力信号の変化の時間差が
外部からＬＳＩ　チップの入力ピン（以下外部入力ピン
という）に入力されたときの信号変化の誤差、所謂ピン
間スキュー値と無関係な場合はそのままタイミングチェ
ックを行えばよいが、ピン間スキュー値が関与している
場合には正確なタイミングチェックが出来ないことにな
る。

【０００３】そこで予め予測される外部入力ピンに入力
される信号変化の時間差のうちの最大値をピン間スキュ
ー値として定めておき、論理ゲートに入力される信号に
変化が生じたときはその信号変化にピン間スキュー値が
関与しているか否かを判断する、所謂ピン間スキューチ
ェックを行い、ピン間スキュー値が関与している場合は
タイミングチェック値にピン間スキュー値を加えた新た
なタイミングチェック値を求め、これを元のタイミング
チェック値と置換し、この新たなタイミングチェック値
に基づいてタイミングチェックを行う。図８は従来の論
理シミュレーション装置におけるタイミング検証装置及
びその入，出力情報を示す説明図であり、図中２はタイ
ミング検証装置を示している。タイミング検証装置２は
ＬＳＩ　回路中の論理回路を構成する素子、例えば論理
ゲート相互の接続状態を示す論理接続情報及びタイミン
グチェック値が定義されている論理回路情報１２と、論
理シミュレーション用のテストパターン１４とに基づい
てピン間スキューチェック，　タイミングチェックを行
い、タイミングエラーリポート１５を出力するようにな
っている。

【０００４】図９は論理シミュレーション装置における
タイミング検証装置でのピン間スキューチェックの処理
過程を示すフローチャートである。先ずタイミング検証
装置２に論理回路情報１３，テストパターン１４を入力
して論理シミュレーションを開始し（ステップＴ１）　
、所定のタイミングでタイミングチェックをすべき、例
えば論理ゲートの入力端子に対する２つの入力信号に、
信号レベル（１又は０）の変化が発生したか否かを論理
回路内部での信号変化が発生する都度調べ（ステップＴ
２）　、信号変化が発生していないときはタイミングチ
ェックを終了する。また信号の変化が発生したときはそ
のうちの一方の信号変化を、例えばａとし、この信号変
化ａの原因となった信号変化があったＬＳＩ　回路の外
部入力ピンをＡとすると共に、他方の信号変化をｂとし
、この信号変化ｂの原因となった信号変化があった外部
入力ピンをＢとして区別し、ピン間スキューチェックを
行う（ステップＴ３）。

【０００５】即ち、先ず外部入力ピンＡとＢとが同じか
否かを論理回路情報１２に基づいて判断し　（ステップ
Ｔ４）　、同じときはピン間スキュー値とは無関係であ
るから論理回路情報１２中に定義されているタイミング
チェック値を用いてそのままタイミングチェックを行い
　（ステップＴ５）　、タイミングチェック値よりも大
きいときは良、小さいときは不良（タイミングエラー）
と判断する。また外部入力ピンＡとＢとが異なるときは
ピン間スキュー値が関与しているからピン間スキュー値
をタイミングチェック値に加えた新たなタイミングチェ
ック値を求め、これに基づきタイミングチェックを行う
（ステップＴ６）　。タイミングチェック，ピン間スキ
ューチェック等を含む論理シミュレーションが終了した
か否かを判断し（ステップＴ７）　、終了していないと
きは論理シミュレーションを続行し　（ステップＴ８）
、ステップＴ２に戻って再び前述した過程を反復する。 そして最後にタイミングエラーとなった対象についてタ
イミングエラーリポートを求めてこれを出力する。

【０００６】

【発明が解決しようとする課題】ところで上述した如き
従来装置にあっては、論理回路内での信号変化が生じる
都度、タイミングチェックに先立ってピン間スキューチ
ェックを行うための論理回路情報１２における論理接続
情報を求める必要があり、処理時間が長く、またこのよ
うなピン間スキューチェック機能は限られたタイミング
検証装置にしか備えられていないため、ピン間スキュー
チェックが容易でないという問題もあった。本発明はか
かる事情に鑑みなされたものであって、その目的とする
ところはピン間スキューチェックを容易に行い得るよう
にした論理シミュレーション装置を提供するにある。

【０００７】

【課題を解決するための手段】本発明に係る論理シミュ
レーション装置は、ピン間スキューチェックを行って論
理回路情報中のタイミングチェック値を、必要に応じて
これにピン間スキュー値を加えた新たなタイミングチェ
ック値に置換したスキューチェック済み論理回路情報を
求める手段を備える。

【０００８】

【作用】本発明にあってはこれによって、論理ゲートの
２つの入力端子に入力される信号に変化が生じたときは
、ピン間スキューチェック済みタイミングチェック値が
定義されている論理回路情報を用いることでピン間スキ
ューチェックを行う必要がなく、直ちに既に定義されて
いるタイミングチェック値を用いてタイミングチェック
を行うことがが可能となる。

【０００９】

【実施例】以下本発明をその実施例を示す図面に基づき
具体的に説明する。図１は本発明に係る論理シミュレー
ション装置を構成するタイミング検証装置２，スキュー
チェック前処理装置１とその入出力情報を示す説明図で
あり、図中１はスキューチェック前処理装置、２はタイ
ミング検証装置を示している。スキューチェック前処理
装置１はクロック信号情報１１と、論理接続情報及びタ
イミングチェック値を定義してある論理回路情報１２と
に基づいてピン間スキューチェックを行い、ピン間スキ
ューチェック済み論理回路情報１３を出力するようにな
っている。

【００１０】また、タイミング検証装置２は論理チェッ
ク，タイミングチェック等の論理シミュレーションを実
行するためのテストパターン１４と、前記ピン間スキュ
ーチェック済み論理回路情報１３とに基づいてタイミン
グチェックを行い、タイミングエラーリポート１５を出
力するようになっている。図２はスキューチェック前処
理装置１の処理過程を示すフローチャート、図３は論理
シミュレーション対象とする論理回路を内蔵するＬＳＩ
　チップ６の模式図である。図２において先ずスキュー
チェック前処理装置１にクロック信号情報１１，論理回
路情報１２を入力し、図３に示す如きＬＳＩ　チップ６
における外部入力ピン６ｉのうち、クロック信号用の外
部入力ピンに対してはクロック信号　ＣＬＫ１　，　Ｃ
ＬＫ２　…　ＣＬＫｎ　を与え（ステップＳ１）　、ク
ロック信号用以外の外部入力ピンの全てにＤＡＴＡ信号
を与える　（ステップＳ２）　。

【００１１】次にクロック信号　ＣＬＫ１　〜　ＣＬＫ
ｎ　、及びＤＡＴＡ信号を図４に示す如き信号伝搬規則
に従ってＬＳＩ　チップ６の外部出力ピン６ｏに迄伝搬
させる　（ステップＳ３）　。 図４は外部入力ピン６ｉから外部出力ピン６ｏに迄信号
を伝搬する過程での各論理ゲートに対する信号伝搬規則
を示す説明図であり、図４（ａ），図４（ｂ），図４（
ｃ）　はいずれも論理シミュレーション対象とする論理
ゲート７を示している。図４（ａ）　は入力端子７ｉに
対する信号の全てがＤＡＴＡ信号である場合を示してお
り、この場合は出力端子７ｏからＤＡＴＡ信号を出力さ
せる。図４（ｂ）　は論理ゲート７の入力端子７ｉに対
する入力信号の１つだけがクロック信号　ＣＬＫｉ　（
他はＤＡＴＡ信号）である場合を示しており、この場合
は出力端子７ｏからクロック信号　ＣＬＫｉ　を出力さ
せる。 図４（ｃ）　は論理ゲート７の入力端子７ｉに対する入
力信号の２つ以上がクロック信号　ＣＬＫｉ　，　ＣＬ
Ｋｊ　（他はＤＡＴＡ信号）　である場合を示しており
、この場合は出力端子７ｏからクロック信号　ＣＬＫ０
　を出力させる。このような規則に従って信号の伝搬を
行い、外部入力ピン６ｉから外部出力ピン６ｏまで伝搬
完了後、論理シミュレーション対象とする論理ゲート７
、１つ１つに対してタイミングチェックすべき論理ゲー
トか否かを判断し（ステップＳ５）　、タイミングチェ
ック対象論理ゲートでない場合はピン間スキューチェッ
ク　（ステップＳ７）　を行わない。またタイミングチ
ェック対象論理ゲートである場合は当該論理ゲートに対
する各種のタイミングチェック項目についてピン間スキ
ューチェックを行う（ステップＳ７）　。

【００１２】図５はピン間スキューチェックを行う過程
を示すフローチャート、図６は論理ゲートの２つの入力
端子の信号変化間のタイミングチェックについてのピン
間スキューチェックの判定内容を、また図７は論理ゲー
トの１つの入力端子のパルス幅チェックについてのピン
間スキューチェックの判定内容を夫々示す説明図である
。図５において先ずタイミングチェック項目が論理ゲー
トの２つの入力端子の信号変化間のタイミングチェック
か否かを判断し（ステップＳ１１）、２つの入力端子の
信号変化間のタイミングチェックの場合は２つの入力端
子夫々に対する入力信号がいずれも同じクロック信号か
否かをチェックし（ステップＳ１２）、図６（ａ）　に
示す如く同じクロック信号ＣＬＫ　ｉ　であるときは図
４（ｂ）　に示す規則からみてピン間スキュー値とは無
関係であるからピン間スキューチェックを終了し、また
図６（ｂ）　に示す如く異なる信号のときは図４（ａ）
，（ｂ）　に示す規則からみてピン間スキュー値が関与
しているからタイミングチェック値にピン間スキュー値
を加えた新たなタイミングチェック値を求め、元のタイ
ミングチェック値と置換し（ステップＳ１３）、ピン間
スキューチェックを終了する。

【００１３】例えば図６（ａ）　に示す場合にはその２
つの入力端子に同じクロック信号ＣＬＫ　ｉ　が入力さ
れていることから、その前段の論理ゲートは図４（ｂ）
　に示す伝搬規則から夫々クロック信号ＣＬＫ　ｉ　が
入力される同じ外部入力ピンの入力信号変化に基づくこ
とからピン間スキュー値を考慮する必要がなく、一方図
６（ｂ）　に示す如き場合はその２つの入力端子にＤＡ
ＴＡ信号，クロック信号ＣＬＫ　ｊ　が入力されている
ことから、図４（ａ），（ｂ）　に示す伝搬規則からそ
の上流側の論理ゲートはＤＡＴＡ信号のみを入力とする
論理ゲート、一つのクロック信号ＣＬＫ　ｉ　を入力信
号とする論理ゲートからの信号、換言すれば異なる外部
入力ピンからの信号に起因するからピン間スキューチェ
ック値を加算した新たなタイミングチェック値を求める
。

【００１４】次にタイミングチェック項目が論理ゲート
における１つの入力端子のパルス幅チェックか否かを判
断し（ステップＳ１４）、パルス幅のチェックでない場
合はピン間スキューチェック過程を終了し、またパルス
幅のチェックである場合は入力端子への入力信号がクロ
ック信号　ＣＬＫ１　〜　ＣＬＫｎ　のいずれであるか
を判断し　（ステップＳ１５）、図７（ａ）　に示す如
くいずれでもないとき、即ちＣＬＫ　０　の場合はピン
間スキューチェックを終了し、また図７（ａ）　に示す
如くＣＬＫ１　〜　ＣＬＫｎ　のいずれかであるときは
タイミングチェック値にピン間スキュー値を加え　（ス
テップＳ１６）、これを新たなタイミングチェック値と
して元のタイミングチェック値と置換し、ピン間スキュ
ーチェックを終了する。

【００１５】図７（ａ）　は論理ゲートにおける１本の
入力端子に対する入力信号がクロック信号　ＣＬＫｉ　
である場合を、また図７（ｂ）　の場合は１本の入力端
子に対する入力信号がクロック信号　ＣＬＫ０である場
合を示している。図７（ａ）　に示す場合には１本の入
力端子にクロック信号　ＣＬＫｉ　が入力しているのみ
であり、タイミングチェック値にピン間スキュー値を加
えることなく、本来のタイミングチェック値によってタ
イミングチェックがなされ、一方図７（ｂ）　に示す場
合には１本の入力端子にクロック信号　ＣＬＫ０　が入
力しており、入力信号はクロック信号　ＣＬＫ１　〜　
ＣＬＫｎ　のいずれかであるが、いずれのクロック信号
であるかを特定出来ないため、論理回路情報中のタイミ
ングチェック値をこれにピン間スキュー値を加えた新た
なタイミングチェック値とする。

【００１６】

【発明の効果】以上の如く本発明装置にあっては、論理
回路情報中のタイミングチェック値夫々について、ピン
間スキューチェック値を加えた新たなタイミングチェッ
ク値とすべきか否かを判断し、必要なタイミングチェッ
ク値をピン間スキューチェック値を加えた新たなタイミ
ングチェック値で置換したピン間スキューチェック済み
論理回路情報を求める手段を備えるから、タイミングチ
ェックすべき信号変化が起こる都度、接続情報を求める
必要がなくなり、タイミングチェックを高速で行い得る
優れた効果を奏するものである。

【図面の簡単な説明】

【図１】本発明に係る論理シミュレーション装置のスキ
ューチェック前処理装置，タイミング検証装置及びその
入出力信号を示す説明図である。

【図２】本発明装置におけるスキューチェック前処理装
置の処理過程を示すフローチャートである。

【図３】論理シミュレーション対象とすべき論理回路を
含むＬＳＩ　回路の模式図である。

【図４】論理ゲートの信号伝搬規則を示す説明図である
。

【図５】ピン間スキューチェックの処理過程を示すフロ
ーチャートである。

【図６】２つの入力端子の信号変化の時間差のタイミン
グチェックに際してピン間スキューチェック値を加える
か否かの判定の内容を示す説明図である。

【図７】１つの入力端子のパルス幅のタイミングチェッ
クに際してピン間スキュー値を加えるか否かの判定の内
容を示す説明図である。

【図８】従来装置のタイミング検証装置及びその入，出
力情報を示す説明図である。

【図９】従来装置の処理過程を示すフローチャートであ
る。

【符号の説明】

１　　スキューチェック前処理装置 ２　　タイミング検証装置 ６　　ＬＳＩ　チップ ７　　論理ゲート １１　　クロック信号情報 １２　　論理回路情報 １３　　ピン間スキューチェック済み論理回路情報１４
　　テストパターン １５　　タイミングエラーリポート

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　テストパターンとタイミングチェック
   値を含む論理回路情報とに基づき、論理シミュレーショ
   ン対象論理回路を構成する論理ゲートの２つの入力信号
   の変化の時間差を検出し、この時間差を前記タイミング
   チェック値にてタイミングチェックするタイミング検証
   装置を具備する論理シミュレーション装置において、タ
   イミングチェックに先立って、クロック信号情報と論理
   回路情報とを用いて各タイミングチェック値につき、ピ
   ン間スキュー値を加えた新たなタイミングチェック値と
   すべきか否かのピン間スキューチェックを行い、タイミ
   ングチェック値にピン間スキュー値を加えた新たなタイ
   ミングチェック値に置換した新たな論理回路情報を求め
   る手段を備え、この新たな論理回路情報と前記テストパ
   ターンとに基づきタイミングチェックを行うようにした
   ことを特徴とする論理シミュレーション装置。