JP2000321336A - 論理シミュレーション装置 - Google Patents

Abstract

(57)【要約】 【課題】ピン間スキューチェックを高速かつ容易に行い
得る論理シミュレーション装置を提供する． 【解決手段】タイミング検証装置１は、ＬＳＩの論理回
路の接続情報及び論理素子に対してタイミングチェック
値を定義した論理回路情報１２に基いて、外部入出力ピ
ンに直接接続されているか、又はスキューチェックの対
象外の論理素子（例えばインバータ、ＮＡＮＤ、ＮＯＲ
等の論理回路）を介して外部入出力ピンに接続されてい
るスキューチェックの対象の論理素子を選択し、選択し
た論理素子のタイミングチェック値のみを更新してい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、論理回路を構成す
る論理素子のタイミングチェック及びピン間スキューチ
ェック機能を備えた論理シミュレーション装置に関す
る。

【０００２】

【従来の技術】周知の様に、ＬＳＩ（論理回路）が正常
に動作するか否かを検証する論理シミュレーションが利
用されている。論理素子（例えばラッチ、フリップフロ
ップ、カウンタ等の順序回路）においては、一つの信号
の変化タイミングで他の信号を取り込む（又は出力す
る）ときに、該各信号の変化タイミングが重なると、取
り込まれる（又は出力される）信号のレベルが不安定と
なり、例えば誤った信号レベルがラッチされる。このた
め、ＬＳＩの動作中に、その様なタイミングが存在しな
いか否かを論理シミュレーションによって予め検証し、
エラーが無くなる様にタイミング調整や設計変更を行
う。例えば、エラーがシミュレーションによって与えら
れた信号のタイミングに起因するものであれば、信号の
タイミングを調整し（最も単純には、エラーとなった各
信号の一方が遅れる様に調整する）、エラーが回路構成
に起因するものであれば、回路を修正する。

【０００３】その際のエラー判定基準として、各論理素
子の入力端子毎に許容される最小時間（例えば５nsec）
を持たせておき、これより近いタイミングで他の入力信
号が変化した場合に、信号の変化タイミングが重なった
とみなしてエラーと判定する。

【０００４】ところで、コンピュータによるシミュレー
ションにおいては、ＬＳＩに入力される信号タイミング
は不変であり、相対的にずれることはない。ところが、
現実のテストにおいては、テスターから供給される信号
のタイミングのずれに応じて各信号間にタイミングのず
れ（テスターピン間のスキュー）が生じるので、テスタ
ーピン間のスキューによって上記最小時間が満足されな
いことがあり、この場合はＬＳＩが誤動作してしまい、
良品のＬＳＩであっても不良品と判定されることがあ
る。

【０００５】テスターピン間のスキューを考慮した従来
の技術としては、例えば「ＬＳＩテスター入力スキュー
チェック用論理シミュレータの開発」（中嶋 弘明 他
２名、電子情報通信学会春季全国大会講演論文集、電子
情報通信学会、1991年3月15日、No.1、P127を参照）と
称されるものがある。ここでは、それぞれの信号が入力
される各外部入力ピン間のスキュー値を定め、シミュレ
ーションの実行に際しては、論理素子に到達するそれぞ
れの信号変化点の時間差（各信号の時間差）と、該論理
素子に対応する各外部入力ピン間のスキュー値を比較す
るというタイミングチェックを実施している。

【０００６】また、特許公報第2728793号には、各論理
素子毎にクロック情報及びデータ情報を用いてスキュー
値を予め求めておき、シミュレーションの実行に際して
は、スキュー値と論理素子に到達するそれぞれの信号間
の時間差とを比較するというタイミングチェックを実施
している。

【０００７】こうしてタイミングチェックを実施した
後、テスターピン間のスキューに影響を受けない様なシ
ミュレーションによってＬＳＩが良品であるか否かを検
証する。

【０００８】

【発明が解決しようとする課題】この様に上記従来の装
置においては、シミュレーション実行中又はシミュレー
ション実行前に、実際にデータ信号及びクロック信号を
各論理素子に入力して検出し、該各論理素子の信号のタ
イミングがテスターピン間のスキューに起因して問題と
なるのか否かを判定している。

【０００９】図６は、シミュレーション実行中に、各外
部入力ピン間のスキュー値と、論理素子に到達するデー
タ信号とクロック信号間の時間差とを比較検証するとい
う従来の装置を示している。

【００１０】図６において、タイミングシミュレーショ
ン装置１０２は、論理回路情報１１２及びテストパター
ン１１１に基き、論理素子に到達するデータ信号とクロ
ック信号の時間差を検出し、この時間差と、該各信号の
経路上の各外部入力ピン間のスキュー値とを比較してタ
イミングチェックを行っている。最後に、タイミングエ
ラーとなった対象を示すタイミングエラーレポート１１
５を出力する。

【００１１】図７のフローチャートは、図６の装置にお
ける処理を概略的に示している。図７において、論理シ
ミュレーションが開始されると（ステップ１２１）、論
理素子に到達する各信号の変化を検出し（ステップ１２
２）、信号が変化したときには（ステップ１２２，Ye
s）、該各信号の経路上の各外部入力ピン間のスキュー
値を更新するか否かを判断して、必要であればスキュー
値を更新してから、必要でなければスキュー値を更新せ
ずにタイミングチェックを行う（ステップ１２３）。ま
た、信号が変化しないときには（ステップ１２２，N
o）、論理シミュレーションを終了するか否かを判断し
て（ステップ１２４）、論理シミュレーションを継続す
るか（ステップ１２５）、又は論理シミュレーションを
終了する。

【００１２】しかしながら、図６に示す従来装置におい
ては、論理素子に到達する各信号が変化する度に、論理
回路情報１１２に基いて該各信号の経路上の各外部入力
ピンを求める必要があり、通常のシミュレーションの時
間に、回路情報をトレースする処理が加わるため、処理
時間が長くなった。

【００１３】例えば、図３に示す論理回路において、論
理素子Ｄ4に到来するデータ信号とクロック信号の時間
差を検出した場合は、各論理素子Ｄ3，Ｄ2，Ｄ1をトレ
ースして、外部入力ピンＴ1，Ｔ2を検索する必要があ
り、この様なトレースをそれぞれの論理素子について行
っていた。

【００１４】一方、図８は、シミュレーション実行前
に、各論理素子毎にクロック情報及びデータ情報を用い
てスキュー値を予め求めるという従来の装置を示してい
る。

【００１５】図８において、スキューチェック前処理装
置２２３は、論理回路情報２１２とクロック信号情報２
１４に基いて各外部入力ピン間のスキュー値を調整し
て、この調整されたスキュー値を示すピン間スキューチ
ェック論理情報２１５を作成する。タイミング検証装置
２２２は、ピン間スキューチェック論理情報２１５とテ
ストパターン２１１に基いて、論理素子に到達するデー
タ信号とクロック信号の時間差を検証するタイミングチ
ェックを行い、最後にタイミングエラーとなった対象を
示すタイミングエラーレポート２１３を出力する。

【００１６】図９のフローチャートは、図８の装置にお
ける処理を概略的に示している。図９において、スキュ
ーチェック前処理装置２２３は、クロック信号及びデー
タ信号をそれぞれの外部入力ピンに入力して、該各信号
を外部出力ピンまで伝播させ（ステップ２０１〜２０
３）、これを全ての論理ゲートについて繰り返す（ステ
ップ２０４）。各論理ゲート毎に、タイミングチェック
すべき論理ゲートか否かを判定し（ステップ２０５）、
タイミングチェックすべき論理ゲートであれば（ステッ
プ２０５，Yes）、該論理ゲートに対する各種のタイミ
ングチェック項目についてピン間スキューチェックを行
い（ステップ２０６）、スキュー値を更新する必要があ
れば更新する（ステップ２０７）。こうして更新された
全ての論理ゲート名及びスキュー値を示すピン間スキュ
ーチェック論理情報２１５を作成する（ステップ２０
８）。

【００１７】この後、タイミング検証装置２２２は、ピ
ン間スキューチェック論理情報２１５とテストパターン
２１１に基いて、論理素子に到達するデータ信号とクロ
ック信号の時間差を検証するタイミングチェックを行う
（ステップ２０９）。

【００１８】しかしながら、図８に示す装置において
は、図６の装置と比較すると処理時間が短縮されるもの
の、論理素子の数が多いと、スキューチェック前処理装
置２２３による処理時間が増大するという問題があっ
た。また、全く異なる別のシミュレーションによりクロ
ック信号情報２１４を準備する必要があるため、全体の
処理手順が通常のシミュレーションと比較して煩雑にな
るという問題があった。

【００１９】そこで、本発明は、上記従来の課題に鑑み
なされたものであり、ピン間スキューチェックを高速か
つ容易に行い得る論理シミュレーション装置を提供する
ことを目的とする。

【００２０】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、論理回路を構成する論理素子への各入力
信号の変化点の時間差が該論理素子のタイミングチェッ
ク値に入るか否かを検証する機能を具備する論理シミュ
レーション装置において、前記検証に先立ち、前記論理
回路の構成を示す論理回路情報に基いて、該論理回路の
外部ピンに直接接続されているか、又は該論理回路の外
部ピンに該検証対象外の論理素子を介して接続されてい
る該検証対象の論理素子を求め、該検証対象の論理素子
のタイミングチェック値にスキュー値を加算して、該該
検証対象の論理素子のタイミングチェック値を更新する
手段を備えている。

【００２１】本発明によれば、論理回路の論理素子の検
証に先立ち、該論理回路の構成を示す論理回路情報に基
いて、該論理回路の外部ピンに直接接続されているか、
又は該論理回路の外部ピンに該検証対象外の論理素子を
介して接続されている該検証対象の論理素子を求め、該
検証対象の論理素子のタイミングチェック値を更新して
いる。この様に論理回路情報に基いて、外部ピンに直接
又は検証対象外の論理素子を介して接続されている該検
証対象の論理素子を求める場合は、論理素子の数が多く
ても、処理内容が複雑化せず、高速かつ容易に該検証対
象の論理素子のタイミングチェック値を更新することが
できる。

【００２２】一実施形態では、前記検証対象の複数の論
理素子が１つの信号を伝播する場合は、該各論理素子の
うちの該信号を最初に入力する論理素子のタイミングチ
ェック値のみを更新している。

【００２３】信号を最初に入力する論理素子のみを検証
する場合には、該論理素子のタイミングチェック値を更
新するだけで良い。

【００２４】

【発明の実施の形態】以下、本発明の実施の形態を添付
図面を参照して説明する。

【００２５】図１は、本発明の論理シミュレーション装
置の一実施形態を示している。図１において、スキュー
チェック対象検出機能付きタイミング検証装置１は、Ｌ
ＳＩの論理回路の接続情報、及び各種の論理素子（例え
ばラッチ、フリップフロップ、カウンタ等の順序回路）
毎に論理素子に到達する各信号の時間差の許容値（タイ
ミングチェック値と称す）を定義した論理回路情報１２
と、論理シミュレーション用のテストパターン１１と、
テスターのバラツキ範囲における代表となるスキュー値
１０とに基いて、テスターピン間スキュー値を考慮した
タイミングチェックを行う。

【００２６】図２は、図１の装置における処理を示すフ
ローチャートである。図２において、タイミング検証装
置１は、論理回路情報１２を読み込んで（ステップ３０
１）、ＬＳＩの外部入出力ピンを求め（ステップ３０
２）、外部入出力ピンを求める度に、ステップ３０３〜
３０８を逐一繰り返す。全ての外部入出力ピンについて
ステップ３０３〜３０８の処理を終了すると（ステップ
３０３，Yes）、周知のシミュレーションに移る（ステ
ップ３０９）。

【００２７】図３は、複数の外部入出力ピン及び複数の
論理素子からなるＬＳＩを示している。このＬＳＩの場
合は、各外部入出力ピンＴ1，Ｔ2，Ｔ3が順次求められ
る。

【００２８】次に、タイミング検証装置１は、各外部入
出力ピンＴ1，Ｔ2，Ｔ3毎に、外部入出力ピンに直接接
続されている論理素子を選択し（ステップ３０４）、論
理素子を選択する度に、ステップ３０５〜３０８を逐一
繰り返し、選択された全ての論理素子についてステップ
３０５〜３０８の処理を終了すると（ステップ３０５，
Yes）、ステップ３０２に戻る。

【００２９】従って、各外部入出力ピン毎に、外部入出
力ピンに直接接続されている論理素子を選択し、全ての
論理素子についてステップ３０５〜ステップ３０８の処
理を終了したときに、周知のシミュレーションに移るこ
とになる（ステップ３０９）。

【００３０】図３に示すＬＳＩの場合は、外部入出力ピ
ンＴ1について論理素子Ｄ1が選択され、外部入出力ピン
Ｔ2について論理素子Ｄ２，Ｄ４，Ｄ５が選択され、外
部入出力ピンＴ3について論理素子Ｄ5が選択される。

【００３１】タイミング検証装置１は、選択した論理素
子に対してタイミングチェック値が定義されているか否
かを判定し（ステップ３０６）、タイミングチェック値
が定義されていれば（ステップ３０６，Yes）、タイミ
ングチェックを行うべき論理素子であるため、該論理素
子のタイミングチェック値（例えば５nsec）にスキュー
値（例えば１０nsec）１０を加算して、該論理素子のタ
イミングチェック値（１５nsec）を更新する（ステップ
３０７）。

【００３２】また、選択した論理素子に対してタイミン
グチェック値が定義されていなければ（ステップ３０
６，No）、該論理素子の出力側に接続されている論理素
子を求め（ステップ３０８）、ステップ３０４に戻り、
この論理素子に対してタイミングチェック値が定義され
ているか否かを判定することになる（ステップ３０
６）。

【００３３】例えば、外部入出力ピンＴ1に直接接続さ
れている論理素子Ｄ1に対してタイミングチェック値が
定義されていないので、論理素子Ｄ1の出力側に接続さ
れている論理素子Ｄ2を求める。この論理素子Ｄ2に対し
てタイミングチェック値が定義されているので、該論理
素子のタイミングチェック値にスキュー値１０を加算し
て、該論理素子のタイミングチェック値を更新する。

【００３４】また、外部入出力ピンＴ2に直接接続され
ている論理素子Ｄ４に対してタイミングチェック値が定
義されているので、該論理素子のタイミングチェック値
にスキュー値１０を加算して、該論理素子のタイミング
チェック値を更新する。

【００３５】これによって、外部入出力ピンに直接接続
されているか、又はスキューチェックの対象外の論理素
子（例えばインバータ、ＮＡＮＤ、ＮＯＲ等の論理回
路）を介して外部入出力ピンに接続されているスキュー
チェックの対象の論理素子を選択し、選択した論理素子
のタイミングチェック値のみを更新することになる。

【００３６】この様にＬＳＩの論理回路の接続情報及び
論理素子に対してタイミングチェック値を定義した論理
回路情報１２に基いて、外部入出力ピンに直接接続され
ているか、又はスキューチェックの対象外の論理素子を
介して外部入出力ピンに接続されているスキューチェッ
クの対象の論理素子を選択し、選択した論理素子のタイ
ミングチェック値のみを更新しているので、このための
処理時間が短くて済み、処理内容も簡単である。

【００３７】こうして選択した全ての論理素子のタイミ
ングチェック値を更新した後に、周知のシミュレーショ
ンに移り（ステップ３０９）、論理素子のタイミングチ
ェック値とテストパターン１１に基いて論理回路が正し
く動作するか否かを判定する。すなわち、各論理素子の
入力端子毎に、タイミングチェック値より近いタイミン
グで他の入力信号が変化したか否かを判定し、入力信号
が変化した場合は、信号の変化タイミングが重なったと
みなしてエラーと判定する。そして、タイミング検証装
置１は、エラーと判定した論理素子を示すタイミングエ
ラーレポート１３を作成して出力する。

【００３８】図４は、図２のフローチャートにおけるス
テップ３０７の処理を詳しく示している。ここでは、１
つの論理素子にタイミングチェック値を複数回繰り返し
て加算しない様にしている。

【００３９】図４のフローチャートにおいて、スキュー
チェックの対象の論理素子にタイミングチェック値を加
えるに先立ち、タイミング検証装置１は、該論理素子に
ついてタイミングチェック値の加算が既に行われたか否
かを判定する（ステップ４０１）。そして、タイミング
チェック値の加算が既に行われていれば（ステップ４０
１，Yes）、タイミングチェック値の加算を行わずにス
テップ３０４に戻る。また、タイミングチェック値の加
算が未だに行われていなければ（ステップ４０１，N
o）、タイミング検証装置１は、該論理素子のタイミン
グチェック値にスキュー値１０を加算して、該論理素子
のタイミングチェック値を更新する（ステップ４０
２）。

【００４０】この様な図４のフローチャートの処理を図
２のフローチャートにおけるステップ３０７の処理に置
き換えた場合は、図３に示すＬＳＩにおいて、論理素子
Ｄ２，Ｄ４，Ｄ５が選択されることになる。

【００４１】図５は、図２のフローチャートにおけるス
テップ３０７の処理の他の例を詳しく示している。ここ
では、スキューチェックの対象の論理素子を介して信号
を入力する論理素子についてはタイミングチェック値を
更新しない様にしている。

【００４２】図５のフローチャートにおいて、スキュー
チェックの対象の論理素子にタイミングチェック値を加
えるに先立ち、タイミング検証装置１は、該論理素子に
ついてタイミングチェック値の加算が既に行われたか否
かを判定する（ステップ５０１）。そして、タイミング
チェック値の加算が既に行われていれば（ステップ５０
１，Yes）、タイミングチェック値の加算を行わずにス
テップ３０４に戻る。また、タイミングチェック値の加
算が未だに行われていなければ（ステップ５０１，N
o）、タイミング検証装置１は、該論理素子がスキュー
チェックの対象の論理素子を介して信号を入力するもの
であるか否かを判定する（ステップ５０２）。該論理素
子がスキューチェックの対象の論理素子を介して信号を
入力するものであれば（ステップ５０２，Yes）、タイ
ミングチェック値の加算を行わずにステップ３０４に戻
る。また、該論理素子がスキューチェックの対象の論理
素子を介して信号を入力するものでなければ（ステップ
５０２，No）、タイミング検証装置１は、該論理素子の
タイミングチェック値にスキュー値１０を加算して、該
論理素子のタイミングチェック値を更新する（ステップ
５０３）。

【００４３】この様な図５のフローチャートの処理を図
２のフローチャートにおけるステップ３０７の処理に置
き換えた場合は、図３に示すＬＳＩにおいて、論理素子
Ｄ２，Ｄ５が選択され、論理素子Ｄ２を介して信号を入
力する論理素子Ｄ４が選択されないことになる。

【００４４】論理素子Ｄ２のタイミングエラーを修正す
ることにより論理素子Ｄ４のタイミングエラーが回避さ
れるテストパターン１１を用いる場合は、シミュレーシ
ョン実行後に出力されるタイミングエラーレポート１３
によって報告されるタイミングエラー数が図４のフロー
チャートの処理よりも少なくなるので、タイミングエラ
ーの原因の特定が容易になる。

【００４５】

【発明の効果】以上説明した様に本発明によれば、論理
回路の論理素子の検証に先立ち、該論理回路の構成を示
す論理回路情報に基いて、該論理回路の外部ピンに直接
接続されているか、又は該論理回路の外部ピンに該検証
対象外の論理素子を介して接続されている該検証対象の
論理素子を求め、該検証対象の論理素子のタイミングチ
ェック値を更新している。この様に論理回路情報に基い
て、外部ピンに直接又は検証対象外の論理素子を介して
接続されている該検証対象の論理素子を求める場合は、
論理素子の数が多くても、処理内容が複雑化せず、高速
かつ容易に該検証対象の論理素子のタイミングチェック
値を更新することができる。

【図面の簡単な説明】

【図１】本発明の論理シミュレーション装置の一実施形
態を示すブロック図である。

【図２】図１の装置における処理を示すフローチャート
である。

【図３】複数の外部入出力ピン及び複数の論理素子から
なるＬＳＩを示すブロック図である。

【図４】図２のステップ３０７の処理を詳しく示すフロ
ーチャートである。

【図５】図２のステップ３０７の処理の他の例を詳しく
示すフローチャートである。

【図６】従来の装置を示すブロック図である。

【図７】図６の装置における処理を概略的に示すフロー
チャートである。

【図８】従来の他の装置を示すブロック図である。

【図９】図８の装置における処理を概略的に示すフロー
チャートである。

【符号の説明】

１ スキューチェック対象検出機能付きタイミング検証
装置 １０ スキュー値 １１ テストパターン １２ 論理回路情報 １３ タイミングエラーレポート

Claims (2)

【特許請求の範囲】
1. 【請求項１】 論理回路を構成する論理素子への各入力
   信号の変化点の時間差が該論理素子のタイミングチェッ
   ク値に入るか否かを検証する機能を具備する論理シミュ
   レーション装置において、 前記検証に先立ち、前記論理回路の構成を示す論理回路
   情報に基いて、該論理回路の外部ピンに直接接続されて
   いるか、又は該論理回路の外部ピンに該検証対象外の論
   理素子を介して接続されている該検証対象の論理素子を
   求め、該検証対象の論理素子のタイミングチェック値に
   スキュー値を加算して、該該検証対象の論理素子のタイ
   ミングチェック値を更新する手段を備える論理シミュレ
   ーション装置。
2. 【請求項２】 前記検証対象の複数の論理素子が１つの
   信号を伝播する場合は、該各論理素子のうちの該信号を
   最初に入力する論理素子のタイミングチェック値のみを
   更新する請求項１に記載の論理シミュレーション装置。