JPH06215060A - 論理シミュレーション装置 - Google Patents

Abstract

(57)【要約】 【目的】 タイミング検証を行う前にタイミング検証を
必要とする論理素子と必要としない論理素子とを判断
し、タイミング検証が必要な論理素子においてのみタイ
ミング検証を行うことのできる実行時間の短縮化された
論理シミュレーション装置を得る。 【構成】 タイミング検証が必要な論理素子と不必要な
論理素子とを検出する検出装置９と、論理回路を構成す
る全論理素子の動作タイミングを計算するシミュレーシ
ョン実行装置５と、論理素子のタイミング検証を行う前
に前記論理素子がタイミング検証の必要な論理素子かど
うかを判別する判別装置11と、タイミング検証が必要な
論理素子と判別された論理素子に対してシミュレーショ
ン実行装置５の結果に基づいてタイミング検証を行うタ
イミング検証装置６とからなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の論理回路
の動作をコンピュータ上で模擬する論理シミュレーショ
ン装置に関するものである。

【０００２】

【従来の技術】論理シミュレーション装置は設計者が設
計した通りの意図で、論理回路が設計どおりに動作する
かどうかを検証するための装置であり、半導体装置の論
理回路設計において広く用いられている。

【０００３】図１０は従来における論理シミュレーショ
ン装置の構成を示すブロック図である。図において、１
は論理シミュレーション装置であり、シミュレーション
実行装置５とタイミング検証装置６とからなる。２は論
理回路の回路情報ファイルであり、論理シミュレーショ
ンの対象となる論理回路を構成する複数の論理素子間の
接続関係及び各論理素子の諸特性（例えば立ち上がり遅
延時間の情報）が書き込まれているファイルである。３
はシミュレーション条件情報ファイルであり、シミュレ
ーションを行う時間を示した実行時間が書き込まれてい
るファイルである。４は入力パターン情報ファイルであ
り、論理回路を構成する論理素子の入力端子で設定され
ている入力パターン信号及びクロック周期の情報が書き
込まれているファイルである。シミュレーション実行装
置５は、回路情報ファイル２、シミュレーション条件情
報ファイル３及び入力パターン情報ファイル４から、論
理回路の各論理素子の信号変化を逐次解釈しながら論理
回路を構成する論理素子の動作タイミングを計算する。
タイミング検証装置６は、シミュレーション実行装置５
で得られた論理素子の動作タイミングが設計どおりに行
われているかどうかを論理素子間の配線長、各種ディレ
イパラメータ及びファンアウト数の更に詳細な設計条件
を考慮して計算し、計算結果が設計どおりでない場合は
タイミングエラーとし、論理回路を構成しているどの論
理素子でどのような誤動作が発生しているのかを調べて
タイミングエラーメッセージを作成する。７はタイミン
グ検証装置６からの論理シミュレーションの結果を受け
取り、プリント用紙に出力するプリンタ、８は論理シミ
ュレーションの結果を出力するキャラクタ・ディスプレ
イのＣＲＴである。

【０００４】図１０のように構成された論理シミュレー
ション装置では、まず始めに設計者が外部端末から予め
作成入力しておいた回路情報ファイル２、シミュレーシ
ョン条件情報ファイル３及び入力パターン情報ファイル
４から各々の情報がパラメータとしてシミュレーション
実行装置５に入力される。各パラメータが入力されると
論理シミュレーション装置のシミュレーション実行装置
５が動作し、シミュレーション対象回路を構成している
論理素子の動作タイミングが計算される。その後、タイ
ミング検証装置６により、先に計算された論理素子の動
作タイミングを更に詳細に計算し、タイミングエラーは
ないか、また、タイミングエラーがあるとすれば、論理
回路を構成しているどの論理素子でタイミングエラーが
発生しているかを調べ、タイミングエラーが発生してい
る論理素子に関するエラーメッセージをプリンタ７及び
ＣＲＴ８に出力させ、設計者に知らせる。シミュレーシ
ョン対象回路のすべての論理素子に対して、タイミング
検証が終了するまで、タイミング検証の動作が繰り返し
行われる。

【０００５】

【発明が解決しようとする課題】従来の論理シミュレー
ション装置は以上のように構成されているので、論理回
路を構成している全ての論理素子に対して動作タイミン
グの検証を行うことになり、シミュレーション対象回路
となる論理回路の規模が大きくなると論理シミュレーシ
ョンの実行時間がかかるという問題点があった。

【０００６】本発明は上記のような問題点を解消するた
めになされたもので、論理回路のタイミング検証を行う
前にタイミング検証を必要とする論理素子と必要としな
い論理素子を判断し、タイミング検証を必要とする論理
素子においてのみタイミング検証を行うことにより、論
理シミュレーションの実行時間を短縮化することができ
る論理シミュレーション装置を提供することを目的とす
る。

【０００７】

【課題を解決するための手段】この発明による論理シミ
ュレーション装置は、論理回路を構成する論理素子の動
作の定義と論理素子間の接続関係の情報を受け取り、前
記論理素子の動作タイミングの制約条件が保証されてい
るか否かを検出し、前記情報に検出結果を付加して第１
回路情報とする検出手段と、前記第１回路情報を受け取
り、動作タイミングの制約条件が保証されていない論理
素子についてのみ、動作タイミングを検証するタイミン
グ検証手段とを備えたものである。

【０００８】また前記検出手段は、論理回路を構成する
論理素子の第１の入力端子における入力信号の信号変化
の終了時刻ｔ₁ から第２の入力端子における入力信号の
信号変化の終了時刻ｔ₂ までの時間が、前記論理素子で
定義されている動作タイミングの制約時間の２倍以上の
値である場合は、前記論理素子をタイミング検証が不必
要な論理素子として検出することを特徴とする。

【０００９】また前記検出手段は、論理素子Ａのクロッ
ク信号入力端子と論理素子Ｂのクロック信号入力端子と
が同一の信号線で接続され、論理素子Ａのデータ出力端
子が論理素子Ｂのデータ入力端子に接続されているよう
な接続関係を持つ論理素子Ａと論理素子Ｂとを検知し、
前記論理素子Ｂをタイミング検証が不必要な論理素子と
して検出することを特徴とする。

【００１０】また前記検出手段は、論理素子の各々のク
ロック信号入力端子が同一の信号線で接続され、各々の
データ入力端子が同一の信号線で接続されているような
接続関係を持つ複数の論理素子を検知し、前記論理素子
の中で動作タイミングの制約時間が一番短い論理素子
を、あるいは、もし前記条件を満たす論理素子が複数個
存在する場合はそのうちのどれか１つの論理素子をタイ
ミング検証が必要な論理素子とし、それ以外の論理素子
をタイミング検証が不必要な論理素子として検出するこ
とを特徴とする。

【００１１】

【作用】この発明に係る論理シミュレーション装置にお
いては、論理素子で予め設定されている動作タイミング
及び論理素子間の接続関係から、詳細な設計条件を考慮
して行うタイミング検証を必要とする場合と、タイミン
グ検証をするまでもない場合とを判別される。

【００１２】

【実施例】

実施例１．図１は本発明の一実施例における論理シミュ
レーション装置の構成を示すブロック図である。図にお
いて、１〜８は従来の論理シミュレーション装置と同一
あるいは相当する部分である。９は検出装置であり、入
力パターン情報ファイル４と回路情報ファイル２とから
論理回路を構成する各々のパラメータを受け取り、論理
素子のタイミング検証が必要かどうかを検出し、その結
果得られる情報を回路情報ファイル２に付加し、第２の
回路情報ファイル10を作成する。第２の回路情報ファイ
ル10は、検出装置９により新たに作成された回路情報の
ファイルである。11は判別装置であり、シミュレーショ
ン実行装置５で得られるシミュレーション実行結果に基
づいてタイミング検証を行う前に、第２の回路情報ファ
イル10に書かれている情報から各論理素子においてタイ
ミング検証が必要か不必要かを判断する。

【００１３】図２は図１の論理シミュレーション装置１
の動作を示すフローチャートである。以下、図１の論理
シミュレーション装置１の動作を図２に基づいて説明す
る。

【００１４】図２において、（ステップＭ１）から（ス
テップＭ１０）は、論理シミュレーション装置１の動作
を示したものであり、（ステップＭ１）から順次説明す
る。 （ステップＭ１） 回路情報ファイル２からシミュレー
ション対象回路の論理素子間の接続情報及び諸特性が検
出装置９にパラメータとして入力される。また、入力パ
ターン情報ファイル４から各論理素子の入力端子におい
て設定されている入力パターン信号及びクロック周期の
情報が検出装置９にパラメータとして入力される。 （ステップＭ２） パラメータの入力に伴って検出装置
９が動作し、各論理素子においてタイミング検証が必要
かどうかを検出する。 （ステップＭ３） ステップＭ２で検出された情報は回
路情報ファイル２に付加されて、新たな第２の回路情報
ファイル10が作成される。 （ステップＭ４） ステップＭ３で作成された第２の回
路情報ファイル10及びシミュレーション条件情報ファイ
ル３及び入力パターン情報ファイル４から各々の情報が
パラメータとしてシミュレーション実行装置５に入力さ
れる。 （ステップＭ５） ステップＭ４でパラメータが入力さ
れるとシミュレーション実行装置５が動作し、シミュレ
ーション対象回路を構成している論理素子の動作タイミ
ングが計算される。 （ステップＭ６） 判別装置６では、ステップＭ５で計
算された論理素子の動作タイミングに基づいてタイミン
グ検証を行う前に、その論理素子においてタイミング検
証を必要とするかどうかを判断し、タイミング検証が必
要な論理素子の場合はステップＭ７に進み、タイミング
検証が不必要な論理素子の場合はステップＭ１０に進
む。 （ステップＭ７） シミュレーション対象回路を構成し
ている論理素子においてタイミング検証が必要であると
判断されると、タイミング検証装置10ではタイミングエ
ラーが発生しているかどうかを調べるために、論理素子
間の配線長、各種ディレイパラメータ及びファンアウト
数の詳細な設計条件を考慮して再度該論理素子の動作タ
イミングを計算する。 （ステップＭ８） ステップＭ７で計算された論理素子
の動作タイミングにタイミングエラーが発生しているか
否かを判断し、タイミングエラーが発生している場合は
ステップＭ８に進み、タイミングエラーが発生していな
い場合はステップＭ１０に進む。 （ステップＭ９） タイミングエラーが発生している論
理素子に関して、ホールドタイムの不足等のタイミング
エラーの原因及びタイミングエラーが発生した時刻など
エラーメッセージを出力する。 （ステップＭ１０） タイミング検証を必要とする全て
の論理素子に対してタイミング検証が終了するまで、ス
テップＭ６〜Ｍ１０を繰り返し行う。

【００１５】更に、図１の検出装置９と判別装置11の動
作について、図３に示すシミュレーション対象回路と図
４に示す図３のシミュレーション対象回路の動作を示し
たタイミングチャートを例にとって説明する。

【００１６】図３は、回路情報ファイル２から得られる
シミュレーション対象回路の一例であり、バッファゲー
ト素子とＤフリップフロップを有する回路である。図に
おいて、19はバッファゲート素子20を介してＤフリップ
フロップ21の入力用端子であるＤ端子に接続されている
信号入力端子、22はＤフリップフロップ21の出力用端子
であるＱ端子に接続されている信号出力端子、23はバッ
ファゲート素子24を介してＤフリップフロップ21のＴ端
子に接続されている信号入力端子である。20、24はバッ
ファゲート素子であり、バッファゲート素子20におい
て、信号入力端子19からバッファゲート素子20への入力
信号が ■Ｌ”から ■Ｈ”に変化する時の立ち上がりに
要する時間（以下「ΔＬＨ」と記す。）は５ｎｓと設定
されており、 ■Ｈ”から ■Ｌ”に変化する時の立ち下
がりに要する時間（以下「ΔＨＬ」と記す。）は６ｎｓ
と設定されている。バッファゲート素子24においては、
ΔＬＨは１ｎｓであり、ΔＨＬは２ｎｓと設定されてい
る。21はＤ端子及びＴ端子及びＱ端子を有するＤフリッ
プフロップであり、Ｑ端子におけるΔＬＨは３ｎｓであ
り、ΔＨＬは４ｎｓ、セットアップタイム（後記述）は
３ｎｓ、ホールドタイム（後記述）は３ｎｓと設定され
ている。ＴＧ０は信号入力端子19に入力される入力パタ
ーン信号、ＴＧ１は信号入力端子23に入力される入力パ
ターン信号であり、ＴＧ０及びＴＧ１の波形は入力パタ
ーン情報ファイル４から得られる。

【００１７】また図４は、図３に示すシミュレーション
対象回路の動作を示すタイミングチャートである。回路
情報ファイル２と入力パターン情報ファイル４に基づい
て、Ｄフリップフロップ21のＤ端子及びＴ端子において
は以下に示すような動作が行われる。信号入力端子19及
び23では図４に示すような入力パターン信号ＴＧ０及び
ＴＧ１が入力され、その入力時刻は０ｎｓとする。信号
ＴＧ０は100 ｎｓの時刻に ■Ｌ”から ■Ｈ”に変化
し、320 ｎｓの時刻に ■Ｈ”から ■Ｌ”に変化するの
で、バッファゲート20における信号遷移時間ΔＬＨ＝５
ｎｓ及びΔＨＬ＝６ｎｓによって、Ｄ端子での信号変化
はｔ₁ ＝100 ｎｓからｔ₂ ＝105 ｎｓの時刻の間に ■
Ｌ”から ■Ｈ”に変化し、ｔ₃ ＝320 ｎｓからｔ₄ ＝3
26 ｎｓの時刻の間に ■Ｈ”から ■Ｌ”に変化する。
同様に、入力パターン信号ＴＧ１は200 ｎｓの時刻に
■Ｌ”から ■Ｈ”に変化し、300 ｎｓの時刻に ■Ｈ”
から ■Ｌ”に変化するので、バッファゲート素子24に
おける信号遷移時間ΔＬＨ＝１ｎｓによって、Ｔ端子で
の信号変化はｔ₅ ＝200 ｎｓからｔ₆ ＝201 ｎｓの時刻
の間に ■Ｌ”から ■Ｈ”に変化し、ｔ₇ ＝300 ｎｓか
らｔ₈ ＝302 ｎｓの時刻の間に ■Ｈ”から ■Ｌ”に変
化する。

【００１８】上記のような情報を持ったシミュレーショ
ン対象回路において、タイミング検証項目となるセット
アップタイム及びホールドタイムについて考慮し、タイ
ミング検証が不必要な論理素子の条件を検出装置９によ
り検出する方法を述べる。動作タイミングの制約時間で
あるセットアップタイムとはＴ端子に入力されるクロッ
ク信号が変化する前にＤ端子に入力される入力データ信
号が確定していなければならない時間であり上記Ｄフリ
ップフロップでは３ｎｓに設定されているから、動作タ
イミングの制約条件は｜ｔ₆ −ｔ₂ ｜≧３ｎｓである。
検出装置９では、先に入力された回路情報ファイル２か
らのパラメータにより、ｔ₆ −ｔ₂ ＝201 ｎｓ−105 ｎ
ｓ＝96ｎｓを算出し、これが３ｎｓの２倍以上の値であ
ることを検知する。また、動作タイミングの制約時間で
あるホールドタイムとはＴ端子に入力されるクロック信
号が変化した後もＤ端子に入力される入力データ信号を
保持していなければならない時間であり、上記Ｄフリッ
プフロップでは３ｎｓに設定されているから、動作タイ
ミングの制約条件は｜ｔ₄ −ｔ₆ ｜≧３ｎｓである。検
出装置９では、先に入力された回路情報ファイル２から
のパラメータにより、ｔ₄ −ｔ₆ ＝326 ｎｓ−201 ｎｓ
＝125 ｎｓを算出し、これが３ｎｓの２倍以上の値であ
ることを検知する。

【００１９】上記のように、動作タイミングの制約条件
をセットアップタイム又はホールドタイムの設定値の２
倍以上の値で満たしている場合は、これまでの実験デー
タに基づいて、論理素子の動作タイミングは確率的に保
証されるので、シミュレーション実行装置５によって動
作タイミングを計算した後にタイミング検証装置６によ
って、各論理素子間の配線長、各種ディレイパラメータ
及びファンアウト数の更に詳細な設計条件を考慮して行
うタイミング検証をする必要はない。検出装置９では、
「２倍以上の値」かどうかを判別するための判別条件が
具体的に設定されており、判別条件を全て満たす論理素
子においては動作タイミングが保証されるものとする。
更に、検出装置９では、動作タイミングが保証されてい
るかどうかを全ての論理素子において検証した後に、検
証結果を回路情報ファイル２に付加した第２の回路情報
ファイル10を作成する。上述したステップＭ６〜Ｍ１０
までの動作を行う。

【００２０】以後、シミュレーション実行装置５では、
第２の回路情報ファイル10、シミュレーション条件情報
ファイル３及び入力パターン情報ファイル４の情報を入
力パラメータとしてすべての論理素子の動作タイミング
を計算する。次に、判別装置11では、シミュレーション
実行装置から、実行結果および入力パラメータの値を受
け取り、各論理素子においてタイミング検証が必要か不
必要かを判断し、タイミング検証が必要な論理素子にお
ける入力パラメータの値のみタイミング検証装置６に受
け渡す。タイミング検証装置６では、判別装置11から受
け取ったタイミング検証が必要な論理素子の入力パラメ
ータの値および実行結果に基づいて、タイミング検証を
行う。

【００２１】このように構成された論理シミュレーショ
ン装置では、シミュレーション実行前にタイミング検証
を行う論理素子かどうかの情報を持った第２の回路情報
ファイル10を作成しておくので、シミュレーション実行
後にタイミング検証を必要としない論理素子を検出する
ことができる。その結果、タイミング検証を必要とする
論理素子においてのみタイミング検証を行うので、論理
シミュレーション実行時間の短縮化を図ることができ
る。

【００２２】実施例２．図１の検出装置９の第２の実施
例を図５に示すシミュレーション対象回路と図６に示す
図５のタイミングチャートを例にとって説明する。

【００２３】図５において、35はセットアップタイムが
３ｎｓでホールドタイムが３ｎｓのＤフリップフロッ
プ、36はＤフリップフロップ35と同一のＤフリップフロ
ップ、37はＤフリップフロップ35のＴ₁ 端子とＤフリッ
プフロップ36のＴ₂ 端子に接続された信号線であり、テ
ストパターン信号ＴＧが入力される。38はＤフリップフ
ロップ35のＱ₁ 端子とＤフリップフロップ36のＤ₂ 端子
を接続している信号線である。

【００２４】このように構成されたシミュレーション対
象回路においては、図６に示すタイミングチャートのよ
うに動作する。タイミングチャートからわかるようにテ
ストパターン信号ＴＧは配線容量による遅延を伴うた
め、Ｄフリップフロップ35のＴ₁ 端子に到達するまでに
Δｔ₁ だけ遅延時間を伴い、更にＤフリップフロップ36
のＴ₂ 端子に到達するまでにΔｔ₂ （Δｔ₁ ＜Δｔ₂ ）
だけ遅延時間を伴う。また、Ｄフリップフロップ35のＱ
₁ 端子における出力はＴ₁ 端子における入力信号が変化
した時刻からΔｑ₁ の遅延時間を伴って信号が変化す
る。Ｑ₁ 端子出力の信号は信号線38を介してＤフリップ
フロップ36のＤ₂ 端子に入力されるが、信号線38の配線
容量による遅延を伴うためΔｄ₂ だけ遅延時間を伴って
入力され、Ｔ₂ 端子における入力信号が変化した時刻か
らはΔｄ₁ だけ遅延時間を伴って入力されることにな
る。この場合、Ｄフリップフロップ35のホールドタイム
チェック時間はΔｑ₁ であり、Ｄフリップフロップ36の
ホールドタイムチェック時間はΔｄ₁ である。このよう
に接続された素子においては、遅延時間Δｔ₁ 、Δｔ₂
及びΔｄ₂ はΔｑ₁ に比べて微小時間であるから、Ｄフ
リップフロップ36のホールドタイムチェック時間である
Δｄ₁ はＤフリップフロップ35のホールドタイムチェッ
ク時間であるΔｑ₁ とほぼ等しくなるので、Ｄフリップ
フロップ35の動作タイミングが正常に行われているとい
う条件のもとにＤフリップフロップ36のホールドタイム
は保証される。検出装置９では、先に入力された回路情
報ファイル２からのパラメータにより、図５のように構
成されている回路を検出し、図５のＤフリップフロップ
36に相当する素子のホールドタイムのチェックをタイミ
ング検証の際のチェック項目から除外する。検出装置９
により、検出された結果は第２の回路情報ファイル10に
入力される。

【００２５】この実施例を採用することにより、タイミ
ング検証の際のチェック項目を少なくすることができる
ので、論理シミュレーション実行時間の短縮化を図るこ
とができる。

【００２６】実施例３．図１の検出装置９の第３の実施
例を図７に示すシミュレーション対象回路を例にとって
説明する。図において、35〜38は図５のシミュレーショ
ン対象回路と同一あるいは相当するものを示す。39は、
信号線38の途中に設けられたバッファゲート素子であ
る。

【００２７】このように構成されたシミュレーション対
象回路では、Ｑ₁ 端子出力の信号は信号線38を介してＤ
フリップフロップ36のＤ₂ 端子に入力されるが、信号線
38の配線容量に加えてバッファゲート素子39による遅延
を伴うため、実施例２における遅延時間Δｄ₂ よりもさ
らに大きい遅延時間Δｄ₂'を伴って入力されることにな
る。よってこの場合、Ｄフリップフロップ36のホールド
タイムのチェック時間Δｄ₁'は実施例２におけるＤフリ
ップフロップ36のホールドタイムのチェック時間Δｄ₁
よりも大きい値であるから、Ｄフリップフロップ35の動
作タイミングが正常に行われている場合、Ｄフリップフ
ロップ36がホールドタイムの制約条件を満たしているこ
とは、実施例２における場合よりも明らかである。検出
装置９では、先に入力された回路情報ファイル２からの
パラメータにより、図７のように構成されている回路を
検出し、図７のＤフリップフロップ36に相当する素子の
ホールドタイムのチェックをタイミング検証の際のチェ
ック項目から除外する。検出装置９により、検出された
結果は第２の回路情報ファイル10に入力される。

【００２８】この実施例においても、上記実施例２と同
様にタイミング検証の際のチェック項目を少なくするこ
とができるので、論理シミュレーション実行時間の短縮
化を図ることができる。

【００２９】実施例４．図１の検出装置９の第４の実施
例を図８におけるシミュレーション対象回路を例にとっ
て説明する。図において、35〜37は図５のシミュレーシ
ョン対象回路と同一あるいは相当するものを示す。40は
Ｄフリップフロップ35のＤ₁ 端子及びＤフリップフロッ
プ36のＤ₂ 端子に接続されている信号線である。

【００３０】このように構成されたシミュレーション対
象回路では、Ｄフリップフロップ35とＤフリップフロッ
プ36における同種端子同士が同一信号線で接続されてお
り、信号線37と信号線40の配線容量による遅延時間はＤ
フリップフロップ35の動作に伴う遅延時間に比べて微小
時間であると考えられるから、Ｄフリップフロップ35の
ホールドタイムが保証されている場合は、これまでの実
験データに基づいて、Ｄフリップフロップ36のホールド
タイムも確率的に保証されるので、Ｄフリップフロップ
36のホールドタイムまでチェックする必要はない。検出
装置９では、先に入力された回路情報ファイル２からの
パラメータにより、図８のように構成されている回路を
検出し、図８のＤフリップフロップ36に相当する素子の
ホールドタイムのチェックをタイミング検証の際のチェ
ック項目から除外する。なお、複数の同一Ｄフリップフ
ロップが上記の接続関係で接続されている場合でも、ど
れか１つのＤフリップフロップのみホールドタイムのチ
ェックを行ってやれば、他のＤフリップフロップのホー
ルドタイムのチェックをタイミング検証の際のチェック
項目から除外できる。検出装置９により、検出された結
果は第２の回路情報ファイル10に入力される。

【００３１】この実施例においても、上記実施例２と同
様にタイミング検証の際のチェック項目を少なくするこ
とができるので、論理シミュレーション実行時間の短縮
化を図ることができる。

【００３２】実施例５．図８では、同一のＤフリップフ
ロップを使用していたが、図９に示すようにＤフリップ
フロップ36の代わりにホールドタイムの制約条件がＤフ
リップフロップ35のホールドタイムの制約条件に比べて
厳しくない（Ｄフリップフロップ35に比べて、ホールド
タイムが短い）Ｄフリップフロップ41を使用する場合は
Ｄフリップフロップ41はホールドタイムの制約条件を満
たしていることは明らかである。検出装置９では、先に
入力された回路情報ファイル２からのパラメータによ
り、図９のように構成されている回路を検出し、図９の
Ｄフリップフロップ36に相当する素子のホールドタイム
チェックをタイミング検証の際のチェック項目から除外
する。なお、複数のＤフリップフロップが上記の接続関
係で接続されている場合でも、ホールドタイムの制約条
件が一番厳しいもののみホールドタイムのチェックを行
ってやれば、他のＤフリップフロップのホールドタイム
のチェックをタイミング検証の際のチェック項目から除
外できる。検出装置９により、検出された結果は第２の
回路情報ファイル10に入力される。

【００３３】この実施例においても、上記実施例２と同
様にタイミング検証の際のチェック項目を少なくするこ
とができるので、論理シミュレーション実行時間の短縮
化を図ることができる。

【００３４】実施例６．実施例１〜実施例５を一度に行
えば、更にシミュレーション実行時間の高速化を図るこ
とができる。また、実施例２〜５では、素子としてＤフ
リップフロップを使用しているが、Ｄフリップフロップ
の代わりに、タイミング信号と入力パターン信号とが入
力されている回路であれば上述したような同様の効果が
期待できる。

【００３５】

【発明の効果】以上のように、この発明によればタイミ
ング検証実行前にタイミング検証を必要としない論理素
子の検出又はタイミング検証の項目を省ける論理素子の
検出を行うので、タイミング検証の対象となる論理素子
を少なくすることができ、論理シミュレーションの実行
時間の高速化が図ることができる。

【図面の簡単な説明】

【図１】この発明の実施例１による論理シミュレーショ
ン装置の構成を示すブロック図である。

【図２】この発明の実施例１による論理シミュレーショ
ン装置のフローチャートである。

【図３】この発明の実施例１によるシミュレーション対
象回路図である。

【図４】図３のシミュレーション対象回路のタイミング
チャートである。

【図５】この発明の実施例２によるシミュレーション対
象回路図である。

【図６】図５のシミュレーション対象回路のタイミング
チャートである。

【図７】この発明の実施例３によるシミュレーション対
象回路図である。

【図８】この発明の実施例４によるシミュレーション対
象回路図である。

【図９】この発明の実施例５によるシミュレーション対
象回路図である。

【図１０】従来の論理シミュレーション装置の構成を示
すブロック図である。

【符号の説明】

１ 論理シミュレーション装置 ２ 回路情報ファイル ３ シミュレーション条件情報ファイル ４ 入力パターン情報ファイル ５ シミュレーション実行装置 ６ タイミング検証装置 ７ プリンタ ８ ＣＲＴ ９ 検出装置 10 第２の回路情報ファイル 11 判別装置

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年２月２６日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００１４

【補正方法】変更

【補正内容】

【００１４】図２において、（ステップＭ１）から（ス
テップＭ１０）は、論理シミュレーション装置１の動作
を示したものであり、（ステップＭ１）から順次説明す
る。 （ステップＭ１）回路情報ファイル２からシミュレーシ
ョン対象回路の論理素子間の接続情報及び諸特性が検出
装置９にパラメータとして入力される。また、入力パタ
ーン情報ファイル４から各論理素子の入力端子において
設定されている入力パターン信号及びクロック周期の情
報が検出装置９にパラメータとして入力される。 （ステップＭ２）パラメータの入力に伴って検出装置９
が動作し、各論理素子においてタイミング検証が必要か
どうかを検出する。 （ステップＭ３）ステップＭ２で検出された情報は回路
情報ファイル２に付加されて、新たな第２の回路情報フ
ァイル１０が作成される。 （ステップＭ４）ステップＭ３で作成された第２の回路
情報ファイル１０及びシミュレーション条件情報ファイ
ル３及び入力パターン情報ファイル４から各々の情報が
パラメータとしてシミュレーション実行装置５に入力さ
れる。 （ステップＭ５）ステップＭ４でパラメータが入力され
るとシミュレーション実行装置５が動作し、シミュレー
ション対象回路を構成している論理素子の動作タイミン
グが計算される。 （ステップＭ６）判別装置６では、ステップＭ５で計算
された論理素子の動作タイミングに基づいてタイミング
検証を行う前に、その論理素子においてタイミング検証
を必要とするかどうかを判断し、タイミング検証が必要
な論理素子の場合はステップＭ７に進み、タイミング検
証が不必要な論理素子の場合はステップＭ１０に進む。 （ステップＭ７）シミュレーション対象回路を構成して
いる論理素子においてタイミング検証が必要であると判
断されると、タイミング検証装置１０ではタイミングエ
ラーが発生しているかどうかを調べるために、論理素子
間の配線長、各種ディレイパラメータ及びファンアウト
数の詳細な設計条件を考慮して再度該当論理素子の動作
タイミングを計算する。 （ステップＭ８）ステップＭ７で計算された論理素子の
動作タイミングにタイミングエラーが発生しているか否
かを判断し、タイミングエラー発生している場合はステ
ップＭ９に進み、タイミングエラーが発生していない場
合はステップＭ１０に進む。 （ステップＭ９）タイミングエラーが発生している論理
素子に関して、ホールドタイムの不足等のタイミングエ
ラーの原因及びタイミングエラーが発生した時刻などエ
ラーメッセージを出力する。 （ステップＭ１０）タイミング検証を必要とする全ての
論理素子に対してタイミング検証が終了するまで、ステ
ップＭ６〜Ｍ１０を繰り返し行う。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１９

【補正方法】変更

【補正内容】

【００１９】上記のように、動作タイミングの制約条件
をセットアップタイム又はホールドタイムの設定値の２
倍以上の値で満たしている場合は、これまでの実験デー
タに基づいて、論理素子の動作タイミングは確率的に保
証されるので、シミュレーション実行装置５によって動
作タイミングを計算した後にタイミング検証装置６によ
って、各論理素子間の配線長、各種ディレイパラメータ
及びファンアウト数の更に詳細な設計条件を考慮して行
うタイミング検証をする必要はない。検出装置９では、
「２倍以上の値」かどうかを判別するための判別条件が
具体的に設定されており、判別条件を全て満たす論理素
子においては動作タイミングが保証されるものとする。
更に、検出装置９では、動作タイミングが保証されてい
るかどうかをすべての論理素子において検証した後に、
検証結果を回路情報ファイル２に付加した第２の回路情
報ファイル１０を作成する。その後、上述したステップ
Ｍ６〜Ｍ１０までの動作を繰り返す。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００２０

【補正方法】変更

【補正内容】

【００２０】以後、シミュレーション実行装置５では、
第２の回路情報ファイル１０、シミュレーション条件情
報ファイル３及び入力パターン情報ファイル４の情報を
入力パラメータとしてすべての論理素子の動作タイミン
グを計算する。次に判別装置１１では、シミュレーショ
ン実行装置５から、実行結果および入力パラメータの値
を受け取り、各論理素子においてタイミング検証が必要
か不必要かを判断し、タイミング検証が必要な論理素子
における入力パラメータの値のみタイミング検証装置６
に受け渡す。タイミング検証装置６では、判別装置１１
から受け取ったタイミング検証が必要な論理素子の入力
パラメータの値および実行結果に基づいて、タイミング
検証を行う。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００３２

【補正方法】変更

【補正内容】

【００３２】実施例５．図８では、同一のＤフリップフ
ロップを使用していたが、図９に示すようにＤフリップ
フロップ３６の代わりにホールドタイムの制約条件がＤ
フリップフロップ３５のホールドタイムの制約条件に比
べて厳しくない（Ｄフリップフロップ３５に比べて、ホ
ールドタイムが短い）Ｄフリップフロップ４１を使用す
る場合はＤフリップフロップ４１はホールドタイムの制
約条件を満たしていることは明らかである。検出装置９
では、先に入力された回路情報ファイル２からのパラメ
ータにより、図９のように構成されている回路を検出
し、図９のＤフリップフロップ４１に相当する素子のホ
ールドタイムのチェックをタイミング検証の際のチェッ
ク項目から除外する。なお、複数のＤフリップフロップ
が上記の接続関係で接続されている場合でも、ホールド
タイムの制約条件が一番厳しいもののみホールドタイム
のチェックをタイミング検証の際のチェック項目から除
外できる。検出装置９により、検出された結果は第２の
回路情報ファイル１０に入力される。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００３５

【補正方法】変更

【補正内容】

【００３５】

【発明の効果】以上のように、この発明によればタイミ
ング検証実行前にタイミング検証を必要としない論理素
子の検出又はタイミング検証の項目を省ける論理素子の
検出を行うので、タイミング検証の対象となる論理素子
を少なくすることができ、論理シミュレーションの実行
時間の高速化を図ることができる。

【手続補正６】

【補正対象書類名】図面

【補正対象項目名】図４

【補正方法】変更

【補正内容】

【図４】

【手続補正７】

【補正対象書類名】図面

【補正対象項目名】図６

【補正方法】変更

【補正内容】

【図６】

Claims (4)

【特許請求の範囲】
1. 【請求項１】 論理回路を構成する論理素子の動作の定
   義と論理素子間の接続関係の情報を受け取り、前記論理
   素子の動作タイミングの制約条件が保証されているか否
   かを検出し、前記情報に検出結果を付加して第１回路情
   報とする検出手段と、 前記第１回路情報を受け取り、動作タイミングの制約条
   件が保証されていない論理素子についてのみ、動作タイ
   ミングを検証するタイミング検証手段とを備えたことを
   特徴とする論理シミュレーション装置。
2. 【請求項２】 前記検出手段は、論理回路を構成する論
   理素子の第１の入力端子に入力される入力信号の信号変
   化の終了時刻ｔ₁ から第２の入力端子に入力される入力
   信号の信号変化の終了時刻ｔ₂ までの時間が、前記論理
   素子で定義されている動作タイミングの制約時間の２倍
   以上の値である場合は、前記論理素子をタイミング検証
   が不必要な論理素子として検出することを特徴とする請
   求項第１項記載の論理シミュレーション装置。
3. 【請求項３】 前記検出手段は、第１の論理素子のクロ
   ック信号入力端子と第２の論理素子のクロック信号入力
   端子とが同一の信号線で接続され、かつ論理素子のデー
   タ出力端子が前記第２の論理素子のデータ入力端子に接
   続されている接続関係を持つことを検知し、前記第２の
   論理素子をタイミング検証が不必要な論理素子として検
   出することを特徴とする請求項第１項記載の論理シミュ
   レーション装置。
4. 【請求項４】 前記検出手段は、論理素子の各々のクロ
   ック信号入力端子が同一の信号線で接続され、各々のデ
   ータ入力端子が同一の信号線で接続されているような接
   続関係を持つ複数の論理素子を検知し、前記論理素子の
   中で動作タイミングの制約時間が一番長い論理素子を、
   あるいは、前記条件を満たす論理素子が複数個存在する
   場合はそのうちのどれか１つの論理素子をタイミング検
   証が必要な論理素子とし、それ以外の論理素子をタイミ
   ング検証が不必要な論理素子として検出することを特徴
   とする請求項第１項記載の論理シミュレーション装置。