JPH04357569A - 論理シミュレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、論理回路の設計者やユ
ーザーらが該論理回路の動作を検証するために、該回路
を構成する論理素子ごとにセットアップ条件やホールド
条件などの各種入力信号間のタイミング条件が満たされ
たかどうかを調べながら該論理回路のシミュレーション
を実行するための論理シミュレータに関するものである
。

【０００２】

【従来の技術】従来の論理シミュレータの例が岩波講座
マイクロエレクトロニクスＶｏｌ．４　「ＶＬＳＩの設
計ＩＩ」などに記載されている。図５は、従来の論理シ
ミュレータの全体構成を示すブロック図である。同図に
おいて、５０１は複数の論理素子が互いに結合されてな
る論理回路のシミュレーションを実行するためのシミュ
レーション実行手段である。５０２はシミュレーション
制御手段であり、シミュレーション実行手段５０１での
シミュレーションの実行を制御する。５０３はタイミン
グチェック実行手段であり、シミュレーション実行手段
５０１から互いの間にタイミングエラーが発生し得る複
数の入力信号を持つ論理素子について該入力信号の論理
値を各々シミュレーション結果としてリアルタイムで受
け取り、予め設定されたタイミング条件が満たされたか
どうかを前記入力信号の論理値に基いて調べることによ
って該論理素子におけるタイミングエラーの発生の有無
を判定し、この判定の結果をシミュレーション実行手段
５０１に送ることによって該判定結果をシミュレーショ
ンに反映させるものである。

【０００３】シミュレーションにおける各信号は、０、
１および不定を示すＸの、３つの論理値のうち必ずいず
れかの論理値をとる。シミュレーション実行手段５０１
は、信号の論理値が確定しない段階では信号の初期値と
して論理値Ｘ（不定値）を設定する。また、シミュレー
ション実行手段５０１は、ある論理素子についてタイミ
ングエラーの発生有りとする判定結果をタイミング実行
手段５０３から受け取ったとき、該論理素子の出力信号
にエラー有りを示すために論理値Ｘ（不定値）を設定し
たうえでシミュレーションを続行する。

【０００４】ここで、論理シミュレータのシミュレーシ
ョン対象となる論理回路に含まれる論理素子の一例とし
ていわゆるＤタイプのフリップフロップを取り上げ、タ
イミングチェック実行手段５０３の動作について図を用
いて説明する。図６は、入力端子としてＣＬＫ端子およ
びＤ端子を有し、出力端子としてＱ端子を有するフリッ
プフロップのタイミング仕様を示すタイミング図である
。同図において、時刻ｔｏはＣＬＫ端子に与えられる入
力信号（クロック信号）の立ち上がりエッジの時刻であ
る。また時刻ｔａおよび時刻ｔｂは、Ｄ端子に与えられ
る入力信号（データ信号）の変化点のうち時刻ｔｏの前
後において各々時刻ｔｏに一番近い変化点の時刻である
。データ信号の波形を時刻ｔａから時刻ｔｂの間で２本
の平行線で表示してあるのは、この間は０または１の論
理値で安定していることを意味する。さらに、セットア
ップ時間Ｔｓとホールド時間ＴｈとをＴｓ＝ｔｏ−ｔａ Ｔｈ＝ｔｂ−ｔｏ で定義し、Ｔｓ≧ａをセットアップ条件とし、Ｔｈ≧ｂ
をホールド条件としている。このセットアップ条件はデ
ータ信号がクロック信号の立ち上がりエッジの時刻ｔｏ
より時間ａだけ前から安定していなければならないとい
う意味であり、ホールド条件はデータ信号がクロック信
号の立ち上がりエッジの時刻ｔｏより時間ｂだけ後まで
安定していなければならないという意味である。

【０００５】セットアップ時間Ｔｓおよびホールド時間
Ｔｈが各々下限値ａおよびｂに一致する場合のフリップ
フロップの入力信号の波形を示すタイミング図を図７に
示す。同図においてデータ信号は、クロック信号の立ち
上がりエッジの時刻ｔｏより時間ａだけ前の時刻ｔ１に
立ち下がった後、時刻ｔｏより時間ｂだけ後の時刻ｔ２
まで論理値０で安定し、ちょうど時刻ｔ２から後は論理
値１になっている。

【０００６】さて、実際の論理回路において上記両タイ
ミング条件のうち少なくとも一方が満たされない信号が
入力されたときにはタイミングエラーとなり、フリップ
フロップが正常に作動しない可能性が高くなる。これに
対応してタイミングチェック実行手段５０３は、シミュ
レーション波形の論理値に基いてまずクロック信号が立
ち上がった時点（図７の例では時刻ｔｏ）で上記セット
アップ条件が満たされたかどうかを調べることによりタ
イミングエラーの発生の有無を判定し、この判定結果を
直ちにシミュレーション実行手段５０１に送る。この判
定結果はシミュレーション実行手段５０１において直ち
にシミュレーションに反映される。すなわち、シミュレ
ーション実行手段５０１は、セットアップ条件が満たさ
れなかったとの判定結果を受け取った場合には、Ｑ端子
の出力信号にエラー有りを示す論理値Ｘ（不定値）を直
ちに設定したうえでシミュレーションを続行する。つい
でタイミングチェック実行手段５０３は、クロック信号
の立ち上がり後にデータ信号が変化した時点（図７の例
では時刻ｔ２）で上記ホールド条件が満たされたかどう
かを調べることによりさらにタイミングエラーの発生の
有無を判定し、この判定結果を直ちにシミュレーション
実行手段５０１に送る。この判定結果もシミュレーショ
ン実行手段５０１において直ちにシミュレーションに反
映される。すなわち、シミュレーション実行手段５０１
は、ホールド条件が満たされなかったとの判定結果を受
け取った場合には、Ｑ端子の出力信号にエラー有りを示
す論理値Ｘ（不定値）を直ちに設定したうえでシミュレ
ーションを続行する。

【０００７】

【発明が解決しようとする課題】上記のように従来の論
理シミュレータでは、論理回路のシミュレーションにお
いて不定値Ｘを信号の初期値として該信号が確定してい
ないことを示すために用いると同時に、同じ不定値Ｘを
タイミングエラー有りを示すためにも用いていたので、
それぞれの意味を持つ不定値Ｘが混在する状態では、あ
る不定値Ｘの意味を判別することができないためにタイ
ミングエラーの影響が論理回路上でどこまで及ぶかを追
跡するのか困難であるという欠点があった。

【０００８】また、前記のセットアップ条件とホールド
条件とに関するタイミングチェックは実際には同じフリ
ップフロップの同じ入力信号間（クロック信号とデータ
信号との間）のタイミングの関係を調べるものであるに
もかかわらず、従来の論理シミュレータではセットアッ
プ条件とホールド条件とに関する判定結果を各々異なる
時刻（時刻ｔｏと時刻ｔ２）においてシミュレーション
に個別に反映させていたので、セットアップ条件とホー
ルド条件との各々のタイミングエラーがシミュレーショ
ンの実行に異なる影響を及ぼす場合があった。

【０００９】さらに、特にシミュレーション対象となる
論理回路の少なくとも一部にフリップフロップを有する
ループ回路がある場合には、実際の論理回路の動作とシ
ミュレーションの結果とが違ってくる問題があった。す
なわち、ＬＳＩなどの実際の論理回路ではセットアップ
条件およびホールド条件に関するタイミングエラーはメ
タステーブル状態に相当して有限時間の間に解消される
のであるが、従来の論理シミュレータではこのメタステ
ーブル状態を考慮していなかったために、いったんタイ
ミングエラーが起こって論理値が不定値Ｘになってしま
うと、なかなか不定値Ｘから０または１の値に復帰しな
かったのである。

【００１０】本発明は、以上の問題に鑑みてなされたも
のであって、タイミングチェックを含むシミュレーショ
ンを実際の論理回路に近い精度で実行し、設計者やユー
ザーらの回路検証の効率を上げることを目的としている
。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の解決手段は、レイアウト後の実配線遅延
によるシミュレーションで結果が不可となるのは多くの
場合配線が長すぎて信号の到達が遅れてしまうことに原
因があるという事実に着目したものである。

【００１２】具体的に説明すると、請求項１の発明は、
タイミングエラーによって起こる不確定信号がシミュレ
ーション対象の論理回路中をどのように伝搬していくか
を知ることができるようにしたものであって、複数の論
理素子が互いに結合されてなる論理回路のシミュレーシ
ョンを実行するためのシミュレーション実行手段と、該
シミュレーション実行手段から前記複数の論理素子のう
ち互いの間にタイミングエラーが発生し得る複数の入力
信号を持つ論理素子について該複数の入力信号の論理値
を各々受け取り、予め設定された前記複数の入力信号の
間のタイミング条件が満たされたかどうかを前記論理値
に基いて調べることによって該論理素子におけるタイミ
ングエラーの発生の有無を判定し、判定の結果をシミュ
レーション実行手段に送ることによって該判定の結果を
シミュレーションに反映させるタイミングチェック実行
手段とを備えた論理シミュレータにおいて、シミュレー
ション実行手段は、前記判定の結果に基いて論理回路中
の論理値とは別個のタイミングエラーの発生の有無を示
すエラー値を前記判定がなされた論理素子の出力信号に
設定し、さらに該出力信号を伝搬させるかどうかを前記
判定がなされた論理素子の出力側に結合された他の論理
素子の機能に基いて決定しながらシミュレーションを続
行する構成を採用したものである。

【００１３】請求項２の発明は、セットアップ条件とホ
ールド条件との各々のタイミングエラーがシミュレーシ
ョンの実行に及ぼす影響を同一にするように、複数の論
理素子が互いに結合されてなる論理回路のシミュレーシ
ョンを実行するためのシミュレーション実行手段と、該
シミュレーション実行手段から前記複数の論理素子のう
ち互いの間にセットアップ条件およびホールド条件の少
なくとも一方に関するタイミングエラーが発生し得る複
数の入力信号を持つ論理素子について該複数の入力信号
の論理値を各々受け取り、予め設定された前記複数の入
力信号の間のセットアップ条件とホールド条件との両者
がともに満たされたかどうかを前記論理値に基いて調べ
ることによって該論理素子におけるタイミングエラーの
発生の有無を判定し、セットアップ条件とホールド条件
との両者に関する１つの判定結果をシミュレーション実
行手段に送ることによって該判定の結果をシミュレーシ
ョンに反映させるタイミングチェック実行手段とを備え
た構成を採用したものである。

【００１４】請求項３の発明は、実際の論理回路におけ
るメタステーブル状態に近い状況をシミュレーションで
実現するために、複数の論理素子が互いに結合されてな
り、かつ少なくとも一部にフリップフロップを含むルー
プ回路を有する論理回路のシミュレーションを実行する
ためのシミュレーション実行手段と、該シミュレーショ
ン実行手段から前記複数の論理素子のうち互いの間にタ
イミングエラーが発生し得る複数の入力信号を持つ論理
素子について該複数の入力信号の論理値を各々受け取り
、予め設定された前記複数の入力信号の間のタイミング
条件が満たされたかどうかを前記論理値に基いて調べる
ことによって該論理素子におけるタイミングエラーの発
生の有無を判定し、判定の結果をシミュレーション実行
手段に送ることによって該判定の結果をシミュレーショ
ンに反映させるタイミングチェック実行手段とを備えた
論理シミュレータにおいて、シミュレーション実行手段
は、タイミングエラーの発生有りとするフリップフロッ
プに関する判定の結果を受け取った場合に、該フリップ
フロップの出力信号にエラー有りを示す値をいったん設
定したうえでシミュレーションを続行し、所定時間経過
後に該フリップフロップの該出力信号にエラー無しを示
す値を再設定したうえでシミュレーションをさらに続行
する構成を採用したものである。

【００１５】

【作用】請求項１の発明によれば、タイミングチェック
の結果情報が回路中の論理値とは別個の独立したエラー
値として残され、続けて行なわれるシミュレーションに
おいてそのエラー値が論理値と同様に論理回路中を伝搬
する。エラー有りとのエラー値が設定された出力信号が
例えば２入力アンドゲートの一方の端子に入力される場
合には、該アンドゲートの他方の入力が１以外の論理値
のときには該エラー値を伝搬させないけれども、該アン
ドゲートの他方の入力が論理値１のときにはエラー有り
とのエラー値がそのまま該アンドゲートの出力とされて
伝搬する。また、エラー有りとのエラー値が設定された
出力信号が例えば２入力オアゲートの一方の端子に入力
される場合には、該オアゲートの他方の入力が０以外の
論理値のときには該エラー値を伝搬させないけれども、
該オアゲートの他方の入力が論理値０のときにはエラー
有りとのエラー値がそのまま該オアゲートの出力とされ
て伝搬する。このようにして論理値とは別個のエラー値
が論理値と同様に回路中を伝搬するため、タイミングエ
ラーの影響が論理回路中をどのように及んでいくかを知
ることができる。

【００１６】請求項２の発明によれば、タイミングチェ
ック実行手段においてセットアップ条件のチェック結果
とホールド条件のチェック結果とがそろった時点で、つ
まりホールド条件のチェック結果の確定を待ったうえで
両チェック結果が一括してシミュレーション実行手段に
送られる。したがって、セットアップ条件とホールド条
件とのそれぞれのタイミングエラーがシミュレーション
の実行に及ぼす影響が同じになる。

【００１７】請求項３の発明によれば、論理回路中にタ
イミングエラー有りの情報を残すときに、予め設定され
た所定の時間が過ぎた後はエラー無しを示す値に再設定
することにより、実際の論理回路におけるメタステーブ
ル状態に近い状況が実現され、精度の高いシミュレーシ
ョンとなる。

【００１８】

【実施例】以下、本発明の実施例に係る論理シミュレー
タについて、図面を参照しながら説明する。

【００１９】図１は、本発明の一実施例の論理シミュレ
ータの全体構成を示すブロック図である。同図において
、１０１は論理回路のシミュレーションを実行するため
のシミュレーション実行手段である。１０２はシミュレ
ーション制御手段であり、シミュレーション実行手段１
０１でのシミュレーションの実行を制御する。１０３は
タイミングチェック実行手段であり、シミュレーション
実行手段１０１から互いの間にタイミングエラーが発生
し得る複数の入力信号を持つ論理素子について該入力信
号の論理値を各々シミュレーション結果としてリアルタ
イムで受け取り、予め設定されたタイミング条件が満た
されたかどうかを前記入力信号の論理値に基いて調べる
ことによって該論理素子におけるタイミングエラーの発
生の有無を判定し、この判定の結果をシミュレーション
実行手段１０１に送ることによって該判定結果をシミュ
レーションに反映させるものである。

【００２０】ただし、シミュレーション実行手段１０１
は、タイミングチェック実行手段１０３から受け取った
判定結果に基いて論理回路中の論理値とは別個のタイミ
ングエラーの発生の有無を示すエラー値を前記判定がな
された論理素子の出力信号に設定し、さらに該出力信号
を伝搬させるかどうかを前記判定がなされた論理素子の
出力側に結合された他の論理素子の機能に基いて決定し
ながらシミュレーションを続行するものである。つまり
、シミュレーションにおける論理素子の端子の信号は各
々、０、１および不定を示すＸの、３つの論理値のうち
いずれかの論理値をとるだけでなく、エラー有りを示す
Ｅとエラー無しを示すＮとの２つのエラー値のうちいず
れかのエラー値をとる。シミュレーション実行手段１０
１は、信号の論理値が確定しない段階では信号の初期値
として論理値Ｘ（不定値）を設定する。エラー値の初期
値はすべてＮとする。該シミュレーション実行手段１０
１は、ある論理素子についてタイミングエラーの発生有
りとする判定結果をタイミング実行手段１０３から受け
取ったとき、該論理素子の出力信号にエラー有りを示す
ためにエラー値Ｅを設定したうえでシミュレーションを
続行する。

【００２１】また、シミュレーション実行手段１０１は
、少なくとも一部にフリップフロップを含むループ回路
を有する論理回路のシミュレーションを実行する場合に
おいてタイミングエラーの発生有りとするフリップフロ
ップに関する判定の結果を受け取ったときには、メタス
テーブル状態を再現するために、該フリップフロップの
出力信号にエラー値Ｅをいったん設定したうえでシミュ
レーションを続行し、所定時間経過後に該フリップフロ
ップの該出力信号にエラー値Ｎを再設定したうえでシミ
ュレーションをさらに続行するものである。

【００２２】さらに、タイミングチェック実行手段１０
３は、シミュレーション実行手段１０１から複数の論理
素子のうち互いの間にセットアップ条件およびホールド
条件の少なくとも一方に関するタイミングエラーが発生
し得る複数の入力信号を持つ論理素子例えばフリップフ
ロップについて該複数の入力信号の論理値を各々受け取
ったときには、予め設定された前記複数の入力信号の間
のセットアップ条件とホールド条件との両者がともに満
たされたかどうかを前記論理値に基いて調べることによ
って該論理素子におけるタイミングエラーの発生の有無
を判定し、セットアップ条件とホールド条件との両者に
関する１つの該判定の結果をシミュレーション実行手段
１０１に送ることによって該判定の結果をシミュレーシ
ョンに反映させるものである。

【００２３】図２は、上記論理シミュレータのシミュレ
ーション対象となる論理回路の例を示す回路図である。 以下、同図を用いて前記シミュレーション実行手段１０
１の動作を説明する。同図において、２０１はＤタイプ
のフリップフロップであり、入力端子としてＣＬＫ端子
およびＤ端子を持ち、出力端子としてＱ端子を持つ。２
０２はアンドゲートであり、入力端子Ａ、Ｂおよび出力
端子Ｙを持つ。そして、フリップフロップ２０１のＱ端
子がアンドゲート２０２の入力端子Ａに接続されている
。

【００２４】この回路の場合には、フリップフロップ２
０１のＣＬＫ端子とＤ端子との信号の相互の関係でタイ
ミングエラーが発生し得る。したがって、図１のシミュ
レーション実行手段１０１からタイミングチェック実行
手段１０３には、これらの２つの信号値が送られる。タ
イミングチェック実行手段１０３ではこの情報をもとに
タイミングチェックを行ない、その結果をシミュレーシ
ョン実行手段１０１へ送る。シミュレーション実行手段
１０１では、もしタイミングエラー有りという情報が送
られてきたならば、フリップフロップ２０１のＱ端子に
エラー値Ｅを設定する。このエラー値Ｅは、接続先のア
ンドゲート２０２のＡ端子に与えられる。ここで、もし
アンドゲート２０２のＢ端子の論理値が１であれば、Ａ
端子の信号をそのままＹ端子に伝搬させる。すなわち、
Ｂ端子の論理値が１である場合にはＡ端子の信号値が支
配的に働き、エラー値ＥがＹ端子に伝搬する。Ｂ端子の
論理値が１以外（０またはＸ）のときにはエラー値を伝
搬させない。このようにしたシミュレーションの結果を
見ることにより、タイミングエラーによって起こる不確
定信号が回路中をどのように伝搬し、どのように影響が
及んでいくかが容易にわかる。

【００２５】図３は、上記タイミングチェック実行手段
１０３の内部構成例を示すブロック図である。同図にお
いて、３０１は遅延手段であり、フリップフロップのＣ
ＬＫ端子の信号を時間ｂだけ遅延させて出力する。３０
２はセットアップチェック手段であり、時間ａ＋ｂのセ
ットアップ条件が満たされているかどうかをチェックし
、その結果を出力する。ただし、時間ａおよびｂは、各
々前記のとおりフリップフロップのセットアップ時間Ｔ
ｓの下限値およびホールド時間Ｔｈの下限値とする。 セットアップ時間Ｔｓおよびホールド時間Ｔｈが各々下
限値ａおよびｂに一致する場合のフリップフロップの入
力信号の波形を示す前述の図７を参照すると、時間ｂだ
け遅らせた端子ＣＬＫ端子の信号を基準にして時間ａ＋
ｂのセットアップチェックのみを実行するということは
、時間ａのセットアップ条件と時間ｂのホールド条件と
を同時にチェックしていることと等価であることがわか
る。その結果は時刻ｔ２で一括して得られる。すなわち
、セットアップ／ホールド条件とも全く同一のタイミン
グでチェック結果が出てくるため、以後のシミュレーシ
ョンでいかなるようにこのチェック結果を使ったとして
もシミュレーション結果に差異が出ることはない。

【００２６】図４は、上記論理シミュレータのシミュレ
ーション対象となる論理回路の他の例を示す回路図であ
る。以下、同図を用いてシミュレーション実行手段１０
１の動作を説明する。同図において４０１、４０２はフ
リップフロップであり、４０３はオアゲートであって、
これら３つの論理素子がループをなすように互いに結合
されている。それぞれの端子の信号は各々、０、１およ
び不定を示すＸの、３つの論理値のうちいずれかをとる
とともに、エラー有りを示すＥとエラー無しを示すＮと
の２つのエラー値のいずれかをとる。

【００２７】この回路の場合には、フリップフロップ４
０１および４０２のいずれかにタイミングエラー発生有
りとの判定がなされた場合には、エラーが発生したフリ
ップフロップの出力信号にエラー値Ｅをいったん設定し
たうえでシミュレーションを続行し、所定時間経過後に
該フリップフロップの同じ出力信号にエラー値Ｎを再設
定したうえでシミュレーションをさらに続行する。つま
り、実際の論理回路と同様にある程度時間がたつとエラ
ー状態から通常の論理値の状態に戻るのであって、実回
路におけるメタステーブル状態に近い状況がシミュレー
ションで実現できるのである。

【００２８】なお、シミュレーション実行手段１０１で
使う論理値の数や種類については、上記実施例で示した
ものにとらわれるものではない。

【００２９】

【発明の効果】以上説明してきたとおり、請求項１の発
明によれば、従来はタイミングエラーのときには論理値
自体を不定値Ｘに変えていたのを、論理値とは別個のエ
ラー値として残して回路中を伝搬させる構成を採用した
ので、初期値などで発生する不定値Ｘとエラー値とが区
別され、エラー値が回路中を伝搬する様子やその影響を
容易に知ることができるようになる。また、請求項２の
発明によれば、ホールド条件のチェック結果の確定を待
ったうえでセットアップ条件のチェック結果とホールド
条件のチェック結果とを一括してシミュレーション実行
手段に送る構成を採用したので、セットアップ条件とホ
ールド条件とがシミュレーション結果に与える影響が全
く同一になる。さらに、請求項３の発明によれば、一定
の時限をもってエラー有りをエラー無しに戻す構成を採
用したので、実際の論理回路におけるメタステーブル状
態に近い状況の再現が可能になり、精度の高いシミュレ
ーションが実現できる。

【００３０】以上のことから、いずれの請求項に係る発
明によっても設計者やユーザーらの回路検証の効率を上
げることができる効果が得られる。

【図面の簡単な説明】

【図１】　　本発明の一実施例の論理シミュレータの全
体構成を示すブロック図である。

【図２】　　図１の論理シミュレータのシミュレーショ
ン対象となる論理回路の例を示す回路図である。

【図３】　　図１中のタイミングチェック実行手段の内
部構成例を示すブロック図である。

【図４】　　図１の論理シミュレータのシミュレーショ
ン対象となる論理回路の他の例を示す回路図である。

【図５】　　従来の論理シミュレータの全体構成を示す
ブロック図である。

【図６】　　論理シミュレータのシミュレーション対象
となる論理回路に含まれるフリップフロップのタイミン
グ仕様を示すタイミング図である。

【図７】　　論理シミュレータのシミュレーション対象
となる論理回路に含まれるフリップフロップの入力信号
の波形を示すタイミング図であって、セットアップ時間
およびホールド時間が各々下限値に一致する場合を示す
。

【符号の説明】

１０１…シミュレーション実行手段 １０２…シミュレーション制御手段 １０３…タイミングチェック実行手段 ２０１…フリップフロップ ２０２…アンドゲート ３０１…遅延手段 ３０２…セットアップチェック手段 ４０１、４０２…フリップフロップ ４０３…オアゲート ５０１…シミュレーション実行手段 ５０２…シミュレーション制御手段 ５０３…タイミングチェック実行手段

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　複数の論理素子が互いに結合されてな
   る論理回路のシミュレーションを実行するためのシミュ
   レーション実行手段と、該シミュレーション実行手段か
   ら前記複数の論理素子のうち互いの間にタイミングエラ
   ーが発生し得る複数の入力信号を持つ論理素子について
   該複数の入力信号の論理値を各々受け取り、予め設定さ
   れた前記複数の入力信号の間のタイミング条件が満たさ
   れたかどうかを前記論理値に基いて調べることによって
   該論理素子における前記タイミングエラーの発生の有無
   を判定し、該判定の結果を前記シミュレーション実行手
   段に送ることによって該判定の結果を前記シミュレーシ
   ョンに反映させるタイミングチェック実行手段とを備え
   た論理シミュレータにおいて、前記シミュレーション実
   行手段は、前記判定の結果に基いて前記論理回路中の論
   理値とは別個の前記タイミングエラーの発生の有無を示
   すエラー値を前記判定がなされた論理素子の出力信号に
   設定し、さらに該出力信号を伝搬させるかどうかを前記
   判定がなされた論理素子の出力側に結合された他の論理
   素子の機能に基いて決定しながら前記シミュレーション
   を続行することを特徴とする論理シミュレータ。
2. 【請求項２】　　複数の論理素子が互いに結合されてな
   る論理回路のシミュレーションを実行するためのシミュ
   レーション実行手段と、該シミュレーション実行手段か
   ら前記複数の論理素子のうち互いの間にセットアップ条
   件およびホールド条件の少なくとも一方に関するタイミ
   ングエラーが発生し得る複数の入力信号を持つ論理素子
   について該複数の入力信号の論理値を各々受け取り、予
   め設定された前記複数の入力信号の間の前記セットアッ
   プ条件と前記ホールド条件との両者がともに満たされた
   かどうかを前記論理値に基いて調べることによって該論
   理素子における前記タイミングエラーの発生の有無を判
   定し、前記セットアップ条件と前記ホールド条件との両
   者に関する１つの該判定の結果を前記シミュレーション
   実行手段に送ることによって該判定の結果を前記シミュ
   レーションに反映させるタイミングチェック実行手段と
   を備えたことを特徴とする論理シミュレータ。
3. 【請求項３】　　複数の論理素子が互いに結合されてな
   り、かつ少なくとも一部にフリップフロップを含むルー
   プ回路を有する論理回路のシミュレーションを実行する
   ためのシミュレーション実行手段と、該シミュレーショ
   ン実行手段から前記複数の論理素子のうち互いの間にタ
   イミングエラーが発生し得る複数の入力信号を持つ論理
   素子について該複数の入力信号の論理値を各々受け取り
   、予め設定された前記複数の入力信号の間のタイミング
   条件が満たされたかどうかを前記論理値に基いて調べる
   ことによって該論理素子における前記タイミングエラー
   の発生の有無を判定し、該判定の結果を前記シミュレー
   ション実行手段に送ることによって該判定の結果を前記
   シミュレーションに反映させるタイミングチェック実行
   手段とを備えた論理シミュレータにおいて、前記シミュ
   レーション実行手段は、タイミングエラーの発生有りと
   する前記フリップフロップに関する判定の結果を受け取
   った場合に、該フリップフロップの出力信号にエラー有
   りを示す値をいったん設定したうえで前記シミュレーシ
   ョンを続行し、所定時間経過後に該フリップフロップの
   該出力信号にエラー無しを示す値を再設定したうえで該
   シミュレーションをさらに続行することを特徴とする論
   理シミュレータ。