JPH08314994A - 論理シミュレーション方法および論理ライブラリ - Google Patents

Abstract

(57)【要約】 【目的】 セットアップ時間あるいはホールド時間が負
値を取るフリップフロップについて、無駄な設計マージ
ンを加えることなく正確なシミュレーション可能な論理
シミュレーション方法と論理シミュレーションに使用す
る論理ライブラリを提供する。 【構成】 セットアップ時間が負値となるフリップフロ
ップのクロック入力線に論理シミュレーション時に遅延
素子を挿入する。さらに、フリップフロップの遅延時
間、セットアップ時間、ホールド時間について、遅延素
子による遅れ時間を補正する。この結果、無駄な設計マ
ージンを加える事なくセットアップ時間を正値にして正
確な論理シミュレーションが実行可能になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路の論理
シミュレーションに関し、特にCMOS回路の伝達遅延時間
の設計違反を検出するタイミング検証のための論理シミ
ュレーション方法と、クロック信号に同期してデータを
取り込むフリップフロップの論理ライブラリに関する。

【０００２】

【従来の技術】近年、半導体集積回路の高速化および低
電圧化により、論理シミュレーション技術の高精度化が
求められている。論理シミュレーションでは、CMOS回路
の電気信号の伝達遅延時間を算出し、信号が設計者の想
定した時間で伝達して回路が動作するかを検証する。た
とえば、同期回路ではクロック信号に同期してデータが
フリップフロップで取り込まれてラッチされる。この
時、データが遅延して完全にデータがラッチされるまで
にクロック信号が変化した場合、セットアップ時間のエ
ラーとなり間違ったデータがラッチされる。また、逆に
データ信号の変化が早過ぎて完全にラッチされるまでに
データ信号が変化した場合、ホールド時間のエラーとな
り、同様に間違ったデータがラッチされる。このため、
論理シミュレーションで信号のセットアップ時間および
ホールド時間をチェックして、回路が所望の動作を行う
かを検証することは極めて重要な設計工程の一つであ
る。

【０００３】上記した従来の論理シミュレーション方法
の一例としては、特開昭６２−１５６６４および特開昭
６２−１５６６５がある。特開昭６２−１５６６４で
は、論理シミュレーションする際に、データ信号が変化
する時に変化した素子をタイムホイールに接続する。そ
して、データ信号の変化の直後にクロック信号の変化が
あるかどうか監視する。この時、データ信号の変化後、
一定時間内にクロック信号が変化した場合、セットアッ
プ時間エラーを知らせる。また、特開昭６２−１５６６
５では、クロック信号が変化する時に変化した素子をタ
イムホイールに接続する。そして、クロック信号の変化
の直後にデータ信号が変化するかどうか監視する。この
時、クロック信号の変化後、一定時間内にデータ信号が
変化した場合、ホールド時間エラーを知らせる。

【０００４】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、セットアップ時間エラーの検出には、デ
ータ信号変化後のクロック信号を監視する。フリップフ
ロップのセットアップ時間が負である場合、すなわちデ
ータ信号がクロック信号の後で変化しても変化後のデー
タが正常にラッチされる特性を持つフリップフロップで
は、セットアップ時間の検証ができない。そこで、無駄
な設計マージンを加えて便宜的にセットアップ時間を正
にして、エラーの検出ができるようにしていた。そのた
め、クロック信号の変化後にデータ信号が変化した場
合、変化後のデータ信号が正常にラッチされているにも
かかわらずエラー出力されるという問題点がある。

【０００５】また、ホールド時間エラーの検出には、ク
ロック信号変化後のデータ信号を監視する。フリップフ
ロップのホールド時間が負である場合、すなわちデータ
信号がクロック信号の前で変化しても変化前のデータが
正常にラッチされる特性を持つフリップフロップでは、
ホールド時間の検証ができない。そこで、無駄な設計マ
ージンを加えて便宜的にホールド時間を正にして、エラ
ーの検出ができるようにしていた。そのため、クロック
信号の変化前にデータ信号が変化した場合、変化前のデ
ータ信号が正常にラッチされているにもかかわらずエラ
ー出力されるという問題点がある。

【０００６】そこで、本発明は論理シミュレーション時
にフリップフロップ内部の遅延時間を変更するという点
に新たに着目して、論理シミュレーションする時だけに
データ信号あるいはクロック信号に遅延素子を挿入して
信号の変化を遅らせると同時にフリップフロップ内部の
遅延時間を短縮することで、フリップフロップのセット
アップ時間とホールド時間を正値に変更して得られたも
のである。

【０００７】従って本発明は上記問題点に鑑み、その目
的は、セットアップ時間あるいはホールド時間が負値を
取るフリップフロップについて、エラー出力する事なく
正確なシミュレーション可能な論理シミュレーション方
法と論理シミュレーションに使用する論理ライブラリを
提供することにある。

【０００８】

【課題を解決するための手段】上記問題点を解決するた
めに本発明の論理シミュレーション方法は、負値のセッ
トアップ時間を持つフリップフロップを検出する手順
と、前記セットアップ時間の絶対値より大きい第１の遅
延時間を算出する手順と、前記第１の遅延時間だけ遅ら
せる遅延素子を前記フリップフロップのクロック端子の
直前に挿入する手順と、前記クロック端子から前記フリ
ップフロップの出力端子までの第２の遅延時間を前記第
２の遅延時間から前記第１の遅延時間を引いた値に変更
する手順と、前記セットアップ時間と前記第１の遅延時
間を加えた値を前記フリップフロップのセットアップ時
間とする手順を備えたものである。

【０００９】また、本発明の論理シミュレーション方法
は、負値のホールド時間を持つフリップフロップを検出
する手順と、前記ホールド時間の絶対値より大きい第３
の遅延時間を算出する手順と、前記第３の遅延時間だけ
遅らせる遅延素子を前記フリップフロップのデータ入力
端子の直前に挿入する手順と、前記ホールド時間と前記
第３の遅延時間を加えた値を前記フリップフロップのホ
ールド時間とする手順を備えたものである。

【００１０】また、本発明の論理論理ライブラリは、負
値のセットアップ時間の絶対値より大きい値である第４
の遅延時間だけ遅らせる遅延素子と、前記遅延素子が接
続された前記フリップフロップのクロック端子と、前記
第４の遅延時間を引いた値を入力された前記クロック端
子から前記フリップフロップの出力端子までの第５の遅
延時間と、前記第４の遅延時間を加えられたセットアッ
プ時間を備えたものである。

【００１１】また、本発明の論理論理ライブラリは、負
値のホールド時間の絶対値より大きい第６の遅延時間だ
け遅らせる遅延素子と、前記遅延素子が接続された前記
フリップフロップのデータ端子と、前記第６の遅延時間
を加えられたホールド時間を備えたものである。

【００１２】

【作用】本発明は上記した構成によって、負値のセット
アップ時間を取るフリップフロップについて、論理シミ
ュレーションする時に遅延素子をクロック信号に挿入す
ると同時にクロック端子から出力端子までの遅延時間を
短縮することで、フリップフロップからの出力信号を遅
らせる事なく同じ論理動作を実現して、セットアップ時
間を正値として正確な論理シミュレーションが可能とな
り、タイミング調整の余分のゲートによる回路増大を避
けることができる。さらに、上記した構成のフリップフ
ロップの論理ライブラリを利用することで、論理シミュ
レーションの回路図を容易に変更でき、正確な論理シミ
ュレーションが実行できる。

【００１３】また、負値のホールド時間を取るフリップ
フロップについて、論理シミュレーションする時に遅延
素子をデータ信号に挿入してホールド時間を正値とする
ことで、同じ論理動作を実現して正確な論理シミュレー
ションが実行でき、タイミング調整の余分のゲートによ
る回路増大を避けることができる。さらに、上記した構
成のフリップフロップの論理ライブラリを利用すること
で、論理シミュレーションの回路図を容易に変更でき、
正確な論理シミュレーションが実行できる。

【００１４】

【実施例】以下本発明の一実施例の論理シミュレーショ
ン方法について、図面を参照しながら説明する。

【００１５】（実施例１）図１は本発明の第１の実施例
における論理シミュレーション方法のアルゴリズム図で
ある。図１において、５０、５１、５２、５３、５４、
５５、５６は処理である。また、図２は第１の実施例に
おける回路変換例である。図２において、１０、１３は
フリップフロップである。１１、１２、１４は論理素子
である。１５はデータ信号である。１６、１７はクロッ
ク信号である。１８は遅延素子である。図３は、第１の
実施例における変換された信号を示すタイミング図であ
る。

【００１６】以上のように構成された論理シミュレーシ
ョン方法について、以下図１、図２及び図３を用いてそ
の動作を説明する。

【００１７】まず図３は、負値となるセットアップ時間
を示している。フリップフロップ１３に入力されるクロ
ック信号１６が図３のクロック波形Aで、データ信号１
５がデータ波形Bである場合、クロック信号１６の変化
後データ信号１５が変化している。この時、フリップフ
ロップ１３はデータ信号１５の変化後のデータを正常に
取り込んでいるとする。この場合、フリップフロップ１
３のセットアップ時間は負値となる。

【００１８】このため、本実施例では、処理５０で入力
された回路図の中で、処理５１で負のセットアップ時間
を持つフリップフロップ１３を検出する。処理５２で
は、データ信号１５の変化時間t1とクロック信号１６の
変化時間t0の差を求めて、セットアップ時間を正にする
ためにクロック信号１６を遅らせる時間Δt（＝t1−t0
＋ユニット遅延）を求める。ユニット遅延はシミュレー
タを正常に動作させるための最小遅延時間である。その
後、処理５３では、Δtだけクロック信号を遅らせる遅
延素子１８をフリップフロップ１３のクロック端子の直
前に挿入して回路を変更する。この結果、クロック信号
１６からΔtだけ遅れたクロック信号１７が、図３に示
す遅延したクロック波形Cとなりフリップフロップ１３
に供給される。さらに、処理５４では、遅延素子１８の
挿入でフリップフロップ１３からの出力信号が遅れない
ように、フリップフロップ１３のクロック端子から出力
端子までの遅延時間をΔtだけ短くする。この結果、処
理５５でフリップフロップ１３のセットアップ時間が正
値になり、処理５５での論理シミュレーションが可能に
なる。

【００１９】以上のように本実施例によれば、負値のセ
ットアップ時間を持つフリップフロップを検出する手順
と、前記セットアップ時間の絶対値より大きい第１の遅
延時間を算出する手順と、前記第１の遅延時間だけ遅ら
せる遅延素子を前記フリップフロップのクロック端子の
直前に挿入する手順と、前記クロック端子から前記フリ
ップフロップの出力端子までの第２の遅延時間を前記第
２の遅延時間から前記第１の遅延時間を引いた値に変更
する手順と、前記セットアップ時間と前記第１の遅延時
間を加えた値を前記フリップフロップのセットアップ時
間とする手順を設けることにより、出力信号を遅らせる
事なくセットアップ時間を正値として正確な論理シミュ
レーションが可能となり、タイミング調整の余分のゲー
トによる回路増大を避けることができる。

【００２０】（実施例２）図４は本発明の第２の実施例
における論理シミュレーション方法のアルゴリズム図で
ある。図４において、５０、６１、６２、６３、６４、
５５は処理である。また、図５は第２の実施例における
回路変換例である。図５において、２０、２１はフリッ
プフロップである。２２は論理素子である。２４、２５
はデータ信号である。２３はクロック信号である。２６
は遅延素子である。図６は、第２の実施例における変換
された信号を示すタイミング図である。

【００２１】以上のように構成された論理シミュレーシ
ョン方法について、以下図４、図５及び図６を用いてそ
の動作を説明する。

【００２２】まず図６は、負値となるホールド時間を示
している。フリップフロップ２１に入力されるクロック
信号２３が図６のクロック波形Dで、データ信号２４が
データ波形Eである場合、クロック信号２３の変化前に
データ信号２４が変化している。この時、フリップフロ
ップ２１はデータ信号２４の変化前のデータを正常に取
り込んでいるとする。この場合、フリップフロップ２１
のホールド時間は負値となる。

【００２３】このため、本実施例では、処理５０で入力
された回路図の中で、処理６１で負のホールド時間を持
つフリップフロップ２１を検出する。処理６２では、デ
ータ信号２４の変化時間t4とクロック信号２３の変化時
間t3の差を求めて、ホールド時間を正にするためにデー
タ信号２４を遅らせる時間Δt（＝t3−t4＋ユニット遅
延）を求める。ユニット遅延はシミュレータを正常に動
作させるための最小遅延時間である。その後、処理６３
では、Δtだけ信号を遅らせる遅延素子２６を挿入して
回路を変更する。この結果、データ信号２４からΔtだ
け遅れたデータ信号２５が、図６に示すデータ波形Fと
なってフリップフロップ２１に供給される。この結果、
処理６４では、フリップフロップ２１のホールド時間を
正値に変更し、処理５５での論理シミュレーションが可
能になる。

【００２４】以上のように本実施例によれば、負値のホ
ールド時間を持つフリップフロップを検出する手順と、
前記ホールド時間の絶対値より大きい第３の遅延時間を
算出する手順と、前記第３の遅延時間だけ遅らせる遅延
素子を前記フリップフロップのデータ入力端子の直前に
挿入する手順と、前記ホールド時間と前記第３の遅延時
間を加えた値を前記フリップフロップのホールド時間と
する手順を設けることにより、正確な論理シミュレーシ
ョンが実現でき、タイミング調整の余分のゲートによる
回路増大を避けることができる。

【００２５】なお、第１の実施例において、クロック波
形の変化時刻からデータ波形の変化後のデータがラッチ
できる時刻の最大値を処理５２でΔtとしてもよい。ま
た、第２の実施例において、処理６２において、Δtを
データ波形の変化前のデータがラッチできる時刻の最大
値としてもよい。

【００２６】また、第１の実施例と第２の実施例におい
て、遅延素子とフリップフロップをまとめてフリップフ
ロップの論理シミュレーション用の論理ライブラリとす
ることで、論理シミュレーション時にフリップフロップ
の論理モデルが遅延素子とフリップフロップに容易に展
開されて、正確な論理シミュレーションが実行できる。

【００２７】

【発明の効果】以上のように本実施例によれば、負値の
セットアップ時間を持つフリップフロップを検出する手
順と、前記セットアップ時間の絶対値より大きい第１の
遅延時間を算出する手順と、前記第１の遅延時間だけ遅
らせる遅延素子を前記フリップフロップのクロック端子
の直前に挿入する手順と、前記クロック端子から前記フ
リップフロップの出力端子までの第２の遅延時間を前記
第２の遅延時間から前記第１の遅延時間を引いた値に変
更する手順と、前記セットアップ時間と前記第１の遅延
時間を加えた値を前記フリップフロップのセットアップ
時間とする手順を設けることにより、出力信号を遅らせ
る事なくセットアップ時間を正値として正確な論理シミ
ュレーションが可能となり、タイミング調整の余分のゲ
ートによる回路増大を避けることができる。

【００２８】また、負値のホールド時間を持つフリップ
フロップを検出する手順と、前記ホールド時間の絶対値
より大きい第３の遅延時間を算出する手順と、前記第３
の遅延時間だけ遅らせる遅延素子を前記フリップフロッ
プのデータ入力端子の直前に挿入する手順と、前記ホー
ルド時間と前記第３の遅延時間を加えた値を前記フリッ
プフロップのホールド時間とする手順を設けることによ
り、正確な論理シミュレーションが実現でき、タイミン
グ調整の余分のゲートによる回路増大を避けることがで
きる。

【００２９】また、負値のセットアップ時間の絶対値よ
り大きい値である第４の遅延時間だけ遅らせる遅延素子
と、前記遅延素子が接続された前記フリップフロップの
クロック端子と、前記第４の遅延時間を引いた値を入力
された前記クロック端子から前記フリップフロップの出
力端子までの第５の遅延時間と、前記第４の遅延時間を
加えられたセットアップ時間を設けることにより、遅延
素子とフリップフロップをまとめてフリップフロップの
論理シミュレーション用の論理ライブラリとすること
で、論理シミュレーション時にフリップフロップの論理
モデルが遅延素子とフリップフロップに展開されて、正
確な論理シミュレーションが実行できる。

【００３０】また、負値のホールド時間の絶対値より大
きい第６の遅延時間だけ遅らせる遅延素子と、前記遅延
素子が接続された前記フリップフロップのデータ端子
と、前記第６の遅延時間を加えられたホールド時間を設
けることにより、遅延素子とフリップフロップをまとめ
てフリップフロップの論理シミュレーション用の論理ラ
イブラリとすることで、論理シミュレーション時にフリ
ップフロップの論理モデルが遅延素子とフリップフロッ
プに展開されて、正確な論理シミュレーションが実行で
きる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における論理シミュレー
ション方法のアルゴリズムを示す図

【図２】同実施例における回路変換例を示す図

【図３】同実施例における変換された信号を示すタイミ
ング図

【図４】本発明の第２の実施例における論理シミュレー
ション方法のアルゴリズム図である。

【図５】同実施例における回路変換例を示す図

【図６】同実施例における変換された信号を示すタイミ
ング図

【符号の説明】

１０、１３ フリップフロップ １１、１２、１４ 論理素子 １５ データ信号 １６、１７ クロック信号 １８ 遅延素子 ２０、２１ フリップフロップ ２２ 論理素子 ２３ クロック信号 ２４、２５ データ信号 ２６ 遅延素子

Claims (8)

【特許請求の範囲】
1. 【請求項１】負値のセットアップ時間を持つフリップフ
   ロップを検出する手順と、 前記セットアップ時間の絶対値より大きい第１の遅延時
   間を算出する手順と、 前記第１の遅延時間だけ遅らせる遅延素子を前記フリッ
   プフロップのクロック端子の直前に挿入する手順と、 前記クロック端子から前記フリップフロップの出力端子
   までの第２の遅延時間を前記第２の遅延時間から前記第
   １の遅延時間を引いた値に変更する手順と、 前記セットアップ時間と前記第１の遅延時間を加えた値
   を前記フリップフロップのセットアップ時間とする手順
   とを備えたことを特徴とする半導体集積回路の論理シミ
   ュレーション方法。
2. 【請求項２】第１の遅延時間は、 セットアップ時間の絶対値と単位遅延時間との和とする
   ことを特徴とする請求項１記載の論理シミュレーション
   方法。
3. 【請求項３】負値のホールド時間を持つフリップフロッ
   プを検出する手順と、 前記ホールド時間の絶対値より大きい第３の遅延時間を
   算出する手順と、 前記第３の遅延時間だけ遅らせる遅延素子を前記フリッ
   プフロップのデータ入力端子の直前に挿入する手順と、 前記ホールド時間と前記第３の遅延時間を加えた値を前
   記フリップフロップのホールド時間とする手順とを備え
   たことを特徴とする半導体集積回路の論理シミュレーシ
   ョン方法。
4. 【請求項４】第３の遅延時間は、 ホールド時間の絶対値と単位遅延時間との和とすること
   を特徴とする請求項２記載の論理シミュレーション方
   法。
5. 【請求項５】半導体集積回路の論理シミュレーションで
   クロック信号に同期してデータを取り込むフリップフロ
   ップの論理ライブラリであって、 負値のセットアップ時間の絶対値より大きい値である第
   ４の遅延時間だけ遅らせる遅延素子と、 前記遅延素子が接続された前記フリップフロップのクロ
   ック端子と、 前記第４の遅延時間を引いた値を入力された前記クロッ
   ク端子から前記フリップフロップの出力端子までの第５
   の遅延時間と、 前記第４の遅延時間を加えられたセットアップ時間とを
   備えたことを特徴とするフリップフロップの論理ライブ
   ラリ。
6. 【請求項６】第４の遅延時間は、 セットアップ時間の絶対値と単位遅延時間との和とする
   ことを特徴とする請求項５記載の論理ライブラリ。
7. 【請求項７】半導体集積回路の論理シミュレーションで
   クロック信号に同期してデータを取り込むフリップフロ
   ップの論理ライブラリであって、 負値のホールド時間の絶対値より大きい第６の遅延時間
   だけ遅らせる遅延素子と、 前記遅延素子が接続された前記フリップフロップのデー
   タ端子と、前記第６の遅延時間を加えられたホールド時
   間とを備えたことを特徴とする論理ライブラリ。
8. 【請求項８】第６の遅延時間は、 ホールド時間の絶対値と単位遅延時間との和とすること
   を特徴とする請求項７記載の論理ライブラリ。