JPS6215664A - 論理シミユレ−タ - Google Patents
論理シミユレ−タInfo
- Publication number
- JPS6215664A JPS6215664A JP60154853A JP15485385A JPS6215664A JP S6215664 A JPS6215664 A JP S6215664A JP 60154853 A JP60154853 A JP 60154853A JP 15485385 A JP15485385 A JP 15485385A JP S6215664 A JPS6215664 A JP S6215664A
- Authority
- JP
- Japan
- Prior art keywords
- input
- time
- change
- gate circuit
- timing error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、標準遅延モデルにもとすく論理シミュレータ
に関する。
に関する。
（従来技術とその問題点）
ＶＬＳＩの発展と論理装置の拡大に伴って、論理シミュ
レーションの役割りは増々重要になり、ワークステーシ
ョン上での高速な処理が必要になってきている。この要
望に答えるために各種の論理シミュレータが開発されて
いる（例えば、情報処理′２５巻１０号ＣＡＤ専用処理
装置に開発の例が発表されている）、シかし、従来の論
理シミュレータは高速性を追求しているから、従来のソ
フトウェアで検証していた重要な機能をいくつか落とし
ていた。その一つがセットアツプタイミングの検証機能
である。
レーションの役割りは増々重要になり、ワークステーシ
ョン上での高速な処理が必要になってきている。この要
望に答えるために各種の論理シミュレータが開発されて
いる（例えば、情報処理′２５巻１０号ＣＡＤ専用処理
装置に開発の例が発表されている）、シかし、従来の論
理シミュレータは高速性を追求しているから、従来のソ
フトウェアで検証していた重要な機能をいくつか落とし
ていた。その一つがセットアツプタイミングの検証機能
である。
そこで、本発明の目的は、セットアツプタイミングの検
証機能を有する論理シミュレータの提供にある。
証機能を有する論理シミュレータの提供にある。
（問題点を解決するための手段）
前述の問題点を解決するために本発明が提供する手段は
、標準遅延モデルの論理シミュレータであって、フリッ
プフロップのデータ入力及びクロック入力をそれぞれ入
力Ａ及び入力Ｂとし、この入力Ａが出力にその値の変化
を伝播させるまでの時間を前記フリップフロップのセッ
トアツプタイムと同一にし、前記入力Ｂが出力にその値
の変化を伝播させるまでの時間を０にするゲート回路を
自動的に生成する回路自動変換装置と、前記入力Ａに変
化があってから前記セットアツプタイム後に前記ゲート
回路の評価を行なえるようにするタイムホイールと、前
記入力Ｂに変化がありさらに前記ゲート回路が前記タイ
ムホイールに接読されていたとき、セットアツプタイミ
ングエラー信号を発生するセットアツプタイミングエラ
ー検出装置とからなることを特徴とする。
、標準遅延モデルの論理シミュレータであって、フリッ
プフロップのデータ入力及びクロック入力をそれぞれ入
力Ａ及び入力Ｂとし、この入力Ａが出力にその値の変化
を伝播させるまでの時間を前記フリップフロップのセッ
トアツプタイムと同一にし、前記入力Ｂが出力にその値
の変化を伝播させるまでの時間を０にするゲート回路を
自動的に生成する回路自動変換装置と、前記入力Ａに変
化があってから前記セットアツプタイム後に前記ゲート
回路の評価を行なえるようにするタイムホイールと、前
記入力Ｂに変化がありさらに前記ゲート回路が前記タイ
ムホイールに接読されていたとき、セットアツプタイミ
ングエラー信号を発生するセットアツプタイミングエラ
ー検出装置とからなることを特徴とする。
（発明の概念）
本発明は、フリップフロ・Ｘブタイミングのエラー検出
機能を有する標準遅延モデルの論理シミュレーションに
関するものである。標準遅延モデルにおいては、素子の
入力に変化が生じると、第２図に示すように、その素子
は、タイムホイールに繋がれる。タイムホイールは、時
間毎に区切られていて、その素子がつながれる場所は現
在の時刻の所から遅延時間だけはなれた所につながれる
。
機能を有する標準遅延モデルの論理シミュレーションに
関するものである。標準遅延モデルにおいては、素子の
入力に変化が生じると、第２図に示すように、その素子
は、タイムホイールに繋がれる。タイムホイールは、時
間毎に区切られていて、その素子がつながれる場所は現
在の時刻の所から遅延時間だけはなれた所につながれる
。
遅延時間というのは、入力の変化が出力に伝わるまでの
時間をさす。
時間をさす。
標準遅延モデルでは、現在の時刻の所につながれた素子
について新しい出力を求める。そして、この出力に繋が
れた素子を見つけ、上に述べたような処理を行なう。も
し、現在の時刻につながれた素子についての処理が全て
終了したとき、時計を進め、次の時間に対してシミュレ
ーションを行なう。
について新しい出力を求める。そして、この出力に繋が
れた素子を見つけ、上に述べたような処理を行なう。も
し、現在の時刻につながれた素子についての処理が全て
終了したとき、時計を進め、次の時間に対してシミュレ
ーションを行なう。
フリップフロップのシミュレーションも、上に述べた処
理により行なわれるが、フリップフロップにはタイミン
グについての約束がある。フリップフロップには、デー
タ入力とクロック入力とがあり、クロ・ンク入力に変化
があったとき、データ入力にある信号をもとにして出力
を決めることになっている。しかし、出力を保証するた
めには、第３図のタイミング図における時刻１．に起こ
るクロック入力の変化に先だってデータ入力が安定して
いなくてはならない。この時間Ｔ、をセットアツプタイ
ムと呼ぶ、もし、セットアツプタイムＴ、よりも小さい
時間の中で、データ入力の変化（時刻ｔ−）後、クロッ
ク入力が変化すると、出力は保証されない。そこで、こ
のタイミングが正しいかどうかを検出することが論理シ
ミュレータの機能を高くする。
理により行なわれるが、フリップフロップにはタイミン
グについての約束がある。フリップフロップには、デー
タ入力とクロック入力とがあり、クロ・ンク入力に変化
があったとき、データ入力にある信号をもとにして出力
を決めることになっている。しかし、出力を保証するた
めには、第３図のタイミング図における時刻１．に起こ
るクロック入力の変化に先だってデータ入力が安定して
いなくてはならない。この時間Ｔ、をセットアツプタイ
ムと呼ぶ、もし、セットアツプタイムＴ、よりも小さい
時間の中で、データ入力の変化（時刻ｔ−）後、クロッ
ク入力が変化すると、出力は保証されない。そこで、こ
のタイミングが正しいかどうかを検出することが論理シ
ミュレータの機能を高くする。
セットアツプタイミングの検出の基本的な機能は次の通
りである。フリップフロップに対して１つのゲート回路
を設ける。フリップフロップのデータの入力を、ゲート
回路の一方の入力とする。
りである。フリップフロップに対して１つのゲート回路
を設ける。フリップフロップのデータの入力を、ゲート
回路の一方の入力とする。
これを入力Ａとする。又、フリップフロップのクロック
の入力を、ゲート回路の他方の入力とする。これを入力
Ｂとする。入力Ａに対する遅延をセットアツプタイムと
し、入力Ｂに対する遅延をＯとする。このようにすると
、セットアツプタイミングのエラーが生じたときは、こ
のゲート回路がタイムホイールと繋がれているときにク
ロック入力即ち入力Ｂに変化が発生したときである。
の入力を、ゲート回路の他方の入力とする。これを入力
Ｂとする。入力Ａに対する遅延をセットアツプタイムと
し、入力Ｂに対する遅延をＯとする。このようにすると
、セットアツプタイミングのエラーが生じたときは、こ
のゲート回路がタイムホイールと繋がれているときにク
ロック入力即ち入力Ｂに変化が発生したときである。
従って、このような状況のとき、エラーとして検出する
ことにより、セットアツプタイミングのエラーを検出す
ることができる。
ことにより、セットアツプタイミングのエラーを検出す
ることができる。
（実施例）
第１図は、本発明の一実施例の構成を示す図である。自
動変換装置１はフリップフロップに対しては、第４図の
ように回路を変換する装置である。即ち、フリップフロ
ップに対して、１つのゲート回路を用意する。このゲー
ト回路は、フリップフロップのデータ入力を、入力Ａと
し、又、フリップフロップのクロック入力を入力Ｂとす
る。
動変換装置１はフリップフロップに対しては、第４図の
ように回路を変換する装置である。即ち、フリップフロ
ップに対して、１つのゲート回路を用意する。このゲー
ト回路は、フリップフロップのデータ入力を、入力Ａと
し、又、フリップフロップのクロック入力を入力Ｂとす
る。
入力Ａの遅延時間はセットアツプタイム、入力Ｂの遅延
時間はＯである。制御部４は、論理シミュレータの全体
制御を行なうものである。自動変換袋Ｗ１によって作ら
れた回路をもとに、制御部４は、各素子をタイムホイー
ル２につなぐ、そしてタイムホイール２を使って各素子
の新しい出力を求める。もし、出力に変化がある場合に
は、この出力に繋がれた素子を、タイムホイール２に接
続する。そのとき、繋ぐ場所はこの素子の入力に対する
遅延時間後である。セットアツプタイミングエラー検出
装置３は、プリッププロップに対して作られたゲート回
路がタイムホイール２に接続きれているか調べる。もし
、そのようなゲート回路があった場合には、そのクロッ
ク入力に変化があるかどうかを制御部４より知らせても
らう、もし、変化があった場合には、セットアツプタイ
ミングエラーとして、制御部４に知らせる。
時間はＯである。制御部４は、論理シミュレータの全体
制御を行なうものである。自動変換袋Ｗ１によって作ら
れた回路をもとに、制御部４は、各素子をタイムホイー
ル２につなぐ、そしてタイムホイール２を使って各素子
の新しい出力を求める。もし、出力に変化がある場合に
は、この出力に繋がれた素子を、タイムホイール２に接
続する。そのとき、繋ぐ場所はこの素子の入力に対する
遅延時間後である。セットアツプタイミングエラー検出
装置３は、プリッププロップに対して作られたゲート回
路がタイムホイール２に接続きれているか調べる。もし
、そのようなゲート回路があった場合には、そのクロッ
ク入力に変化があるかどうかを制御部４より知らせても
らう、もし、変化があった場合には、セットアツプタイ
ミングエラーとして、制御部４に知らせる。
（発明の効果）
上述の如く、本発明の論理シミュレータによれば、セッ
トアツプタイミングを検証することができる。
トアツプタイミングを検証することができる。
第１図は本発明の一実施例の構成を示す図、第２図はタ
イムホイールの説明図、第３図はフリップフロップの入
力信号のタイミング図、第４図は自動変換装置による回
路の変換の概念を示す図である。 図中、１は自動変換装置、２はタイムホイール、３はセ
ットアツプタイミングエラー検出装置、４は制御部であ
る。 代理人弁理士 本 庄 伸 介 第１図 第２図 第３図 ＝ 、： 第４図
イムホイールの説明図、第３図はフリップフロップの入
力信号のタイミング図、第４図は自動変換装置による回
路の変換の概念を示す図である。 図中、１は自動変換装置、２はタイムホイール、３はセ
ットアツプタイミングエラー検出装置、４は制御部であ
る。 代理人弁理士 本 庄 伸 介 第１図 第２図 第３図 ＝ 、： 第４図
Claims (1)
- 標準遅延モデルの論理シミュレータにおいて、フリップ
フロップのデータ入力及びクロック入力をそれぞれ入力
Ａ及び入力Ｂとし、この入力Ａが出力にその値の変化を
伝播させるまでの時間を前記フリップフロップのセット
アップタイムと同一にし、前記入力Ｂが出力にその値の
変化を伝播させるまでの時間を０にするゲート回路を自
動的に生成する回路自動変換装置と、前記入力Ａに変化
があってから前記セットアップタイム後に前記ゲート回
路の評価を行なえるようにするタイムホィールと、前記
入力Ｂに変化がありさらに前記ゲート回路が前記タイム
ホィールに接続されていたとき、セットアップタイミン
グエラー信号を発生するセットアップタイミングエラー
検出装置とからなることを特徴とする論理シミュレータ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60154853A JPS6215664A (ja) | 1985-07-13 | 1985-07-13 | 論理シミユレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60154853A JPS6215664A (ja) | 1985-07-13 | 1985-07-13 | 論理シミユレ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6215664A true JPS6215664A (ja) | 1987-01-24 |
Family
ID=15593332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60154853A Pending JPS6215664A (ja) | 1985-07-13 | 1985-07-13 | 論理シミユレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6215664A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5046334A (en) * | 1987-10-07 | 1991-09-10 | Nagata Seiki Kabushiki Kaisha | Electromagnetic needle selector for circular knitting machines |
| US5105374A (en) * | 1989-03-24 | 1992-04-14 | Mitsubishi Denki Kabushiki Kaisha | Circuit simulator |
| US5345309A (en) * | 1991-10-10 | 1994-09-06 | Ball Corporation | Precision three dimensional profiling and measurement system for cylindrical containers |
-
1985
- 1985-07-13 JP JP60154853A patent/JPS6215664A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5046334A (en) * | 1987-10-07 | 1991-09-10 | Nagata Seiki Kabushiki Kaisha | Electromagnetic needle selector for circular knitting machines |
| US5105374A (en) * | 1989-03-24 | 1992-04-14 | Mitsubishi Denki Kabushiki Kaisha | Circuit simulator |
| US5345309A (en) * | 1991-10-10 | 1994-09-06 | Ball Corporation | Precision three dimensional profiling and measurement system for cylindrical containers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4845712A (en) | State machine checker | |
| JPH04257932A (ja) | ディジタルシグナルプロセッサのエミュレート用チップ | |
| JPH0654474B2 (ja) | 時間に関連した誤り検出装置とその方法 | |
| JPS6215664A (ja) | 論理シミユレ−タ | |
| US4616335A (en) | Apparatus for suspending a system clock when an initial error occurs | |
| JPS6215665A (ja) | 論理シミユレ−タ | |
| JPH09153073A (ja) | シミュレーション装置およびその方法 | |
| US5422896A (en) | Timing check circuit for a functional macro | |
| Prakash et al. | Design and Verification of Advanced Peripheral Bus (APB) RAM using System Verilog | |
| JP2979918B2 (ja) | 割り込み検出回路 | |
| JP3123982B2 (ja) | 論理シミュレーション方法 | |
| JPS6235143B2 (ja) | ||
| JPH08314994A (ja) | 論理シミュレーション方法および論理ライブラリ | |
| JPH06176095A (ja) | ディジタル回路シミュレーション方法 | |
| JPH04148881A (ja) | ロジックテスタ | |
| JPS6124324A (ja) | デイジタルタイマの点検回路 | |
| JPH05191270A (ja) | ワイヤードオア方法およびワイヤードオア回路 | |
| JPH09146980A (ja) | 論理遅延シミュレーション方法 | |
| JPS63282571A (ja) | 論理回路の合成方式 | |
| JPH01223521A (ja) | 大規模集積回路 | |
| JPH02224070A (ja) | 論理回路の遅延時間解析装置 | |
| JPH0746123B2 (ja) | 集積回路の試験方式 | |
| JPS6310244A (ja) | 故障辞書作成方法 | |
| JPS60152122A (ja) | 論理回路シミユレ−シヨン方法 | |
| JPS6095637A (ja) | エラ−検出方式 |