CN1318965C

CN1318965C - 测试式样产生方法与其装置

Info

Publication number: CN1318965C
Application number: CNB021320977A
Authority: CN
Inventors: 王恒毅
Original assignee: Winbond Electronics Corp
Current assignee: Winbond Electronics Corp
Priority date: 2002-09-10
Filing date: 2002-09-10
Publication date: 2007-05-30
Anticipated expiration: 2022-09-10
Also published as: CN1482541A

Abstract

一种测试式样产生方法与其装置，其产生方法具有：以测试式样转成程序对待测元件作模拟测试以得到模拟测试结果；将此程序写入存储装置中；使用存储装置对待测元件作实际测试以得到实际测试结果；比较模拟测试结果与实际测试结果，如果相符，使用此存储装置对待测元件作连续测试且测试过程回圈间没有延迟时间存在，则此测试式样产生方完成，如果不相符，则重新检视与调整程序，直到完成；本发明的以软件写入硬件对待测元件作测试的方式，使测试式样来源对集成电路作测试且于测试过程中不会出现因动态回圈所造成延迟时间的问题。

Description

测试式样产生方法与其装置

技术领域

本发明涉及集成电路的制作中一种测试式样来源设计方式及系统与结构，尤其是一种使用硬件实现软件模拟的测试式样产生方法与其装置。

背景技术

当集成电路(integrated circuit以下简称IC)在做测试的时候，往往都需要通过测试式样(test pattern)来测试此IC功能是否正常，并通过交流(alternating current以下简称AC)信号分析来对此IC作错误分析(failure analysis)。测试式样来源(test pattern sources)是AC信号分析所需要的工具，其测试式样系统必须符合轻巧与经济并能配合E-Beam、EMMI或probe station等FA仪器使用。对于IC的AC信号分析，能预先获得IC内部各标准细胞(STD cell)的输出/输出信号关系，使得FA的定位有信号推导的依据，也就能提高FA定位的成功率。FA所需的AC信号源，不论在IC内部侦测信号的测量或用类似E-Beam image比对分析，通常是由测试式样来源输出动态(dynamic)信号重复测试(repeat run)，而在AC信号作回圈测试的时候，亦希望此信号源能稳定及连续，不会存在回圈延迟时间(clock delay time)问题的影响。

习知测试式样来源通常为使用软件模拟出测试式样。通过软件所模拟出来的测试式样信号输入至待测元件，再搭配FA仪器使用，来达到IC侦错的定位目标。而使用习知方法所产生的测试式样用以对IC侦错的定位，其面临的问题大概有以下几种情况：

1.当使用EMMI(Emission Microscope)FA(Failure Analysis)仪器时，测试式样只能通过DC信号对待测元件作侦错定位，所以此方式的侦测结果也仅受限于DC的FA类型，如热点(hot spot)的定位。

2.使用逻辑分析(logic analysis，以下简称LA)式样产生器搭配E-Beam FA(Failure Analysis)时，发现image会出现信号闪烁的情况。也就是测试式样执行的时间很短(约为μ秒等级)，而LA式样产生器内部软硬件处理时间则因为回圈间的延迟时间而造成处理时间相对太长(约为秒等级)所导致。

3.第2点的情况也同时出现在目前先进的测试机台上，如SC机型在10MHZ测试频率回圈的延迟时间存在大约2μ秒的处理时间。

4.使用PC module board搭配E-Beam利用简单的测试式样信号作image分析以侦错IC。其缺点亦为测试过程中，程序的回圈与回圈间的延迟时间影响测试信号的测量。

因此，测试式样可因为碍于FA仪器的关系而受限于只能使用DC信号或是因为信号源在使用软件产生测试式样的机制下，程序的回圈与回圈间存在延迟时间(delay time)而造成测试信号不易测量。

发明内容

有鉴于此，本发明提出一种测试式样产生方法与其结构可以在使用测试式样对IC作动态测试的过程中，其动态信号在回圈与回圈之间具连续性，即回圈与回圈之间不存在延迟时间。

本发明提出一种测试式样产生方法，其步骤包括：提出适用于一待测元件的一测试式样；列出并分析该测试式样；将该测试式样以一数字电路描述语言描述并模拟该数字电路描述语言以得到一模拟测试式样，将该模拟测试式样对该待测元件作测试以得到一模拟测试结果；将该数字电路描述语言写入至一存储装置中；使用该存储装置内的该数字电路描述语言对该待测元件作测试以得到一实际测试结果；以及比较该模拟测试结果以及该实际测试结果，如果相符，使用该存储装置对该待测元件作连续测试，且测试过程中，该测试式样产生信号的回圈间没有一延迟时间；如果不相符，则检视与调整该数字电路描述语言以重新写入该存储装置。

在本发明的较佳实施例中，使用该存储装置对该待测元件作测试，而该数字电路描述语言运作方式为：计数重置；开始以该测试式样的周期作一计数并根据该计数使待测元件接受该测试式样资料程序码与该测试式样长度程序码分别产生的一测试资料信号与一测试长度信号作测试；测试结束时，该待测元件产生一测试结果信号；以及比较一正常测试结果信号与该测试结果信号，如果相符，发出一正常指示信号，如果不相符，则发出一错误指示信号。

本发明另外提出一种测试式样产生装置，该测试式样产生装置用以对一待测元件作一测试式样测试，该装置包括：一第一只读存储装置，该第一只读存储装置储存一测试式样资料程序码并输出一测试资料信号；一第二只读存储装置，该第二只读存储装置储存一测试式样长度程序码并输出一测试长度信号：一计数装置，该计数装置电性连接该第一只读存储装置以及该第二只读存储装置且根据该测试式样的周期计数；一待测元件连接装置，该待测元件连接装置电性连接该第一只读存储装置与该第二只读存储装置，传递一测试信号给一待测元件且输出该待测元件所产生的一测试结果信号；一比较装置，该比较装置储存一正常测试结果波形且电性连接该待测元件、该第一只读存储装置以及该第二只读存储装置，该比较装置比较所述正常测试结果信号与所述待测元件连接装置输出的所述测试结果信号并输出一指示信号；一控制装置，该控制装置电性连接该第一只读存储装置、该第二只读存储装置、该计数装置以及该比较装置，该控制装置接收一控制信号而控制计数装置根据计数装置计数的时序控制第一、第二只读存储装置及比较装置对待测元件作测试样测试且输出该指示信号。

其中：本发明提出的一种测试式样产生装置，该装置包括：一开关装置，该开关装置输出一控制信号；由该第一只读存储装置、该第二只读存储装置、该计数装置、该比较装置以及该控制装置构成的一场可程序阵列，该场可程序阵列接收该控制信号以及一测试结果信号并输出一测试资料信号、一测试长度信号以及一指示信号；该待测元件连接装置接收该测试资料信号以及该测试长度信号并输出该测试结果信号；一输出缓冲装置，该输出缓冲装置接收该指示信号并驱动输出该指示信号；一显示装置，该显示装置接收由该输出缓冲装置输出的该指示信号；以及一界面板，该界面板电性连接该开关装置、该场可程序阵列、该待测元件连接装置、该输出缓冲装置以及该显示装置。

综上所述，本发明提出一种测试式样产生方法与其装置以将测试式样转换一个程序写入存储装置中，而此程序又是由测试式样资料码以及测试式样长度码所构成，利用此程序码对待测元件作测试并与正常测试结果波形比较，根据结果以作为测试式样来源、且此种以软件写入硬件对待测元件作测试的方式，使测试式样来源对集成电路作测试且于测试过程中不会出现因动态回圈所造成延迟时间的问题。

附图说明

图1绘示的是根据本发明的测试式样产生方法的流程图；

图2绘示的是根据本发明较佳实施例中的程序运作流程图；

图3绘示的是根据本发明较佳实施例中的测试式样产生装置的电路方块图；以及

图4绘示的是根据本发明较佳实施例中的场可程序阵列内部的电路方块图。

具体实施方式

本发明的概念是以软件写入硬件的概念建立针对测试集成电路(IC)所需的测试式样产生方法及其装置。

需首先说明的是，本实施例是以VHDL语言举例说明，但本发明也可以其他数字电路描述语言实现。

其产生方法的流程，请参考图1，图1绘示的是根据本发明的测试式样产生方法的流程图。步骤包括：步骤102，首先针对待测元件先建立起合适的测试式样。步骤103，再将上述测试式样列出并分析。步骤104，将决定的测试式样转成VHDL语法的程序，并以电脑模拟此程序对待测元件作测试式样测试以得到一模拟测试结果。步骤105，将此程序刻录制至一颗场可程序阵列(Field programmable gate array，以下简称FPGA)中，并使用此FPGA对一块待测元件实作错误测试以得到实际测试结果。步骤106，比较实际测试结果与模拟测试结果。步骤107，如果两者测试结果相符，则使用此FPGA对此待测元件作测试式样的连续测试，且测试过程中，此测试式样产生方法的回圈间并没有延迟时间。当上述步骤无误则代表测试式样产生方法准备完成。如果不相符，则重新检视与调整此程序，也就是跳回步骤104。

其中，存储装置对待测元件作测试时，此程序的运作方式，请参考图2，图2绘示的是根据本发明较佳实施例中的程序运作流程图，其流程步骤包括：步骤202，首先将此程序的计数重置。接着步骤203，程序开始根据此测试式样周期计数且同时使待测元件接受此程序内建的测试式样资料程序码与测试式样长度程序码所分别产生的测试资料信号与测试长度信号作测试。步骤204，当测试结束，此待测元件产生测试结果信号。步骤205，程序又根据之前模拟测试结果与此测试结果作比较，如果相符，进行步骤207，连续以测试资料以及长度信号对待测元件作测试，当测试过程回圈间并没有出现延迟时间时，则进行步骤209，发出正常指示信号，如果不相符，则进行步骤211发出错误指示信号。

本发明测试式样产生方法的实现，请参考图3，图3绘示的是根据本发明较佳实施例中的测试式样产生装置的电路方块图。此装置包括：3位元的指拨开关310、FPGA320、待测元件连接装置330～336、编号74LS244IC的输出缓冲装置340～346、发光二极管显示装置350～356、以及128接脚数的界面板360构成。从如上所述可很清楚的了解此测试式样产生装置是为使用界面板360作为其他FA工具(如E-Beam、EMMI以及probe station)之间信号的传递。

首先将测试式样转成VHDL语法的程序，并以电脑模拟此程序对待测元件作测试，并于测试结束后得到一个正常测试结果的信号。再将此程序以及转成VHDL程序码的正常测试结果信号写入此FPGA320中，利用指拨开关310具有3位元，也就是可输出八种不同的控制信号给FPGA320。根据控制信号，FPGA320发出测试信号经由待测元件连接装置330～336以对待测元件作测试式样测试。当一个测试信号输入至待测元件后，此待测元件就会根据此测试信号反应出一个所谓测试结果的信号。也就是说待测元件会产生一个测试结果信号经由待测元件连接装置330～336送给FPGA320。此时，FPGA320将此测试结果信号与已内建的正常测试结果信号作比较，并根据其信号是否相符而送出不同的指示信号给输出缓冲装置340～346。当所有测试式样测试完毕，输出缓冲装置340～346再将这些指示信号驱动输出给显示装置350～356，而显示装置350～356就会根据这些指示信号而致能或禁能显示装置350～356上的发光二极管。最后，通过发光二极管的明暗。我们就可以简单的了解到这一次的测试式样测试是否正常。如果正常，再通过310指拨开关调整至连续对待测元件作测试式样测试，可以发现测试过程中回圈间并没有延迟时间的存在，因此可以确定此测试式样产生装置已准备完成。如果不正常，则可以重新调整以及修改上述的程序，直到完成。

而FPGA320将测试信号经由待测元件连接装置330～336将测试信号送给待测元件的过程，请参考图4，图4绘示的是根据本发明较佳实施例中的场可程序阵列内部的电路方块图。此颗FPGA320的结构可分为比较装置401、控制装置403、计数装置405、及只读存储器407，409。此FPGA320内部的运作方式主要为控制装置403接收控制信号(即图3中3位元的指拨开关310所送出的控制信号)去控制计数装置405，然后根据计数装置405所计数的时序控制只读存储器407、409以及比较装置401对待测元件连接装置411所连接的待测元件作测试式样测试。其中，此控制信号可代表八种模式，分别代表着测试时各装置的控制模式，为针对待测元件作测试式样测试且测试过程回圈间并没有延迟时间所设计。而此FPGA320测试待测元件的内部运作方式为，首先要提的是，在只读存储器407、409中分别存有测试式样资料程序码以及测试式样长度程序码。测试式样资料程序码代表着对待测元件所送出测试信号中测试式样的资料内容。而测试式样长度程序码则代表控制测试信号中的测试式样的资料内容对待测元件测试的周期长度。简单的来说，也就是测试式样资料程序码受控制所产生的测试资料信号对待测元件作测试时，必须再接收一个由测试式样长度程序码受控制所产生的测试长度信号。通过测试长度信号控制测试资料信号对待测元件作测试的周期而形成一个完整的测试式样测试。

当开始对待测元件作测试的时候，控制装置403会将计数装置405重置，即重新计数，此时计数装置405会根据此测试式样的周期，也就是测试式样长度程序码所代表的周期开始计数。只读装置407、409开始接受控制装置403以及计数装置405控制，而将每个测试式样资料以及长度程序码的输出时序结合，形成对待测元件同步的测试信号。其中，计数装置405，更因写测试式样资料以及长度程序码两者长度是否相符而改变此计数装置405的内部组成。请参考表一。

表一

D1	D2	D3	……	D8
D1	D2	D3	……	D8	L1	L2	L3	……	L8
等长					L1	L2	L3	……	L8
等长					D1	D2	D3	……	D8	重复(D6～D8)
L1	L2	L3	……	L8	D1	D2	D3	……	D8	重复(D6～D8)
L1	L2	L3	……	L8	L6_1	L7_1	L8_1
不等长					L6_1	L7_1	L8_1

若测试式样资料程序码与测试式样长度程序码等长，也就是两者均数量等长，没有重复出现的情况，则只需一个递减计数器。若不等长，如D6～D8程序码重复出现且D6～D8程序码所对应的L6_1～L8_1程序码与先前L6～L8不同，则需要将L6_1～L8_1程序码另存于只读存储装置中且另外使用一个递增计数器对L6_1～L8_1程序码计数。

本发明中，该计数装置405可以是一递减计数器，或者是一递减计数器以及一递增计数器。

当此完整的测试信号(测试资料信号结合测试长度资料信号)送入待测元件后，此待测元件便会因为此测试信号反应出一个所谓的测试结果信号。而当测试结果信号送至比较装置401，控制装置403便会命令比较装置401以储存于其已经内建只读存储器的正常测试结果信号的程序码所代表的信号与测试结果信号所代表的信号相比较，当两者信号相符时，比较装置401便会发出一个代表正常的指示信号。当两者的信号不符时，则发出一个代表有错误的指示信号。而控制装置403在接收指示信号后，便会将此指示信号送出至图3中的输出缓冲装置340～346中。

综上所述，本发明提出一种测试式样产生方法与其装置，以将测试式样信号转换为程序并写入存储装置中，而此程序又由测试式样资料以及长度的程序码构成，且利用此程序码受控制所产生的测试信号对待测元件作测试式样测试。当受测的待测元件所输出的测试结果信号正常时，再对待测元件作连续的测试式样测试且于测试过程回圈中并没有延迟时间出现。由于本发明以硬件实现测试式样的电路描述，且利用可同时控制硬件作同步信号传输的特性对待测元件作测试式样测试的方式，可以避免使用电脑程序产生测试式样信号对待测元件作测试时所遇到延迟时间的产生问题。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当以权利要求书所界定者为准。

Claims

1.一种测试式样产生方法，其特征是：其步骤包括：

提出适用于一待测元件的一测试式样；

列出并分析该测试式样；

将该测试式样以一数字电路描述语言描述并模拟该数字电路描述语言以得到一模拟测试式样，将该模拟测试式样对该待测元件作测试以得到一模拟测试结果；

将该数字电路描述语言写入至一存储装置中；

使用该存储装置内的该数字电路描述语言对该待测元件作测试以得到一实际测试结果；以及

比较该模拟测试结果以及该实际测试结果，如果相符，使用该存储装置对该待测元件作连续测试，且测试过程中，该测试式样产生信号的回圈间没有一延迟时间；如果不相符，则检视与调整该数字电路描述语言以重新写入该存储装置。

2.如权利要求1所述的测试式样产生方法，其特征是：该数字电路描述语言为一VHDL语言。

3.如权利要求1所述的测试式样产生方法，其特征是：可使用一场可程序阵列代替该存储装置。

4.如权利要求2所述的测试式样产生方法，其特征是：该数字电路描述语言包含一测试式样资料程序码与一测试式样长度程序码。

5.如权利要求4所述的测试式样产生方法，其特征是：使用该存储装置对该待测元件作测试，而该数字电路描述语言运作方式为：

计数重置；

开始以该测试式样的周期作一计数并根据该计数使待测元件接受该测试式样资料程序码与该测试式样长度程序码分别产生的一测试资料信号与一测试长度信号作测试；

测试结束时，该待测元件产生一测试结果信号；以及

比较一正常测试结果信号与该测试结果信号，如果相符，发出一正常指示信号，如果不相符，则发出一错误指示信号。

6.一种测试式样产生装置，该测试式样产生装置用以对一待测元件作一测试式样测试，其特征是：该装置包括：

一第一只读存储装置，该第一只读存储装置储存一测试式样资料程序码并输出一测试资料信号；

一第二只读存储装置，该第二只读存储装置储存一测试式样长度程序码并输出一测试长度信号：

一计数装置，该计数装置电性连接该第一只读存储装置以及该第二只读存储装置且根据该测试式样的周期计数；

一待测元件连接装置，该待测元件连接装置电性连接该第一只读存储装置与该第二只读存储装置，传递一测试信号给一待测元件且输出该待测元件所产生的一测试结果信号；

一比较装置，该比较装置储存一正常测试结果波形且电性连接该待测元件、该第一只读存储装置以及该第二只读存储装置，该比较装置比较所述正常测试结果信号与所述待测元件连接装置输出的所述测试结果信号并输出一指示信号；

一控制装置，该控制装置电性连接该第一只读存储装置、该第二只读存储装置、该计数装置以及该比较装置，该控制装置接收一控制信号而控制计数装置根据计数装置计数的时序控制第一、第二只读存储装置及比较装置对待测元件作测试样测试且输出该指示信号。

7.如权利要求6所述的测试式样产生装置，其特征是：该计数装置为一递减计数器。

8.如权利要求6所述的测试式样产生装置，其特征是：该计数装置为一递减计数器以及一递增计数器。

9.如权利要求6所述的测试式样产生装置，其特征是：该比较装置以内建一第三只读存储装置储存该正常测试结果信号。

10.如权利要求6所述的测试式样产生装置，其特征是：该第一只读存储装置、该第二只读存储装置、该计数装置、该比较装置以及该控制装置可使用一场可程序阵列代替。

11.如权利要求6所述的测试式样产生装置，其特征是：该装置包括：

一开关装置，该开关装置输出一控制信号；

由该第一只读存储装置、该第二只读存储装置、该计数装置、该比较装置以及该控制装置构成的一场可程序阵列，该场可程序阵列接收该控制信号以及一测试结果信号并输出一测试资料信号、一测试长度信号以及一指示信号；

该待测元件连接装置接收该测试资料信号以及该测试长度信号并输出该测试结果信号；

一输出缓冲装置，该输出缓冲装置接收该指示信号并驱动输出该指示信号；

一显示装置，该显示装置接收由该输出缓冲装置输出的该指示信号；以及

一界面板，该界面板电性连接该开关装置、该场可程序阵列、该待测元件连接装置、该输出缓冲装置以及该显示装置。

12.如权利要求11所述的测试式样产生装置，其特征是：该开关装置为一三位元的指拨开关。

13.如权利要求11所述的测试式样产生装置，其特征是：该输出缓冲装置包括复数个型号为74LS244的集成电路。

14.如权利要求11所述的测试式样产生装置，其特征是：该显示装置为一发光二极管显示装置。

15.如权利要求11所述的测试式样产生装置，其特征是：该界面装置为一包括复数个接脚的界面板。

16.如权利要求11所述的测试式样产生装置，其特征是：该计数装置为一递减计数器。

17.如权利要求11所述的测试式样产生装置，其特征是：该计数装置为一递减计数器以及一递增计数器。

18.如权利要求11所述的测试式样产生装置，其特征是：该比较装置以内建一第三只读存储装置储存该正常测试结果信号。