JP2019125208A - 検証処理装置、ロジック生成装置及び検証処理方法 - Google Patents
検証処理装置、ロジック生成装置及び検証処理方法 Download PDFInfo
- Publication number
- JP2019125208A JP2019125208A JP2018005995A JP2018005995A JP2019125208A JP 2019125208 A JP2019125208 A JP 2019125208A JP 2018005995 A JP2018005995 A JP 2018005995A JP 2018005995 A JP2018005995 A JP 2018005995A JP 2019125208 A JP2019125208 A JP 2019125208A
- Authority
- JP
- Japan
- Prior art keywords
- relay
- logic
- line
- circuit
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
Description
この発明は、上記事情を鑑みてなされたものであり、リレーを用いるリレー論理回路において、不具合事象が生じたときの安全性を検証可能にする検証処理装置、ロジック生成装置及び検証処理方法を提供することを目的の一つとする。
この発明の第一態様によれば、検証処理装置は、検証対象のリレー論理回路が前記リレー論理回路を形成するリレー、素子および接続線に対応する変数を変数にとる論理式で示される評価式であって、少なくとも前記リレー論理回路に不具合事象が生じた場合の前記論理式を含む評価式で示された回路ロジックモデルを取得する取得部と、前記回路ロジックモデルに基づいて、前記素子または前記接続線に不具合事象が生じた場合に前記リレーの出力の論理状態を判定する判定部とを備える。
このように構成することで、検証対象のリレー論理回路が前記リレー論理回路を形成するリレー、素子および接続線に対応する変数を変数にとる論理式で示される評価式であって、少なくとも前記リレー論理回路に不具合事象が生じた場合の前記論理式を含む評価式で示された回路ロジックモデルを取得することができる。そのため、リレー論理回路に不具合事象が生じた場合の論理式を含む評価式で示された回路ロジックモデルを取得できる。さらに、前記回路ロジックモデルに基づいて、前記素子または前記接続線に不具合事象が生じた場合に前記リレーの出力の論理状態を判定することができる。
したがって、リレーを用いるリレー論理回路において、不具合事象が生じたときの安全性を検証できる。
このように構成することで、接続線の断線を論理式に表すことができ、接続線の断線による不具合事象が生じたときの安全性を検証できる。
このように構成することで、素子の障害を論理式に表すことができ、素子の障害による不具合事象が生じたときの安全性を検証できる。
このように構成することで、素子の短絡を論理式に表すことができ、素子の短絡による不具合事象が生じたときの安全性を検証できる。
このように構成することで、給電線から前記給電線に対する接地極までの間を接続可能に形成された所定の経路の構成を論理式に表すことができ、上記の所定の経路において不具合事象が生じたときの安全性を検証できる。
このように構成することで、上記の素子一覧表に基づいて、上記の回路ロジックモデルを生成することができ、上記の回路ロジックモデルに基づいて不具合事象が生じたときの安全性を検証できる。
このように構成することで、上記の給電定義表から生成された回路ロジックモデルに基づいて不具合事象が生じたときの安全性を検証できる。
このように構成することで、検証対象のリレー論理回路を形成するリレー、素子および接続線を変数にとる論理式で示される評価式であって、少なくとも前記リレー論理回路に不具合事象が生じた場合の前記論理式を含む評価式で示された回路ロジックモデルを、前記素子および接続線の互いの接続関係を示す一覧表のデータに基づいて生成することにより、リレーを用いるリレー論理回路において、不具合事象が生じたときの安全性を検証可能になる。
このように構成することで、リレーを用いるリレー論理回路において、不具合事象が生じたときの安全性を検証できる。
なお、以下の説明において、電気的に接続されることを単に「接続される」ということがある。また、コンピュータプログラムのソースコードのことを単に「コード」ということがある。後述する「モデル検査コード」は、上記の「コード」の一例である。
図1は、この実施形態の検証処理装置の概略構成を示す構成図である。
図1に示すように、この実施形態における検証処理装置1は、記憶部10と、制御部20とを備える。
図4(a)に、通常時の動作を規定する論理式を示す。図4(a)に示す論理式は、変数として、Aと、Bと、Cと、( Power_100V )とを含む。その論理式は、式(1)のように記述されている。
回路内の各接続点(接続線)に混触が発生した場合には、本来、リレーAのコイルに電流が流れない状態にあるべき状況であっても、接続線等の混触により電位が生じたことによって、リレーAのコイルに電流が流れてしまう事象が想定される。
or ( B and C and Power_100V ) ・・・(5)
上記の論理式の内、変数Line113と、Line112と、Line111は、検証対象の経路上の接続線の状態を示すものであり、混触状態(ON状態)が正論理の真値で示される。例えば、各変数は、「0」(偽値)と「1」(真値)の2値の何れかの値をとる。例えば、接続線に混触が生じた場合に、その接続線の変数の値を「1」にする。接続線に混触が生じていない場合に、その接続線の変数の値を「0」にする。
回路内の各接続点(接続線)に混触と断線の何れかが発生した場合には、本来、リレーAのコイルに電流が流れない状態にあるべき状況であっても、接続線等に混触が発生したことによって、リレーAのコイルに電流が流れてしまう事象が想定される。また、本来、リレーAのコイルに電流が流れる状態にあるべき状況であっても、接続線等の断線が発生したことによって、リレーAのコイルに電流が流れなくなる事象が想定される。
or B and ( Line112 and DC_Line112 )
or B and C and ( Line111 and DC_Line111 )
or ( B and C and Power_100V ) ・・・(9)
この図5に示すモデル検査コードは、論理検証の処理を実施するためのものである。そのモデル検査コードが示す内容によって、下記のように複数のブロックに分けることができる。
続いて、図2と、図6から図15までの図を参照して、第2の実施形態について説明する。第1の実施形態では、論理検証用のモデルとしての論理検証コードは、ユーザによって生成されたものであったが、本実施形態の論理検証コードは、検証処理装置が生成する。
図6に示すように、この実施形態における検証処理装置1Aは、記憶部10Aと、制御部20Aとを備える。
この図7に示すリレー論理回路2Aには、リレーR1、R2、R3及びR4と、ダイオードDiode_121及びDiode_121と、スイッチSW_1、SW_2、SW_3、SW_4、SW_5及びSW_6と、遮断器Breaker、C_1、C_2、R11及びR12と、電源部P1、P2、P3とが含まれる。
ダイオードDiode_121及びDiode_121は、整流機能を有する半導体である。
スイッチSW_1、SW_2、SW_3、SW_4、SW_5及びSW_6は、前述のスイッチBとC等に相当するものであり、a接点型である。
次に、電源部に記載がない接続点については、同一コネクタを持つ接続点の行に記載の電源部、ブレーカ、コネクタ部を論理積演算子(&)で接続する。
VOL_100_2 =Breaker & 100V ・・・(11)
111_temp= R11 & 4V_1 ・・・(12)
211_temp= R10 & 4V_2 ・・・(13)
第2の接続点の変数であるVOL_100_2の値は、遮断器Breakerと電源部P4(100Vと表記)のそれぞれに対応する変数の論理積演算の結果になる。
第3の接続点の変数であるLINE111の値は、遮断器R11と電源部P2(4V_1と表記)のそれぞれに対応する変数の論理積演算の結果になる。
第4の接続点の変数であるLINE211の値は、遮断器R10と電源部P3(4V_2と表記)のそれぞれに対応する変数の論理積演算の結果になる。
1番目の素子であるリレーR1は、第1端が接続線Line113(図中の表記は「113」)に接続され、第2端が接地極(図中の表記は、「G_100E1」)に接続される。
2番目の素子であるリレーR2は、第1端が接続線Line111(図中の表記は「111」)に接続され、第2端が接地極に接続される。
3番目の素子であるリレーR3は、第1端が接続線Line213(図中の表記は「213」)に接続され、第2端が接地極に接続される。
4番目の素子であるリレーR4は、第1端が接続線Line211(図中の表記は「211」)に接続され、第2端が接地極に接続される。
5番目の素子であるスイッチSW_1は、第1端が接続線Line112(図中の表記は「112」)に接続され、第2端が接続線Line113に接続される。
6番目の素子であるスイッチSW_2は、第1端が接続線Line111に接続され、第2端が接続線Line112に接続される。
7番目の素子であるダイオードDiode_121は、第1端がLine121(図中の表記は「121」)に接続され、第2端が接続線Line111に接続される。
8番目の素子であるスイッチSW_3は、第1端が電源部P1に接続される接続線のうち、接続線VOL_100_1に接続され、第2端が接続線Line121に接続される。
9番目の素子であるスイッチSW_4は、第1端が接続線Line212(図中の表記は「212」)に接続され、第2端が接続線Line213に接続される。
10番目の素子であるスイッチSW_5は、第1端が接続線Line211に接続され、第2端が接続線Line212に接続される。
11番目の素子であるダイオードDiode_221は、第1端がLine221(図中の表記は「221」)に接続され、第2端が接続線Line211に接続される。
12番目の素子であるスイッチSW_6は、第1端が電源部P1に接続される接続線のうち、接続線VOL_100_2に接続され、第2端が接続線Line221に接続される。
13番目の素子であるコンタクタC_1は、第1端が接続線Line111に接続され、第2端が接続線Line211に接続される。
次に、図10と前述の図9とを参照して、断線診断用の経路の検索と論理式の生成について説明する。図10は、この実施形態の断線診断用の論理式の生成処理のフローチャートである。以下、断線診断用の経路のことをパスという。
到達地点がグラウンド(G_100E1)である場合、ロジック生成部27は、抽出したパスの情報をコードDB14に追加せずに次のステップSA27に処理を進める。
次に、図10の手順を適用した混触診断用の論理式の自動作成について、上記の図9を参照してより具体的な事例について説明する。
まず、ロジック生成部27は、リレーR1の第1端(コモン部)に接続される接続線の変数名を次の方法で決定する。ロジック生成部27は、リレーR1の第1端(コモン部)に接続される接続線の情報を、素子情報DB15のコモン部の欄から読み取る。ロジック生成部27は、基本ロジック用の変数については、その接続線名に”DC_”を付けたものを変数名にして、その変数を論理式の変数として登録する。例えば、素子情報DB15の1行目のコモン部の欄から読み取ったデータが(113)である場合、ロジック生成部27は、そのデータの(113)に”DC_”を付けて、混触を含むロジック用の変数の変数名にする。また、ロジック生成部27は、混触を含むロジック用の変数については、その名称の変数を論理式の変数として登録する。
ロジック生成部27は、そのデータの(113)に”Line_”を付けて、基本ロジック用の変数の変数名にする。また、ロジック生成部27は、基本ロジック用の変数については、その名称の変数を論理式の変数として登録する。
これにより基本ロジックが式(14)になり、混触を含むロジックが式(15)になる。
R1 = Line113 ・・・(15)
次に、ロジック生成部27は、リレーR1以外のデバイス(素子)でコモン、b接点又はa接点の項目が(113)であるデバイスを抽出し、これを基本ロジックに追加する。例えば、ロジック生成部27は、(SW_1)を抽出する。
これにより基本ロジックが式(16)になる。なお、ここでは、混触を含むロジックの変更はない。
次に、ロジック生成部27は、スイッチSW_1の(113)ではない方の接点の情報を読み取る。上記の場合、その接点は(112)である。読み取った文字列に”DC_”を付加して、これを基本ロジックに追加する。
なお、ロジック生成部27は、混触含むロジックとして、この時点の基本ロジックから”DC_”の文字が付加された変数を除いたロジックとその接続線を論理積演算子で接続したものを追加する。
これにより基本ロジックが式(17)になり、混触を含むロジックが式(18)になる。
R1 = SW_1 & Line 112 ・・・(18)
次に、ロジック生成部27は、他のデバイスでコモン、b接点又はa接点の項目が(112)であるデバイスを抽出する。
これにより基本ロジックが式(19)になる。ここでは、混触を含むロジックの変更はない。
R1 = DC_113 & SW_1 & DC_112 & SW_2 ・・・(19)
次に、ロジック生成部27は、SW_1の(113)ではない方の接点に関する情報を読み取る。その情報が(111)である。この(111)は、給電定義表(Sig表)に含まれる接続点を示すものであるので、ロジック生成部27は、このパスの探索を終了する。
これにより基本ロジックが式(20)になり、混触を含むロジックが式(21)になる。
R1 = DC_113 & SW_1 & DC_112 & SW_2 & Line 111 ・・・(20)
R1 = SW_1 & Line 112 ・・・(21)
次に、図11と図12を参照して、接続点情報の自動作成について説明する。
図12は、この実施形態の同一の接続点を抽出する処理について説明するための図である。
まず、ロジック生成部27は、その接続点(111_temp)として、評価式における基本ロジックの論理式に追加する。これにより基本ロジックが式(22)になる。
次に、ロジック生成部27は、デバイスのコモン、b接点又はa接点の項目に、(111)が設定されているデバイスを抽出する。例えば、第13番目のデバイス(C_1)のコモンの項目に(111)が設定されている。デバイス(C_1)のコモン側の接続点Line111とは別の接続点であるb接点の項目の(211)を抽出する。ロジック生成部27は、このパスに関する論理式を、上記の式(22)の基本ロジックの論理式に論理和演算子「|」を介して、追加する。これにより基本ロジックが式(23)になる。
| ( !C_1 & Line 211 ) ・・・(23)
次に、上記のパスの終点が接続点であるから、ロジック生成部27は、このパスの探索を終了する。
第13番目の素子であるコンタクタC_1は、第1端が接続線Line111に接続され、第2端が接続線Line211に接続されていることにより、上記の式(23)が得られる。
次に、ロジック生成部27は、上記と同様にコモン、b接点又はa接点の項目に、(111)が設定されている他のデバイスを抽出する。例えば、第7番目のデバイス(Diode_121)のb接点の項目に(111)が設定されている。ロジック生成部27は、デバイス(Diode_121)のb接点とは別の接続点であるコモンの項目の(121)を抽出する。(121)が、給電定義表(Sig表)に格納されている接続点でない場合には、ロジック生成部27は、”DC_121”として基本ロジックに追加する。なお、ロジック生成部27は、このパスに関する論理式を、上記の式(23)の基本ロジックの論理式に論理和演算子「|」を介して、追加する。これにより基本ロジックが式(24)になる。
| ( !Diode_121 ) & ( DC_121 ) ・・・(24)
次に、ロジック生成部27は、他のデバイスでb接点又はa接点の項目に、(121)が設定されているもの抽出する。例えば、第8番目のデバイス(SW_3)のa接点の項目に、(121)が設定されている。ロジック生成部27は、デバイス(SW_3)のa接点とは別の接続点であるコモンの項目の(VOL_100_1)を抽出する。 (VOL_100_1)が給電定義表(Sig表)に格納されている接続点であるため、ロジック生成部27は、これまで抽出した基本ロジックに論理和をとるように、(VOL_100_1)を追加する。これにより基本ロジックが式(26)になる。
| { ( !Diode_121 ) & ( DC_121 ) & SW_3 & VOL_100_1 } ・・・(26)
次に、ロジック生成部27は、他のデバイスでコモン、b接点又はa接点の項目に、(111)が設定されているもの抽出する。例えば、第6番目のデバイス(SW_2)のコモンの項目に、(111)が設定されている。ロジック生成部27は、デバイス(SW_2)のコモンとは別の接続点であるa接点の項目の(112)を抽出する。この(112)が、給電定義表(Sig表)に格納されている接続点ではないため、ロジック生成部27は、(112)を”DC_112”に変換して、これを基本ロジックの変数にする。ロジック生成部27は、このパスに関する論理式を、上記の式(25)に示す基本ロジックの論理式に論理和演算子「|」を介して追加する。これにより基本ロジックが式(27)になる。
| { ( !Diode_121 ) & ( DC_121 ) & SW_3 & VOL_100_1 }
| SW_2 & DC_112 ・・・(27)
また、ロジック生成部27は、上記により混触を含むロジックに、(112)を変数として追加する。混触を含むロジックが式(28)になる。
| ( SW_2 & 112 ) ・・・(28)
次に、ロジック生成部27は、他のデバイスでコモンの項目に、(112)が設定されているものを抽出する。例えば、第5番目のデバイス(SW_1)のコモンの項目に、(112)が設定されている。ロジック生成部27は、デバイス(SW_1)のコモンとは別の接続点であるa接点の項目の(113)を抽出する。この(113)が、給電定義表(Sig表)に格納されている接続点ではないため、ロジック生成部27は、(113)を”DC_113”に変換して、これを上記の式(27)の基本ロジックの論理式に追加する。これにより基本ロジックが式(29)になる。
| { ( !Diode_121 ) & ( DC_121 ) & SW_3 & VOL_100_1 }
| SW_2 & DC_112 & SW_1 & DC_113 ・・・(29)
これにより混触を含むロジックが式(30)になる。
| ( SW_2 & Line 112 )
| ( SW_2 & SW_1 & Line 113 ) ・・・(30)
次に、ロジック生成部27は、他のデバイスでコモン、b接点又はa接点の項目に、(113)が設定されているもの抽出する。例えば、第1番目のデバイス(R1)のコモンの項目に、(113)が設定されている。ロジック生成部27は、デバイス(R1)のコモンとは別の接続点であるa接点の項目の(“G_100E1”)を抽出する。ロジック生成部27は、グラウンド(“G_100E1”)に到達したので、ステップSA46からSA49までで生成した基本ロジックを改めて削除する。なお、ロジック生成部27は、混触ロジックはステップSA49までに生成した式(30)を残す。これにより基本ロジックが式(31)になる。
| { ( !Diode_121 ) & ( DC_121 ) & SW_3 & VOL_100_1 } ・・・(31)
これにより混触を含むロジックが式(32)になる。
| ( SW_2 & Line 112 )
| ( SW_2 & SW_1 & Line 113 ) ・・・(32)
| (Line113 ) | ( SW_1 & Line112 ) ・・・(33)
| ( !Diode_121 & Line121 ) ・・・(34)
| ( Line213 ) | ( SW_4 & Line212 ) ・・・(35)
|( !Diode_221 & Line221 ) ・・・(36)
|(!C_1 & Line211)
|(!C_1 & (DC_211) & !Diode_221 & (DC_221) & SW_6 & VOL_100_2)
|(!Diode_121 & (DC_121) & SW_3 & VOL_100_1)
|(SW_2 & SW_1 & Line 113)
|(SW_2 & Line112)
|(!Diode_121 & Line121) ・・・(37)
・コンタクタC_1が導通状態にあって接続線Line211の値が「1」である場合。
・コンタクタC_1が導通状態にあって接続線Line211とLine221に断線が無く、ダイオードDiode_221とスイッチSW_6が導通状態にあって接続線VOL_100_2の値が「1」である場合。
・スイッチSW_2とSW_1が導通状態にあって接続線Line221が混触した場合。
・スイッチSW_2が導通状態にあって接続線Line112が混触した場合。
・ダイオードDiode_121が導通状態にあって接続線Line221が混触した場合。
| ( !Diode_221 & ( DC_221 ) & SW_6 & VOL_100_2)
| ( !C_1 & Line111 )
|( !C_1 & ( DC_111 ) & !Diode_121 & ( DC_121 ) & SW_3 & VOL_100_1 )
| ( SW_5 & SW_4 & Line213 )
| ( SW_5 & Line212 )
| ( !Diode_221 & Line221 ) ・・・(38)
・接続線Line211に断線が無くダイオードDiode_221とスイッチSW_6が導通状態にあって接続線VOL_100_2の値が「1」である場合。
・コンタクタC_1が導通状態にあって接続線Line111とLine121とに断線が無くダイオードDiode_121とスイッチSW_3が導通状態にあって接続線VOL_100_2の値が「1」である場合。
・スイッチSW_5とSW_4が導通状態にあって接続線Line213が混触した場合。
・スイッチSW_5が導通状態にあって接続線Line212が混触した場合。
・ダイオードDiode_221が導通状態にあって接続線Line221が混触した場合の何れかの場合。
上述の検証処理装置は、コンピュータに実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージに記憶されている。プロセッサは、プログラムをストレージから読み出してメインメモリに展開し、当該プログラムに従って上記処理を実行する。また、プロセッサは、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリに確保する。
例えば、上述した実施形態では、コードの一例としてSMV(Symbolic Model Verifier)コードに準拠したものを示したが、これに制限されることなく、他の規格のコード又はプログラム言語を採用してもよい。
10、10A 記憶部
11 評価式DB
12 評価条件DB
13 検査式DB
14 コードDB
15 素子情報DB
16 信号情報DB
20、20A 制御部
21、21A 解析データ設定部
22 検査式設定部
23 コード生成部
24 取得部
25 解析処理部
26 表示制御部
27 ロジック生成部
2、2A リレー論理回路
Claims (9)
- 検証対象のリレー論理回路を形成するリレー、素子および接続線に対応する変数を変数にとる論理式で示される評価式であって、少なくとも前記リレー論理回路に不具合事象が生じた場合の前記論理式を含む評価式で示された回路ロジックモデルを取得する取得部と、
前記回路ロジックモデルに基づいて、前記素子または前記接続線に不具合事象が生じた場合に前記リレーの出力の論理状態を判定する判定部と
を備える検証処理装置。 - 前記論理式の変数は、前記検証対象の経路上の素子および接続線の導通状態が正論理で示され、前記不具合事象が生じた場合の前記論理式には、前記検証対象の経路上の素子を示す変数および前記検証対象の経路上の接続線を示す変数の論理積演算を示す論理式が含まれる、
請求項1に記載の検証処理装置。 - 前記検証対象のリレー論理回路に含まれるリレーの評価式は、前記リレーの評価式の演算結果を前記リレーの変数の値にするように記述されている、
請求項1に記載の検証処理装置。 - 前記論理式の変数は、前記検証対象の経路上の素子および接続線の導通状態が正論理で示され、
前記リレーの評価式が、前記リレーが設けられた経路上の前記素子を示す変数および前記接続線を示す変数の論理積演算を含む第1の式と、前記リレーが設けられた経路のうち、前記経路上で短絡が生じ得る地点の素子または接続線と前記リレーとの間の経路上に存在する素子および接続線を解析対象にして前記解析対象の素子を示す変数および前記解析対象の接続線を示す変数の論理積演算を含む第2の式と、を含み、前記第1の式と前記第2の式の論理和演算を含む、
請求項3に記載の検証処理装置。 - 前記リレーが設けられた経路が、前記リレーの制御電圧が印加される給電線から前記給電線に対する接地極までの間を接続可能に形成された経路である、
請求項4に記載の検証処理装置。 - 前記素子および接続線のそれぞれを関連付けて、当該素子または接続線の第1の端に接続される素子または接続線と、当該素子または接続線の第2の端に接続される素子または接続線とに関連するデータを格納した素子一覧表に基づいて、前記回路ロジックモデルを生成するロジック生成部を備える
請求項1から請求項5の何れか1項に記載の検証処理装置。 - 前記ロジック生成部は、前記リレーの制御電圧が印加される給電線の接続点と、前記給電線に係る電源との関係を示すデータを格納する給電定義表に基づいて、前記回路ロジックモデルを生成する
請求項6に記載の検証処理装置。 - 検証対象のリレー論理回路を形成するリレー、素子および接続線を変数にとる論理式で示される評価式であって、少なくとも前記リレー論理回路に不具合事象が生じた場合の前記論理式を含む評価式で示された回路ロジックモデルを、前記素子および接続線の互いの接続関係を示す一覧表のデータに基づいて生成するロジック生成部
を備えるロジック生成装置。 - 検証対象のリレー論理回路を形成するリレー、素子および接続線に対応する変数を変数にとる論理式で示される評価式であって、少なくとも前記リレー論理回路に不具合事象が生じた場合の前記論理式を含む評価式で示された回路ロジックモデルを取得する工程と、
前記回路ロジックモデルに基づいて、前記素子または前記接続線に不具合事象が生じた場合に前記リレーの出力の論理状態を判定する工程と
を含む検証処理方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018005995A JP7038554B2 (ja) | 2018-01-17 | 2018-01-17 | 検証処理装置、ロジック生成装置及び検証処理方法 |
US16/959,594 US10990729B2 (en) | 2018-01-17 | 2019-01-17 | Verification-processing device, logic-generating device, and verification-processing method |
SG11202006391WA SG11202006391WA (en) | 2018-01-17 | 2019-01-17 | Verification-processing device, logic-generating device, and verification-processing method |
PCT/JP2019/001247 WO2019142858A1 (ja) | 2018-01-17 | 2019-01-17 | 検証処理装置、ロジック生成装置及び検証処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018005995A JP7038554B2 (ja) | 2018-01-17 | 2018-01-17 | 検証処理装置、ロジック生成装置及び検証処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019125208A true JP2019125208A (ja) | 2019-07-25 |
JP7038554B2 JP7038554B2 (ja) | 2022-03-18 |
Family
ID=67302297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018005995A Active JP7038554B2 (ja) | 2018-01-17 | 2018-01-17 | 検証処理装置、ロジック生成装置及び検証処理方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10990729B2 (ja) |
JP (1) | JP7038554B2 (ja) |
SG (1) | SG11202006391WA (ja) |
WO (1) | WO2019142858A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11347918B2 (en) | 2018-11-01 | 2022-05-31 | Mitsubishi Heavy Industries Engineering, Ltd. | Validation processing device, validation processing method, and program |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7204609B2 (ja) * | 2019-07-30 | 2023-01-16 | 三菱重工エンジニアリング株式会社 | 検証処理装置、検証方法及びプログラム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0455776A (ja) * | 1990-06-25 | 1992-02-24 | Nippon Telegr & Teleph Corp <Ntt> | 論理集積回路の故障診断装置 |
JPH0755887A (ja) * | 1993-08-09 | 1995-03-03 | Fujitsu Ltd | 故障診断装置 |
JP2002163020A (ja) * | 2000-11-27 | 2002-06-07 | Matsushita Electric Works Ltd | プログラマブルコントローラにおける異常検出方法およびその装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2014640C3 (de) | 1970-03-26 | 1981-04-02 | Siemens AG, 1000 Berlin und 8000 München | Vorrichtung zur optimalen Anpassung einer numerisch gesteuerten Werkzeugmaschine an den Bearbeitungsvorgang eines Werkstückes |
JPS54649A (en) | 1977-06-03 | 1979-01-06 | Nippon Telegr & Teleph Corp <Ntt> | Pattern recognizing system by holography |
US5126956A (en) * | 1982-03-11 | 1992-06-30 | Fanuc Ltd | Method and apparatus for displaying segments of a ladder diagram which turn on an operator specified relay |
US5777869A (en) * | 1994-12-09 | 1998-07-07 | The University Of Akron | Relay ladder control system for simulation and monitoring |
US5623401A (en) * | 1995-08-16 | 1997-04-22 | Allen-Bradley Company, Inc. | Industrial controller with optimized execution of relay ladder logic programs |
US7788556B2 (en) | 2002-11-13 | 2010-08-31 | Fujitsu Limited | System and method for evaluating an erroneous state associated with a target circuit |
US20060155393A1 (en) * | 2005-01-10 | 2006-07-13 | Emerson Process Management Power & Water Solutions, Inc. | Method and system for converting ladder logic to boolean logic in a process control system |
JP4055776B2 (ja) | 2005-01-26 | 2008-03-05 | オンキヨー株式会社 | コンテンツ配信システム、並びにこれに用いられるピア及びピアプログラム |
JP2008071135A (ja) | 2006-09-14 | 2008-03-27 | Nec Corp | 検証処理装置 |
US7907520B2 (en) * | 2007-09-27 | 2011-03-15 | Verizon Patent And Licensing Inc. | Path testing and switching |
JP5233355B2 (ja) | 2008-03-25 | 2013-07-10 | 日本電気株式会社 | プロパティ生成システムおよびプロパティ検証システム |
JP5931760B2 (ja) | 2013-01-21 | 2016-06-08 | 三菱重工業株式会社 | 列車運行制御検査装置、列車運行制御検査方法及びプログラム |
WO2014174656A1 (ja) | 2013-04-26 | 2014-10-30 | 株式会社 日立製作所 | 制御システム検査装置 |
JP6292801B2 (ja) * | 2013-09-04 | 2018-03-14 | 株式会社豊田中央研究所 | 電源システム |
-
2018
- 2018-01-17 JP JP2018005995A patent/JP7038554B2/ja active Active
-
2019
- 2019-01-17 SG SG11202006391WA patent/SG11202006391WA/en unknown
- 2019-01-17 WO PCT/JP2019/001247 patent/WO2019142858A1/ja active Application Filing
- 2019-01-17 US US16/959,594 patent/US10990729B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0455776A (ja) * | 1990-06-25 | 1992-02-24 | Nippon Telegr & Teleph Corp <Ntt> | 論理集積回路の故障診断装置 |
JPH0755887A (ja) * | 1993-08-09 | 1995-03-03 | Fujitsu Ltd | 故障診断装置 |
JP2002163020A (ja) * | 2000-11-27 | 2002-06-07 | Matsushita Electric Works Ltd | プログラマブルコントローラにおける異常検出方法およびその装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11347918B2 (en) | 2018-11-01 | 2022-05-31 | Mitsubishi Heavy Industries Engineering, Ltd. | Validation processing device, validation processing method, and program |
Also Published As
Publication number | Publication date |
---|---|
US20200387656A1 (en) | 2020-12-10 |
US10990729B2 (en) | 2021-04-27 |
WO2019142858A1 (ja) | 2019-07-25 |
SG11202006391WA (en) | 2020-08-28 |
JP7038554B2 (ja) | 2022-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10094866B2 (en) | Portable multi-function cable tester | |
US7200543B2 (en) | Method for fault analysis using simulation | |
US20150067400A1 (en) | Generating a fault tree | |
US8683451B1 (en) | System and method for translating software code | |
WO2019142858A1 (ja) | 検証処理装置、ロジック生成装置及び検証処理方法 | |
US20140297207A1 (en) | Safety analysis system for wiring | |
US20110010157A1 (en) | Process for automatic creation of wiring simulation | |
JP2017111657A (ja) | 設計支援装置及び設計支援方法及び設計支援プログラム | |
US8301422B2 (en) | Process for creating a library of algorithmic representations of electronic equipment | |
US5719881A (en) | Test pattern generating apparatus and method | |
US10591529B2 (en) | Wiring safety evaluation system and wiring safety evaluation method | |
JP4057207B2 (ja) | ショート故障解析方法 | |
JP5036598B2 (ja) | シミュレータ、及び当該シミュレータを用いた素子耐圧検証方法 | |
US9792392B2 (en) | Method for determining the sizing of the transistors of an analog circuit | |
US20210165035A1 (en) | Method and device for determining the cause of a fault in an electrical circuit | |
US10101380B2 (en) | Device for determining electrical wire bundle | |
JP5104267B2 (ja) | 電圧分布検出装置及び電圧分布検出方法 | |
JP4160815B2 (ja) | 半導体装置のノイズ耐性評価装置、及びコンピュータプログラム | |
US20220253582A1 (en) | Verification processing device, verification method, and program | |
JP7179600B2 (ja) | アイソレーション管理装置、方法及びプログラム | |
JP2005352883A (ja) | 回路シミュレーションプログラム及び装置 | |
Persson et al. | An improved aircraft electric power testbed for validating synthesis methods | |
JP2005025604A (ja) | 負荷電流評価装置、負荷電流評価方法及び負荷電流評価プログラム | |
JP2007505295A (ja) | 電気回路の試験方法 | |
JP2618887B2 (ja) | 電力系統事故判定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180316 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20201222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220308 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7038554 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |