CN107357347B - 一种基于半路径时序预警法的监测点偏差调节电路及方法 - Google Patents

Abstract

本发明公开了一种基于半路径时序预警法的监测点偏差调节电路，该电路由监测点偏差率检测模块和时钟占空比调节模块组成。监测点偏差率检测模块通过TDC分别检测关键路径起始点、监测点和末端点与关键路径起始点的延时，并通过TDC的输出级数表示出来，TDC将输出信号传输给ACU，ACU再将计算出的监测点偏差率和阈值相比较，当监测点偏差率大于阈值时，时钟占空比调节信号拉高。时钟占空比调节模块在时钟占空比调节信号拉高时逐级增加时钟占空比，直到时序预警信号拉低，此时停止调节时钟占空比，最终实现降低由于路径监测点偏差而损失的功耗收益。

Description

一种基于半路径时序预警法的监测点偏差调节电路及方法

技术领域

本发明涉及一种基于半路径时序预警法的监测点偏差调节电路，该电路可用于半路径时序预警法监测点插入偏后的校准，用来降低由于监测点插入偏后造成的功耗损失。整个电路用纯数字逻辑实现，属于集成电路设计领域。

技术背景

在传统的电路设计过程中，设计者为了应对最差情况下的电路变化，通常会选择最坏情况作为芯片的设计条件，“最坏情况”综合考虑了电路中可能存在的电压抖动、温度波动、栅长、掺杂波动和耦合噪声等各种参数波动的不利影响，但这些不利的时序偏差因素实际上很难同时发生甚至根本不会发生，这就造成所选择的工作电压过于保守。

为降低电路这种过多的设计余量，国际上提出了很多压缩设计余量的方法，主要分为两大研究方向，一种是基于直接监测关键路径时序的自适应电压调节(AdaptiveVoltage Scaling，AVS)方法，另一种是基于间接监测关键路径时序的AVS方法。AVS可以通过在线监测电路的时序情况是紧张还是宽松，相应的调节其工作电压或频率，从而尽可能的降低芯片的时序余量。传统设计的芯片，由于全局或者局部的差异性、工作环境的波动以及外界因素的干扰，会导致正常工作的芯片发生错误甚至是功能失常，而自适应的技术能够很好的应对外界环境的波动。而基于直接监测AVS方法中的半路径时序预警型方法，是指在多条关键路径组合逻辑中间节点附近插入时序监测单元，然后根据监测结果反映电路的时序情况，控制模块根据时序情况实时调节芯片工作电压和频率。传统的直接监测AVS方法都是将关键路径末端寄存器替换成时序监测单元或将关键路径末端寄存器与时序监测单元做成宏单元放置在一起。

半路径时序预警型方法是指将时序监测单元插入到关键路径的中间点，从而实现提前预警，其优势在于可以保证时序错误时单周期内快速响应，并且监测的代价也比较小，不需要留有保守抵抗快速偏差的余量，监测电路的功耗收益比较高。但半路径监测带来的难题是，监测点难以保证正好插入在关键路径的一半之处，即，监测点会有偏差。监测点偏后会造成自适应电路的功耗收益减少，因此，需解决该问题。

发明内容

发明目的：半路径时序预警技术存在的问题是监测点是在某一PVT下进行的筛选，当电路所处PVT环境发生变化时，监测点在路径上的位置也发生了变化，其中监测点偏后会造成自适应电路的功耗收益减少。因此本发明提出了监测点偏差调节电路，可以根据当前PVT环境下监测点的偏差率来决定拓宽时钟占空比的大小，达到减少由于监测点偏后而造成的电路功耗收益损失的目的。

技术方案：

本发明主要用于直接监测中的半路径时序预警法，该方法的时序工作原理是在时钟高电平期间，当监测点数据D发生数据翻转时，时序监测单元不产生时序预警信号；在时钟低电平期间，当监测点数据D发生数据翻转时，时序监测单元产生时序预警信号。在时钟高电平期间监测点数据D发生翻转，表示关键路径一半的延时相对于时钟周期一半的时间还并不紧张，对应到整条关键路径上可以得知，此时关键路径时序并不紧张，因此不产生时序预警信号是正确的。在时钟低电平期间监测点数据D发生翻转，表示关键路径一半的延时相对于时钟周期一半的时间已经紧张，对应到整条关键路径上可以得知，此时关键路径时序已紧张，因此此时必须产生时序预警信号并调节电路频率或供电电压才能保证电路功能不出错。

对于半路径监测法，每个时序监测单元插在关键路径的中间点附近，其中把关键路径延时一半的点称为半路径点，时序监测单元插入的点称为监测点。理论上如果监测点刚好位于半路径点的位置，此时时序预警是最准确的，但是实际电路监测点和半路径点不可能刚好重合。如果监测点在半路径点附近移动时，会存在时序监测单元时序预警失败和时序监测留有余量两种情况，其中分别对应为半路径监测点位于关键路径中间点之前和半路径监测点位于关键路径中间点之后。实际插入时只能选择将监测点选择位于关键路径中间点之后，这种情况会存在着一定的余量损失。并且半路径监测点是在某一PVT下进行的筛选，但是当电路所处PVT环境发生变化时，监测点在路径上的位置也发生了变化。对于实际电路中监测点偏后的情况，采用将时钟占空比增加，可以减少这部分损失的余量。

为了降低由于监测点偏后而造成的电路功耗收益损失，本发明设计了一套监测点偏差调节电路，通过检测复制关键路径上监测点的偏差率与设定的阈值比较，当监测点的偏差率大于设定的阈值时，时钟占空比调节信号拉高，然后时钟占空比逐级增加，直到半路径时序预警法中的时序预警信号拉低时停止调节时钟占空比。监测点偏差率偏大时增加时钟占空比就可以减少由于监测点偏差而损失的系统余量，原因是由半路径预警监测法的原理所决定，因为时序监测单元产生时序预警信号的必要条件是数据翻转发生在时钟低电平期间，当监测点在路径上偏后时，此时把检测的数据翻转点往后移动，相当于压缩低电平的时间，即监测点往后移动检测，从而减少由于监测点偏差而损失的系统余量。除了实现片内监测点偏差自动校准，该发明还可以实现片外偏差率手动校准，通过模式选择信号选择片外校准还是片内校准。

监测点偏差调节电路是由监测点偏差率检测模块和时钟占空比调节模块两部分组成，监测点偏差率检测模块通过延时检测单元(Time to Digital Converter，TDC)输出端的信号跳变级数来检测关键路径的起始点、监测点和末端点离路径起始点的延时，然后根据监测的结果反馈给时钟占空比调节模块，进行时钟低电平的微调。该电路可以有效的测量监测点的偏差率，根据检测的偏差率和阈值比较产生控制信号来调节时钟的占空比，从而减少由于监测点偏后而造成的电路功耗收益损失。

本发明所述的基于半路径监测法的监测点偏差调节电路包括监测点偏差率检测模块和时钟占空比调节模块。监测点偏差率检测模块的输出信号端连接到时钟占空比调节模块的控制信号输入端。

监测点偏差率检测模块由数据脉冲产生电路、复制关键路径、延时检测单元(Timeto Digital Converter，TDC)以及逻辑计算单元(Arithmetic Control Unit，ACU)构成。数据脉冲产生电路用于产生数据脉冲给测试的关键路径数据端，数据脉冲周期是系统时钟的两倍。复制关键路径为被测电路的关键路径副本，可以反映电路的关键路径延时状况。延时检测单元分别检测路径起始点、路径监测点和路径末端点的延时，并通过延时检测单元的输出级数表示。逻辑计算单元是将连续三次延时检测单元的x级输出l，m和n存入，l，m，n是大于零小于x的整数。K_deviation是监测点偏差率，由计算公式与设定的阈值比较后产生时钟占空比调节信号。

优选地，数据脉冲产生电路由触发器、一个与门逻辑单元、一个反相器组成，触发器的Q输出端信号经反相器输入与门逻辑单元的一个输入端，与门逻辑单元的另一个输入信号固定为高电平，触发器Q输出端的输出作为复制关键路径的数据输入端。数据脉冲产生电路在每个时钟周期内产生翻转的数据，每相邻两个时钟周期的数据信号相反。

复制关键路径用于电路中关键路径的复制，复制的关键路径起始端、监测点和末端点信号作为数据选择器的三个输入信号，数据选择器每三个时钟周期进行一次片选信号00、01、10循环，选择路径的起始点、监测点和末端点信号输出。

延时检测单元由x级触发器和k×x级反相器构成，选取工艺库中延时变化较为稳定的反相器，每两个触发器之间有k级反相器，k个反相器构成一级延时器，第i级延时器的输入与第i级触发器的输入相连，触发器的每一级输出组合在一起形成x级输出，x是大于零的整数，k是大于零的偶数，i是大于零小于等于k的整数。对于延时检测单元，当输入端信号发生跳变时，由于反相器的延时特性，反相器链中的每一个反相器输出端的翻转时刻都较前一个反相器的输出有延迟。如果用多组触发器采集这些反相器的输出端信号，会发现从某个反相器开始，某个触发器采集到的数据和前面触发器采集到的数据不一样。根据反相器翻转的个数可以反映出路径延时的长度。

逻辑计算控制单元是将连续三次延时检测单元的x级输出l，m和n存入，l，m，n是大于零小于x的整数，并由计算公式与设定的阈值比较后产生时钟占空比调节信号，其中x是大于零的整数，l、m、n是大于零小于x的整数；所述阈值根据监测点偏差率允许的需求进行设定，阈值越小，则监测点偏差导致余量损失可以压缩的越多，反之则越少。

数据脉冲产生电路的触发器输出端经过一个非门产生中间信号，中间信号再作为一个与门的输入信号，与门的另一输入信号是固定高电平，通过与门后产生触发器输入端信号。触发器的输出端连接到复制的关键路径起始端，同时复制的关键路径起始端、监测点和末端点作为数据选择器的输入端，数据选择器的输出端连接到TDC的输入端，TDC的输出端连接到ACU的输入端，时序监测单元的输出信号连接到ACU另一输入端，ACU的输出端连接到时钟占空比调节模块。

由TDC的检测原理可知，延时检测单元通过输出级数来反映路径延时的长度，由于监测点偏差调节电路需要知道路径起始点、路径监测点和路径末端点的延时。为了尽可能的减少监测点偏差调节电路的面积，采用一个TDC分三个时钟周期采集路径起始点、路径监测点和路径末端点的延时数据，它们的延时分别用TDC的输出级数l、m和n来表示。其中路径数据翻转离时钟上升沿越远，此时TDC检测的输出级数越大，即l＞m＞n，最终通过TDC的输出级数来算出监测点的偏差率。现进行偏差理论推导，假设测量路径延时长度是T_path，路径监测点延时长度是T_{path_i}，反相器延时是T_inv，时钟周期是T_cycle，触发器的建立时间是T_setup，监测点偏差率K_deviation是指监测点离路径中间点的距离占整条路径延时的比例，用公式(1-1)表示。TDC在采集路径起始点的延时的时候，相当于在测量时钟周期的长度，通过把时钟周期长度等效于1级反相器延时的长度和触发器的建立时间之和，如公式(1-2)所示。同理，在测量路径监测点延时的时候，时钟周期长度等于路径监测点延时和m级反相器以及触发器建立时间之和，如公式(1-3)所示。在测量路径末端点延时的时候，时钟周期长度等于路径末端点延时和n级反相器以及触发器建立时间之和，如式(1-4)所示。通过公式(1-3)和(1-4)的运算可以得到公式(1-5)，最终监测点偏差率K_deviation用公式(1-6)表示，即将监测点偏差率用TDC采集路径起始点、路径监测点和路径末端点延时的输出级数来表示。

T_cycle＝2lT_inv+T_setup (1-2)

T_{path_i}+2mT_inv+T_setup＝T_cycle (1-3)

T_path+2nT_inv+T_setup＝T_cycle (1-4)

时钟占空比调节模块的功能是利用延时链的长度来调节时钟占空比，并且延时链长度是可配置的，其调节方式是在时钟占空比调节信号拉高的情况下，每一个时钟周期时钟占空比逐级变大，直到时序预警信号拉低时停止调节。

时钟占空比调节模块由两条多级反相器链、片选控制模块以及与非门构成，两条反相器链中一条是延时补偿链，另一条是延时链，其中延时补偿链有z级反相器，延时链有2^y+1级反相器。两条反相器链的输出信号连接到与非门的两个输入端，与非门的输出端输出时钟占空比调节后的时钟信号。其中时钟经过一条反相器链，该反相器链可以通过片选控制模块进行延时长度选择，控制信号可以选择片内调节或片外调节延时，除此之外，原时钟还经过一条反相器链输出延时后的时钟信号，该链的作用是补偿片选控制模块的延时值，否则时钟无法进行微小的时钟占空比调节。片选控制模块的控制端是y+1级输入；所述两条反相器链的输出信号连接到与非门的两个输入端，与非门的输出端输出时钟占空比调节后的时钟信号。

基于半路径监测法的监测点偏差调节电路的调节方法，所述的时钟占空比调节是由监测点偏差调节模块的输出结果来控制，而监测点偏差调节模块的输出结果依赖于半路径监测点的偏差率与设定阈值的比较，整个调节过程是在自适应电压调节找到最低电压点后进行的偏差校准调节，具体的过程有如下步骤：

第一步：仿真阶段，根据监测点偏差调节所需要的控制精度来选择延时检测单元(5)的触发器级数；根据时钟占空比所需要拓宽的大小，仿真测量各种PVT环境下时钟占空比调节模块(2)所需的反相器链级数，并相应的算出此时时钟占空比调节模块(2)的片选控制模块的控制位，根据片选控制模块延时值推算出补偿延时链所需要的反相器链级数；

第二步：开启电路的自适应电压调节模式，待电路的自适应最低电压值找到后，关闭自适应电压调节模式，将时钟占空比调节选择为片内调节，开启监测点偏差调节电路，并通过复位信号对其进行信号初始化；

第三步：时钟占空比调节完成后，关闭监测点偏差调节电路；

第四步：开启电路的自适应电压调节模式，再次找到电路的自适应最低电压值，此时监测点偏差调节过程完成。

有益效果：本发明是一种基于半路径时序预警法的监测点偏差调节电路。传统半路径时序预警方法的监测点是在某一PVT下进行的筛选，当电路所处PVT环境发生变化时，监测点在路径上的位置也发生了变化，当监测点偏差率大于阈值时，此时的自适应电压最低点其实并不是真正的最低点，整个电路由于监测点偏差导致还存在着一定的时序余量。本发明克服了在不同PVT下监测点存在偏差的问题，该电路可以有效的测量监测点的偏差率，根据检测的偏差率和阈值比较产生控制信号来自适应调节时钟的占空比，从而减少由于监测点偏后而造成的电路功耗收益损失。

附图说明

图1为本发明的基于半路径的监测法的AVS系统框图；

图2为本发明的基于半路径监测法的监测点偏差调节电路框架图；

图3为本发明的监测点偏差调节电路结构细节图；

图4为本发明的延时检测单元工作时序图；

图5为本发明的监测点偏差检测模块工作时序图；

图6为本发明的时钟占空比调节模块工作时序图；

图7为本发明的监测点偏差调节电路整体工作时序图；

图8为本发明的开启监测点偏差调节电路后自适应电压调节最低点工作时序图；

具体实施方式

下面结合附图对本发明技术方案进行详细说明，但是本发明的保护范围不局限于所述实施例。

如图1所示，为本发明的基于半路径监测法的自适应电压调节系统框图，包括时序监测单元(Transition Detector，TD)、动态or_tree和控制模块。时序监测单元插入在关键路径中间点实现对电路的时序监测，其输出结果主要是表征电路时序是否紧张，通过动态or-tree汇总所有时序监测单元的时序信息后产生总的预警信号，并将其传输给时钟门控模块或自适应电压调节模块，然后实现对电路时序的调节。

如图2所示，为本发明的基于半路径监测法的监测点偏差调节电路框架图。整个系统电路分为两部分，第一部分是处于可变电压域的芯片，包含电路系统、时序监测单元和监测点偏差率检测模块，第二部分是处于固定电压域的时钟占空比调节模块，包含锁相环和时钟占空比调节模块。其中监测点偏差率检测电路是通过检测监测点的偏差率来反馈给时钟占空比调节模块，将设定的阈值和检测到的偏差率相比较来改变监测点偏差率检测电路的输出信号，反馈到时钟占空比调节模块后进行时钟占空比微调，当时序监测单元预警信号Pre_error电平拉低时，此时时钟占空比调节完毕。

如图3所示，为本发明的监测点偏差调节电路结构细节图，包括监测点偏差率检测模块和时钟占空比调节模块。对于监测点的偏差率检测采用电路内部路径监测的方法，通过TDC分别检测路径起始点(Begin)、路径监测点(Inserted)和路径末端点(End)的延时，并通过TDC的级数表示出来。TDC检测路径点的信号由数据选择器Mux的控制信号Select[1：0]来选择，分三个时钟周期将采集到三个路径点对应的级数存入ACU，考虑当前周期预警信号Pre_error和将计算的中间点偏差结果和阈值结果相比较，最后输出时钟占空比控制信号Ctrl。时钟占空比调节模块的主要原理是利用原时钟和延时后的时钟相与产生调节后的时钟，延时单元一般是采用反相器，而占空比调节的大小是通过延时片选信号来控制，延时链级数选择的越多则占空比调节的也越大。时钟占空比调节模块由三部分组成，第一部分是两条原时钟Clk_root通过反相器的延时链，第二部分是片选控制模块，第三部分是两条延时链的输出信号Clk和Clk_delay通过与非门然后输出时钟Clk_out。对于第一部分，第一条链是原时钟Clk_root通过z级反相器，用于补偿片选控制和MUX产生的延时，在最开始的占空比校准时进行，由于MUX的延时值比较大，如果不补偿这部分延时会导致占空比要小范围调节时无法实现，并且在选择延时补偿时要考虑到不同片选信号所产生的MUX延时偏差。第二条链是Clk_root通过总级数是2^y+1级反相器的延时链，然后通过片选使用信号Sel[y：0]控制选择延时链的长度，Mode信号选择片内调节或片外调节，Mode＝1时片内调节，Mode＝0时片外调节。

如图4所示，为本发明的延时检测单元，CLK是系统时钟，D0、D1、…、D31是触发器输入端，Q0、Q1、…、Q31是触发器输出端，检测时钟和CLK一样。从图中可以看出，当检测时钟上升沿到来时，D0和D1处已经发生翻转，而D2以后的采样点都还没有翻转，因此Q0和Q1的输出为1，而Q2以后的触发器输出都为0，此时延时检测单元的输出为1100_0000_0000_0000_0000_0000_0000_0000。其输出中1和0的个数就反映了监测路径延时的长短，当监测路径延时减小时，图中触发器数据输入端的翻转时刻会向左移，因此有更多的触发器会采样到高电平，1的个数会增多，因此1的数目越多表示监测路径的长度越长，反之越短。由于监测路径延时的长度不确定，所以采样点处的信号上升沿与检测时钟的上升沿之间没有固定的相位关系，从图中可以看出，D1的上升沿和检测时钟的上升沿之间的时间间隔很短，触发器在此时采样时，D1处翻转后的高电平可能不满足触发器的建立时间，因而会产生亚稳态现象。不过由于采样点之间都经过了反相器的延迟，所以亚稳态现象只会在某一个触发器中产生，而其前后的两个触发器不会被亚稳态效应影响，也就是说延时检测单元的检测结果会有1比特(bit)的误差，这一点在电压调节过程中要考虑到。延时检测单元中的两个触发器之间的反相器个数决定了延时检测的分辨率，即对延时变化的敏感度，反相器个数越少则延时检测的分辨率越高，能检测出越小的延时差异，反之亦然。

一个具体案例

基于半路径监测法的监测点偏差调节电路一个具体实施案例中，将这套方法应用于测试电路s9234+FIR，其中s9234是国际标准测试电路的一种，选择s9234是因为具有公认的可信度，FIR滤波电路是为了增加电路输入激励的随机性和电路的复杂性。本设计从该电路中抽取最长的关键路径作为复制的关键路径，时钟占空比调节模块中的延时补偿链是4级(z＝4)，延时链的反相器级数是32级(y＝4)。偏差点偏差检测模块中的延时检测单元的级数是32级(x＝32)，每级之间的反相器个数是2(k＝2)。偏差率调节阈值设定为3％。采用40nm CMOS工艺库进行仿真，仿真环境是1.1V、TT、25℃，时钟频率是715MHz。

如图5所示是监测点偏差检测模块工作时序图。Clk为检测时钟，Reset是ACU复位信号，Q[31：0]是TDC输出信号，Pre_error是时序监测单元产生的时序预警信号，Ctrl是ACU输出控制时钟占空比调节信号。从图中可以看出，在第二个时钟周期内，TDC的输出是27级，在第三个时钟周期内，TDC的输出是14级，在第四个时钟周期内，TDC的输出是2级，输入的数据在每个时钟周期都在翻转，因此TDC的输出Q[31：0]会发生111…100到001…111的变化，由于设计中只需要判断TDC的32位输出信号中发生数据变化的位置，所以TDC还是可以准确的检测路径的延时。根据偏差计算公式，TDC检测出的偏差率是6％。由于Pre_error信号拉高，TDC偏差检测大于阈值3％，根据之前给定的判断依据，此时ACU输出信号Ctrl拉高。

如图6所示，为本发明的时钟占空比调节模块工作时序图。延时链的片选信号Sel[4：0]分别从5’b0000以步长为1逐步增加到5’b00111，从图中可以看到，随着片选信号Sel[4：0]的逐渐增加，时钟占空比也逐渐变大。Clk_root是原时钟，Ori_delay是时钟Clk_root经过延时链补偿后的信号，Clk_delay是时钟Clk_root经过延时链配置后的信号，Clk_out是Ori_delay和Clk_delay经过与非门后的输出信号，即占空比调节后的时钟信号。

如图7所示是监测点偏差调节电路整体工作时序图。Clk为检测时钟，Reset是ACU复位信号，Q[31：0]是TDC输出信号，Ctrl是ACU输出控制时钟占空比调节信号，Pre_error是时序监测单元产生的时序预警信号，Mode是内部配置片选信号，Sel[4：0]是占空比延时单元片选信号。在前面四个时钟周期，通过TDC检测结果可以得出路径起始点、路径监测点和路径末端点对应级数分别是27、14和2级。根据偏差计算公式，TDC检测出的偏差率是6％，由于Pre_error信号拉高，TDC偏差检测大于阈值3％，根据之前给定的判断依据，此时ACU输出信号Ctrl拉高，开始进行时钟占空比调节，时钟占空比片选信号Sel[4：0]开始逐级增加，直到Pre_error信号拉低。此时时钟占空比调节为54.84％，监测点偏差调节校准结束。

如图8所示是开启监测点偏差调节电路后自适应电压调节最低点工作时序图。电路工作在FF_0.6V_25℃工艺角条件下，以该PVT环境为例介绍低电压下自适应电压调节过程。clk是系统时钟，Vout是DC-DC的输出电压信号，Volt_ctrl[1]是DC-DC模块的上调电压控制信号，Volt_ctrl[0]是DC-DC模块的下调电压控制信号，Volt_ctrl[1：0]＝2’b00时电压保持不变，Volt_ctrl[1：0]＝2’b01时电压降低，Volt_ctrl[1：0]＝2’b10时电压上升。Pre_error_s9234是系统中经过动态or-tree后输出的时序预警信号。func是电路功能判断信号。使能自适应电压调节后，电路的最低电压点在0.52V附近。关闭自适应电压调节后，使能监测点偏差调节电路后，待时钟占空比调节完成后，使能自适应电压调节，电路的最低电压点是0.49V附近。

从图7和图8可以看出，本发明应用于半路径时序预警方法中，能够根据当前PVT的情况自适应地调节时钟占空比大小，从而保证在电路功能正确的情况下尽可能地降低电压值，最终实现降低由于路径监测点偏差而损失的功耗收益。

Claims (8)

1.一种基于半路径监测法的监测点偏差调节电路，其特征在于包括：监测点偏差率检测模块(1)和时钟占空比调节模块(2)，所述的监测点偏差率检测模块(1)的输出信号端连接到时钟占空比调节模块(2)的控制信号输入端；

所述的监测点偏差率检测模块(1)由数据脉冲产生电路(3)、复制关键路径(4)、延时检测单元(5)以及逻辑计算单元(6)构成；

数据脉冲产生电路(3)的输出端连接到复制关键路径(4)的起始端，复制关键路径(4)利用一数据选择器输出复制的关键路径起始端、监测点和末端点信号到延时检测单元(5)，延时检测单元(5)将这三个节点的数据延时转化为数字信号输入逻辑计算单元(6)，逻辑计算单元(6)利用三个节点数据延时的数字信号，每三个时钟周期计算一次监测点偏差率，当监测点偏差率大于阈值时，逻辑计算单元(6)输出有效的时钟占空比控制信号到时钟占空比调节模块(2)；

时钟占空比调节模块(2)在有效的时钟占空比控制信号控制下，利用延时链逐级增加时钟占空比，直到时序预警信号无效时停止时钟占空比调节。

2.根据权利要求1所述的一种基于半路径监测法的监测点偏差调节电路，其特征在于数据脉冲产生电路(3)由触发器、一个与门逻辑单元和一个反相器组成，触发器的Q输出端信号经反相器输入与门逻辑单元的一个输入端，与门逻辑单元的另一个输入信号固定为高电平，触发器Q输出端的输出作为复制关键路径(4)的数据输入。

3.根据权利要求1或2所述的一种基于半路径监测法的监测点偏差调节电路，其特征在于数据脉冲产生电路(3)在每个时钟周期内产生翻转的数据，每相邻两个时钟周期的数据信号相反。

4.根据权利要求1所述的一种基于半路径监测法的监测点偏差调节电路，其特征在于复制关键路径(4)用于电路中关键路径的复制，复制的关键路径起始点、监测点和末端点信号作为数据选择器的三个输入信号，数据选择器每三个时钟周期进行一次片选信号00、01、10循环，选择路径的起始点、监测点和末端点信号输出。

5.根据权利要求1所述的一种基于半路径监测法的监测点偏差调节电路，其特征在于所述的延时检测单元(5)由总共x级触发器，k*x级反相器构成，每两个触发器之间有k级反相器，k个反相器构成一级延时器，第i级延时器的输入与第i级触发器的输入相连，所有触发器的输出组合在一起形成延时检测单元(5)的x级输出；其中x是大于零的整数，k是大于零的偶数，i是大于零小于等于k的整数。

6.根据权利要求1所述的一种基于半路径监测法的监测点偏差调节电路，其特征在于所述的逻辑计算单元(6)用于将延时检测单元(5)连续三次的x级输出l、m和n存入，并将计算结果与设定的阈值比较后产生时钟占空比调节信号；其中x是大于零的整数，l、m、n是大于零小于x的整数；所述阈值根据监测点偏差率允许的需求进行设定，阈值越小，则监测点偏差导致余量损失可以压缩的越多，反之则越少。

7.根据权利要求1所述的一种基于半路径监测法的监测点偏差调节电路，其特征在于所述的时钟占空比调节模块(2)由两条反相器链、片选控制模块以及与非门构成；一条反相器链有z级反相器，z是大于零的偶数，该反相器链用来补偿片选控制模块的延时；另一条反相器链有2^y+1级反相器，y是大于零的整数，该反相器链通过片选控制模块进行延时长度和延时方式选择，延时方式包括片内调节延时或片外调节延时；片选控制模块的控制端是y+1级输入；所述两条反相器链的输出信号连接到与非门的两个输入端，与非门的输出端输出时钟占空比调节后的时钟信号。

8.根据权利要求1所述基于半路径监测法的监测点偏差调节电路的调节方法，其特征在于所述的时钟占空比调节是由监测点偏差调节模块的输出结果来控制，而监测点偏差调节模块的输出结果依赖于半路径监测点的偏差率与设定阈值的比较，整个调节过程是在自适应电压调节找到最低电压点后进行的偏差校准调节，具体的过程有如下步骤：

第一步：仿真阶段，根据监测点偏差调节所需要的控制精度来选择延时检测单元(5)的触发器级数；根据时钟占空比所需要拓宽的大小，仿真测量各种PVT环境下时钟占空比调节模块(2)所需的反相器链级数，并相应的算出此时时钟占空比调节模块(2)的片选控制模块的控制位，根据片选控制模块延时值推算出补偿延时链所需要的反相器链级数；

第二步：开启电路的自适应电压调节模式，待电路的自适应最低电压值找到后，关闭自适应电压调节模式，将时钟占空比调节选择为片内调节，开启监测点偏差调节电路，并通过复位信号对其进行信号初始化；

第三步：时钟占空比调节完成后，关闭监测点偏差调节电路；

第四步：开启电路的自适应电压调节模式，再次找到电路的自适应最低电压值，此时监测点偏差调节过程完成。