CN105445569B - 一种适用于高速集成电路的片上纳秒级电源噪声瞬态波形测量系统及其测量方法 - Google Patents

一种适用于高速集成电路的片上纳秒级电源噪声瞬态波形测量系统及其测量方法 Download PDF

Info

Publication number
CN105445569B
CN105445569B CN201510776327.2A CN201510776327A CN105445569B CN 105445569 B CN105445569 B CN 105445569B CN 201510776327 A CN201510776327 A CN 201510776327A CN 105445569 B CN105445569 B CN 105445569B
Authority
CN
China
Prior art keywords
power supply
supply noise
time
transient waveform
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510776327.2A
Other languages
English (en)
Other versions
CN105445569A (zh
Inventor
王晓晓
焦鹏远
苏东林
陈爱新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihang University
Original Assignee
Beihang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihang University filed Critical Beihang University
Priority to CN201510776327.2A priority Critical patent/CN105445569B/zh
Publication of CN105445569A publication Critical patent/CN105445569A/zh
Priority to US15/297,080 priority patent/US10671784B2/en
Application granted granted Critical
Publication of CN105445569B publication Critical patent/CN105445569B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种适用于高速集成电路的片上纳秒级电源噪声瞬态波形测量系统，该系统是基于千兆赫兹下的环形振荡器并且全部由纯数字电路元件构成，通过环形振荡器器振荡、边缘检测器采样、纹波计数器计数等过程，来实时测量集成电路芯片上具有较大电源噪声的区域的电源噪声峰值及宽度，并在一个时钟周期内恢复出电源噪声瞬态波形。其测量方法有十一个步骤。本发明设计的电源噪声瞬态波形测量系统测量精度较高、易集成、生产测试成本低、对芯片影响较小，因而可以单独用作芯片监测或者测试使用，降低电源噪声对芯片的干扰。

Description

一种适用于高速集成电路的片上纳秒级电源噪声瞬态波形测 量系统及其测量方法
技术领域
本发明涉及一种测量电源噪声的系统，更确切的说，是涉及一种适用于高速集成电路的片上纳秒级电源噪声瞬态波形测量系统及其测量方法。属于微型电子器件技术领域。
背景技术
集成电路(integrated circuit)是一种微型电子器件或部件。它是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成具有一定功能的电路所需的半导体、电阻、电容等元件及它们之间的连接导线全部集成在一小块硅片上，然后焊接封装在一个管壳内的电子器件；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。集成电路具有体积小，重量轻，引出线和焊接点少，寿命长，可靠性高，性能好等优点，同时成本低，便于大规模生产。集成电路按其功能、结构的不同，可以分为模拟集成电路、数字集成电路和数/模混合集成电路三大类。
随着硅技术的快速发展，先进的互补金属氧化物半导体(CMOS)元件的栅极长度将小于 40纳米，同时系统的最高工作频率将达到千兆赫兹(GHz)。这将导致在一个单独的芯片上集成数以亿计的门电路，使得在芯片工作时大量的门电路会在系统时钟信号的上升沿或者下降沿同时发生翻转，并且同步翻转的活动更加密集频繁。在电源网络上寄生电阻和电感的影响下，会产生电流/电阻压降(即IR-Drop)和同步开关噪声(即)两种较为严重的电源噪声。
在申请号200910052451.9，申请日2009年06月03日中公开了“快速设计电源网络的方法”。在此文献的图1中公开了电源网络的示意图。
通常电源网络中的电源噪声的电压峰值会达到参考电压的10％～20％，随着电源电压峰值的降低，电路中对电压敏感的数字模块的最大工作频率也会以同样的比例下降。这会造成门电路单元工作速度降低，影响敏感电路的工作及性能。尤其在一些集成电路芯片中，为了达到更快的工作速度，芯片中采用阈值较低的P沟道和N沟道的金属氧化物半导体场效应晶体管(PMOS/NMOS)，例如在某些芯片中使用的低阈值电路单元，其阈值电压可以低至参考电压的10％～15％，如果电源噪声发生在这些单元之中，将极大的增加电路出错的概率。过大的电源噪声还会导致集成电路无法正常工作，如时序紊乱，非正常下重启，存储器跳变等。
因此，为了防止集成电路失效，需要实时并准确测量出电源噪声的瞬态波形。然而，由于集成电路芯片的制造工艺误差等因素，很难单纯的使用电路布线仿真软件来预测芯片中每个部分可能发生的电源噪声的瞬态波形。换句话说，在集成电路的设计阶段，不可能准确预测出片上电源噪声的瞬态波形，这就需要对芯片上的电源噪声进行实际的测量。通常使用的方法可以分为片外测量和片上测量两种。片外测量主要使用一些如示波器和片上自测试设备 (ATE)等，不需要对芯片的布局进行修改，但是其局限性也比较大，主要体现在：
(a)难以在芯片实际工作时进行实时测量；
(b)由于测量深度的局限性，难以对芯片内部距离电源网络较远的区域进行测量；
(c)在千兆赫兹的工作频率下，由于探头和传输线的寄生参数的影响，难以保证测量结果的准确性。
基于上述原因，此外，随着单位面积硅成本的降低，可以选择片上测量系统来实时监测芯片上电源噪声的瞬态波形。片上测量系统的优点就在于:寄生参数小，分辨率高，可以在芯片实际工作时实时监测芯片的电源网络中各个区域的电源噪声，并可同其他系统配合进行调节。
经过对现有的技术文献进行检索发现，2009年R.Petersen等人在IEEEInternational Test Conference(国际测试会议)上发表了“Voltage transientdetection and induction for debug and test(应用于调试和测试过程中的瞬时电压检测和感应技术)”，提出了在一种使用模数(AD)及数模(DA)转换来获取电源瞬时噪声的方法。通过对电源电压采样，并转换成一系列的数字签名。同时电源噪声瞬态波形可通过获得的数字签名由数模(DA)恢复。通常其采样频率应当为系统时钟频率的若干倍，在千兆赫兹(GHz)的情况下，这将会很难实现，同时也会造成较大的功耗。Y.Wang等人于2014年在IEEEComputer Society Annual Symposium(计算机协会年会)发表了“A compact cmos ringoscillator with temperature and supply compensation for sensor application(在传感器应用方面一个紧凑简洁的具有温度和电源补偿作用的cmos环形振荡器)”，提出通过检测环形振荡器的频率的变化来检测电源噪声的方法，但是这一方法只能给出一段时间内的平均电源噪声，并未涉及电源噪声的峰值和宽度。M.Fukazawa等人于2005年在IEEEAsian Solid-State Circuits Conference (亚洲固态电路大会)上发表了“Measurementsof digital signal delay variation due to dynamic power supply noise(对于由动态电源噪声引起的数字信号延时变化的测量)”，将电源噪声通过延时到数字转换(delay-to-digital)的方法，获得数字签名，从而在一段时间内测得电源噪声的峰值。但这种方法无法在一个系统时钟周期内获得电源噪声的瞬态波形。
虽然上述文献采用了片上测量系统，但对电源噪声的瞬态波形的测量精度较低，运行时功耗较大，测量速率慢。
发明内容
1)本发明设计了一种适用于高速集成电路的片上纳秒级电源噪声瞬态波形测量系统，该测量系统能够实时监测集成电路芯片在工作时受到的电源噪声的峰值和宽度，并在一个系统时钟周期内准确快速地恢复出电源噪声瞬态波形。此外，该测量系统可接至不同类型的动态电压频率调节系统(DVFS)，通过本电源噪声瞬态波形测量系统与动态调节系统的配合，实时调节片上容易受到电源噪声影响的单元。能够避免集成电路芯片因受到较大的电源噪声引发片上功耗异常，进而使得片上某些单元功能失效或者发生错误。
本发明的一种适用于高速集成电路的片上纳秒级电源噪声瞬态波形测量系统，所述集成电路芯片中有N个区域(region)门电路翻转频繁，且集成电路芯片上的电源网络为上述的 N个区域供电，因此易出现较大的电源噪声；
其特征在于：
电源噪声瞬态波形测量系统由控制寄存器、判断逻辑模块和电源噪声瞬态波形测量模块组成。其中，在上述集成电路芯片上的N个区域放置N个电源噪声瞬态波形测量模块，这N 个电源噪声瞬态波形测量模块共用一个控制寄存器和判断逻辑模块。
所述控制寄存器，在测量开始前，一些基本的配置参数通过串行或并行的方式写入控制寄存器中。这些配置参数包括测量开始时间、噪声边缘检测器参数、快速环形振荡器中反相器个数以及调节阈值。在测量开始后，这些配置参数将传递到判断逻辑模块和电源噪声瞬态波形测量模块中。
所述判断逻辑模块，一方面是用来通过比较差分模块的输出数值与在控制寄存器中写入的电压调节阈值，判断是否开启调节模式，一旦小于调节阈值，将输出高电平并进行调节；另一方面，还用来完成电源噪声瞬态波形测量模块中边缘检测器的校准工作。
针对A区域设置的电源噪声峰值测量模块记为第一个电源噪声瞬态波形测量模块(2A)；
针对B区域设置的电源噪声峰值测量模块记为第二个电源噪声瞬态波形测量模块(2B)；
针对N区域设置的电源噪声峰值测量模块记为第N个电源噪声瞬态波形测量模块(2N)；
所述的电源噪声瞬态波形测量模块(2A、2B、……和2N)的结构是相同的；即：
所述电源噪声瞬态波形测量模块由快速环形振荡器(20D)、噪声边缘检测器(20E)、纹波计数器(20A)、差分模块(20B)和定时模块(20C)构成；
该噪声边缘检测器(20E)，通过2～3个缓冲器将整个测量时间窗分成多个采样间隔，并在每个采样间隔内显示出二进制逻辑0或1，可检测到电源噪声的下降沿和上升沿的出现时间，从而可实时获得电源噪声的宽度。在获得的二进制数字串中，逻辑1意味着此采样间隔内电源噪声一直存在，逻辑0意味着此采样间隔内没有电源噪声；
该快速环形振荡器(20D)，其振荡频率对电源电压值十分敏感，因此可用来检测一段时间内电源噪声的平均水平。为了减小频率测量的误差，环形振荡器的振荡频率越高越好。该环形振荡器的振荡时间由定时器给出的测量时间窗长度决定；
该纹波计数器(20A)，由N个触发器和N个反相器组成，配合快速振荡器一切使用，用来计出在一段时间内，快速环形振荡器的振荡个数。同时，整个测量时间窗又被分成几个调节时间窗，每经过一个调节时间窗，纹波计数器的计数值被传递到差分模块的寄存器中；
该差分模块(20B)，连接在纹波计数器(20A)和判断逻辑模块之间，用来比较在一个调节时间窗内，振荡个数与调节阈值的大小关系。该模块是一个二阶差分模块，由寄存器、减法器和比较器组成，将前后两个调节时间窗内的纹波计数器数值输入到减法器中做差，差值输入到判断逻辑模块中，一旦小于设定好的调节阈值，则开启调节模式；
该定时模块(20C)，通过系统时钟产生各模块所需的时钟信号。
2)本发明一种适用于高速集成电路的片上纳秒级电源噪声瞬态波形测量系统的测量方法，它包括有下列步骤：
步骤一，寻找电源噪声较大区域。在设计集成电路芯片过程中，通过IC Compiler软件对集成电路芯片进行区域划分，并标记出每个潜在地具有较大电源噪声的区域；
步骤二，系统集成。在集成电路芯片上空余面积较多的地方插入控制寄存器和判断逻辑模块，以及在每个区域中插入一个电源噪声瞬态波形测量模块(2A、2B、……、2N)并连接该区域对应的电源网络，同时将系统时钟通过布线连接到定时器的输入端；
步骤三，选取合适的测量时间窗长度M和采样间隔。测量时间窗长度由系统时钟，和集成电路触发条件决定。在测量时间窗内，应包含一个电源噪声峰值。同时，测量时间窗长度还会由允许的测量误差限定；
步骤四，生成速查表。由于从电源噪声瞬态波形测量模块直接获得的是，测量时间窗下纹波计数器的计数值N以及噪声边缘检测器的数字签名，即振荡个数和电源噪声宽度。因此，为获得电源噪声瞬态波形还需要获得电源噪声的峰值。因此，需建立三维速查表，来获得电源噪声峰值与宽度和归一化振荡个数的关系。此外，由于温度的工艺不确定性也会影响电源噪声瞬态波形测量模块的性能，速查表上还应给出不同温度下，上述三者的关系；
首先，通过自测试设备(ATE)获得在各个温度下(-40℃～120℃)，没有较大电源噪声的情况下，快速环形振荡器在一定时间内的振荡个数，并绘出图像，如图4a所示；
然后，通过自测试设备(ATE)获得在各个温度下(-40℃～120℃)，快速环形振荡器的振荡周期与电源电压的敏感度，即并绘出图像，如图4b所示；
最后，通过SPICE仿真软件，在不同的条件下，选取不同的电源电压噪声的宽度和峰值，获得快速环形振荡器的振荡个数，从而求出归一化振荡个数，并绘出图像，如图4c所示；
步骤五，测量电源噪声瞬态波形测量模块工作环境温度。在上一个步骤中，绘出的是在不同温度条件下，电源噪声峰值、宽度和归一化振荡个数的三维速查表。因此，在测试开始前，先获得片上运行温度来选取对应的速查表。当芯片上一小部分电路运行时，使快速环形振荡器振荡一段时间，获得振荡个数，通过查找上一步骤获取的个数-温度图像，获取片上运行温度。
步骤六，校准噪声边缘检测器。通过调整每个“冠状分支”下的两个子分支的缓冲器个数及电容容值，使检测器在无较大电源电压噪声的情况下，输出的数字签名均为逻辑0。持续增加一个子分支的缓冲器个数，一旦该位出现逻辑1，即停止校准；
步骤七，选取合适的调节阈值，使调节反应时间最小。该阈值信息可通过自测试设备(ATE) 获得。通过在自测试设备(ATE)上添加结构和功能测试向量，当电路失效时将振荡器振荡个数设为调节阈值；
步骤八，配置控制寄存器参数信息。在测试开始前，将配置参数信息写入到控制寄存器中。这些配置参数包括测量开始时间、测量时间窗长度、快速环形振荡器中非门个数、噪声边缘检测器参数以及调节阈值。在测量开始后，这些配置参数将传递到判断逻辑模块和电源噪声瞬态波形测量模块中。
步骤九，生成电源噪声。通过添加结构、功能或内建自测试(BIST)测试向量，在集成电路内部生成电源噪声，同时使电源噪声瞬态波形测量系统开始工作。
步骤十，片上实时测量。电源噪声瞬态波形测量模块在之前设定好的时刻开始工作，同时每次运行时间为一个测量时间窗长度M。在片上实时测量过程中，获得的测量时间窗内和调节时间窗内的振荡个数，以及噪声边缘检测器的数字签名分别存入数据寄存器或随机静态存储器(SRAM)中。
步骤十一，片上自调节。每经过一个调节时钟信号，判断逻辑模块会比较差分模块输出的振荡个数，一旦小于预定的调节阈值，则输出高电平，即逻辑1，来触发与之相连的动态电压频率调节系统(DVFS)，进而补偿电源电压。
本发明设计的电源噪声瞬态波形测量系统及其测量方法的优点在于：
①利用电源噪声瞬态波形测量系统对集成电路芯片上的电源噪声进行实时检测，可在一个时钟周期内获得电源噪声瞬态波形。
②电源噪声瞬态波形测量系统测量准确性高，测量的电源噪声峰值和宽度误差率分别小于 3.75％和7.69％；同时测量精度高，可测得电源噪声最小峰值为100mV，最小宽度为0.4ns。
③电源噪声瞬态波形测量系统采用纯数字电路设计，易于集成到现有集成电路芯片上，且占用额外面积小。
④电源噪声瞬态波形测量系统不会影响集成电路芯片上其他系统的功能或结构测试，同时在功能和测试向量下均可实现电源噪声的测量和调节。
⑤采用建立三维速查表及测量前校准的方式，本系统测量精度受集成电路芯片制作工艺不确定性及温度的影响极小。
⑥电源噪声瞬态波形测量系统工作在千兆赫兹(GHz)下，可在几纳秒内对电源噪声进行快速调节。
附图说明
图1a是传统集成电路芯片中电源网络与各个区域的示意图。
图1b是集成电路芯片上电源网络存在噪声时的电源电压波形示意图。
图2是本发明针对集成电路芯片上对电源噪声瞬态波形进行测量的结构框图。
图3a是本发明电源噪声瞬态波形测量模块中各子模块的结构图。
图3b是本发明电源噪声瞬态波形测量模块中噪声边缘检测器的结构图。
图4a是快速环形振荡器在无较大噪声情况下，振荡个数与温度的关系示意图。
图4b是不同温度下，快速环形振荡器的振荡周期对电源电压的敏感度与温度的关系示意图。
图4c是不同温度下，电源噪声峰值Vp、电源噪声宽度tw、归一化振荡个数Nnorm的三维关系示意图。
图5a是标准测试电路S15850电源噪声分布图
图5b是标准测试电路S13207电源噪声分布图
图5c是标准测试电路B14电源噪声分布图
图5d是标准测试电路B19电源噪声分布图
图6是对于峰值为0.1V，宽度为1ns下，边缘噪声检测器的数字签名的波形图。
图7是在实际电源噪声情况下，电源噪声峰值Vp、电源噪声宽度tw、归一化振荡个数Nnorm的通过Matlab 2014三维拟合曲面。
图8是实际电源噪声瞬态波形图以及电源噪声瞬态重构波形图。
图9是本发明方法流程框图。
图中符号说明如下：
A:芯片上模块A；B:芯片上模块B；C：芯片上模块C；A区域的电源噪声的电压信号；B区域的电源噪声的电压信号；N区域的电源噪声的电压信号； Ni-1:前(i-1)个调节时间窗内快速环形振荡器振荡总个数；Ni:前i个调节时间窗内快速环形振荡器振荡总个数；Pi:第i个调节时间窗间隔内快速环形振荡器振荡个数；Pthd:调节阈值；α1α2α3：分别代表三个不同的数值。
具体实施方式
见图1——图9，下面将结合附图和实施例对本发明做进一步的详细说明。
参见图2所示，本发明设计的片上纳秒级电源噪声瞬态波形测量系统由电源噪声峰值测量模块(2A、2B、……和2N)、控制寄存器与判断逻辑模块三部分组成，均可内嵌在现有集成电路芯片上。
对于集成电路芯片的编程控制采用了HSPICE 2014以及IC Compiler软件。HSPICE是 Synopsys公司为集成电路设计中的稳态分析，瞬态分析和频域分析等电路性能的模拟分析而开发的一个商业化通用电路模拟程序。它相较于伯克利的SPICE(SimulationProgram with IC Emphasis)软件，MicroSim公司的PSPICE以及其它电路分析软件，又加入了一些新的功能，经过不断的改进，目前已被许多公司、大学和研究开发机构广泛应用。ICCompiler是 Synopsys下一代布局布线系统，通过将物理综合扩展到整个布局和布线过程以及签核驱动的设计收敛，来保证卓越的质量并缩短设计时间。上一代解决方案由于布局、时钟树和布线独立运行，有其局限性。IC Compiler的扩展物理综合(XPS)技术突破了这一局限，将物理综合扩展到了整个布局和布线过程。IC Compiler采用基于TCL的统一架构，实现了创新并利用了Synopsys的若干最为优秀的核心技术。作为一套完整的布局布线设计系统，它包括了实现下一代设计所必需的一切功能，如物理综合、布局、布线、时序、信号完整性(SI)优化、低功耗、可测性设计(DFT)和良率优化。
参见图3a、b所示，电源噪声峰值测量模块(2A、2B、……和2N)通过环形振荡器器振荡、边缘检测器采样、纹波计数器计数等过程，来实时测量集成电路芯片上的电源网络中的各个区域的电源噪声峰值及宽度，并在一个时钟周期内恢复出电源噪声波形。此外，判断逻辑模块可配合动态电压频率调节系统(DVFS)对电源噪声进行调节及补偿处理，从而降低电源噪声对集成电路芯片性能的影响。本发明设计的电源噪声瞬态波形测量系统测量精度较高、易集成、生产测试成本低、对芯片影响较小，因而可以单独用作芯片监测或者测试使用，降低电源噪声对芯片的干扰。
(一)集成电路芯片的电源网络中的噪声波形：
所测试的集成电路芯片参考电压为1.05V，当电路中有大量的门电路单元同时发生翻转，或者受到外界电磁干扰时，其电源网络会产生噪声，该电源噪声使得供电电压发生周期性波动，其波形如图1a、b所示。
(二)集成电路芯片中的区域划分：
参见图1a、b所示，集成电路芯片中有N个区域(region)门电路翻转频繁，如A区域、B区域、C区域、……、N区域。在图1中则将A区域记为1A、B区域记为1B、……N区域记为1N。
在本发明中，参见图2所示，由于一个集成电路芯片上有N个区域(region)门电路翻转频繁，则与之匹配的电源噪声瞬态波形测量模块也设置有N个。即针对A区域设置的电源噪声瞬态波形测量模块记为第一个电源噪声瞬态波形测量模块2A；针对B区域设置的电源噪声瞬态波形测量模块记为第二个电源噪声峰值测量模块2B；针对N区域设置的电源噪声瞬态波形测量模块记为第N个电源噪声峰值测量模块2N。每个电源噪声峰值瞬态波形测量模块的结构是相同的。所述的N个区域中的N个电源噪声瞬态波形测量模块共用一个控制寄存器和判断逻辑模块。
集成电路芯片上的电源网络(power supply network)为每个区域供电。本发明设计的电源噪声峰值测量模块(2A、2B、……和2N)连接在为每个区域供电的电源网络上。通过实时测量每个区域的电源噪声(power supply noise)来判断所述电源噪声是否对该区域造成影响。将A区域的电源噪声的电压信号记为B区域的电源噪声的电压信号记为 N区域的电源噪声的电压信号记为为了方便说明，所述也称为任意一电源噪声的电压信号。
本发明设计的电源噪声瞬态波形测量模块由快速环形振荡器(20D)、噪声边缘检测器 (20E)、纹波计数器(20A)、差分模块(20B)和定时模块(20C)构成，如图3及图3a所示。
(三)控制寄存器
在测量开始前，一些基本的配置参数通过串行或并行的方式写入控制寄存器中。这些配置参数包括测量开始时间、测量时间窗长度、采样间隔、噪声边缘检测器参数、快速环形振荡器中反相器个数以及调节阈值。在测量开始后，这些配置参数将传递到判断逻辑模块和电源噪声瞬态波形测量模块中。
(四)判断逻辑模块
判断逻辑模块一方面是用来判断是否开启调节模式。在测量过程中，一旦电源电压噪声较大，快速环形振荡器(20D)振荡个数，即差分模块的输出数值，小于在控制寄存器中提前写入的电压调节阈值，将输出高电平，即逻辑1，来触发与之相连的动态电压频率调节系统 (DVFS)，进而补偿电源电压。另一方面，还用来完成电源噪声瞬态波形测量模块中噪声边缘检测器的校准工作。通过调整噪声边缘检测器(20E)的两个子分支的长度，即强分支和弱分支中的缓冲器个数，使连接的触发器在较低噪声情况下不翻转，同时在较大噪声情况下翻转。
(五)任意一个电源噪声峰值测量模块2N
参见图3a、b所示，任意一个电源噪声瞬态波形测量模块2N由由快速环形振荡器(20D)、噪声边缘检测器(20E)、纹波计数器(20A)、差分模块(20B)和定时模块(20C)构成。
其中，与纹波计数器(20A)输出在一个测量时间窗内快速环形振荡器(20D)振荡的总个数N,从而计算电源噪声在测量时钟信号内的平均电压值；噪声边缘检测器(20E)输出一串数字签名，从中找到触发器第一次由“0”翻转到“1”的位数i以及最后一次翻转的位数j，用来计算电源噪声的宽度；差分模块(20B)与判断逻辑模块配合完成电压调节模式的开闭，定时模块(20C)用来提供其他模块所需的时钟信号。
快速环形振荡器20D
如图3a、b所示，快速环形振荡器由一个与门和奇数个反相器以及数据选择器首尾相连组成。因为其振荡频率对电源电压水平十分敏感，所以可用来检测一段时间内的电源噪声的平均水平。快速环形振荡器的振荡周期是所有反相器的延时总和，因此振荡频率也与反相器的延时及反相器的个数有关。
在本发明中，由于振荡越快误差越小，即反相器个数越少，误差越小。因此当测量不同大小的噪声时，为了满足不同的误差要求，该快速环形振荡器中由数据选择器控制反相器的个数。
纹波计数器20A
如图3a、b所示，纹波计数器(20A)为异步计数器，由n个触发器和n个反相器组成。从图中可以看出，纹波计数器(20A)第一级触发器的输入时钟信号为快速环形振荡器的输出周期振荡信号，以后的各级触发器输入时钟信号均为上级触发器的输出信号。与同步计数器相比，该特性使其可以与振荡频率更高的快速环形振荡器一起工作。需要注意的是，纹波计数器的最大计数频率由第一级的触发器的稳定性和可靠性决定。
在本发明中，纹波计数器(20A)配合快速振荡器一切使用，用来计出在一个测量时间窗内，快速环形振荡器的振荡个数N，N0为无噪声时一个测量时间窗内振荡器振荡个数。此外，纹波计数器中触发器和和反相器的设置个数与集成电路芯片的数据运算位数相关，个数太少无法满足环形振荡器计数要求，太多会占用更多的芯片面积。同时，整个测量时间窗又被分成几个调节时间窗，每经过一个调节时间窗，纹波计数器的计数值N被传递到差分模块的寄存器中。
噪声边缘检测器20E
如图3a、b所示，在噪声边缘检测器(20E)，由一个个结构相同的“冠状分支”组成，用来测量电源噪声的的降沿和上升沿的出现时间，从而可实时获得电源噪声的宽度。每个“冠状分支”由一个触发器，一个与门，两个子分支和几个缓冲器构成。两个子分支又分别叫做强分支和弱分支。强分支由大的缓冲器和容值较小的电容组成，而弱分支由小的缓冲器和容值较大的电容组成。
在测量过程中，一个上升沿时钟信号在整个结构底端沿着由2～3个缓冲器组成的延时线传输，每经过一定时间，上升沿时钟信号到达下一个“冠状分支”。所以，每个“冠状分支”间的缓冲器将整个测量时间窗分成多个采样间隔tsam。上升沿时钟信号同时到达两个子分支。当上升沿时钟信号到达分支上端时，将作为触发器的输入时钟信号，如分支1的触发器1所示。当有较大电源噪声出现时，弱分支的延时要比强分支的延时大很多，经过与门后，将会产生一个瞬时脉冲信号，触发器工作同时输出电源电平值，即逻辑1。所以没有较大电源噪声情况下，两个子分支要事先校准，以确保输出的时钟信号不会使触发器翻转，即触发器输出始终为逻辑0。因此，触发器的输出信号可作为两个子分支延时快慢的评判标准。
在本发明中，每一个“冠状分支”中触发器的输出信号可组成一串数字签名，如0...01..10..00。其中第i位为第一次出现逻辑的位置，第j位为最后出现逻辑1的位置，且从第i位到第j位数字签名均为1。在获得的二进制数字串中，逻辑1意味着此采样间隔内电源噪声一直存在，逻辑0意味，着此采样间隔内没有电源噪声。因此，电源噪声的宽度为twidth＝(j-i+1)×tsam。此外，由于几个快速的缓冲器的延时可达到小于50皮秒的水平，因此，噪声边缘检测器的分辨率是非常高的。
差分模块20B
如图3a、b所示，差分模块(20B)连接在纹波计数器(20A)和判断逻辑模块之间，由一个减法器和三个寄存器组成，用来比较在一个调节时间窗内P与Pthd内的大小。其中，P是在一个调节时间窗内快速环形振荡器(20D)在有较大电源噪声的情况下的振荡个数，Pthd是事先写入到控制寄存器的值，为在同样的一个调节时间窗内没有较大噪声时，快速环形振荡器(20D)的振荡个数，称为调节阈值。在实际测量过程中，差分模块(20B)将相邻的前后两个调节时间窗内的纹波计数器数值输入到减法器中做差，即为P,差值输入到判断逻辑模块中，一旦小于设定好的调节阈值Pthd，则开启调节模式；
在本发明中，差分模块(20B)的调节时钟信号的周期是系统时钟的四分之一。因此，可在一个系统时钟周期内，通过比较差分模块的输出和调节阈值，实现时钟频率调节和电源噪声的补偿功能。
定时模块20C
如图3a、b所示，集成电路芯片的系统时钟信号的峰值为1.05V，周期T系统为4ns的方波信号。在系统时钟T系统下，定时模块(20C)产生电源噪声瞬态波形测量模块中各模块所需的时钟信号。参见图1A所示，给纹波计数器(20A)提供测量时钟信号T测量，完成每一次的系统测量任务，周期一般为系统时钟T系统的0.5～1.5倍；给噪声边缘检测器(20E)提供上升沿时钟信号T上升沿，用于测量电源噪声的宽度，由低电平到高电平的跳变时刻与测量时钟信号T测量一致；给纹波计数器(20A)和差分模块(20B)提供周期为系统时钟的四分之一的调节时钟信号T调节，用于比较差分模块中P与调节阈值Pthd的大小，从而决定是否开启调节模式。
在本发明中，为了保证在一个测量时间窗内只包含一个电源噪声峰值，对于单时钟系统，测量时钟信号通常持续至一个时钟周期；对于多时钟系统，测量时间窗宽度可选为最小的时钟周期；对于芯片上门电路既有由时钟上升沿又有由下降沿出发的，测量时间窗宽度可选为系统时钟的一半。
工作环境温度对三维速查表的影响：
由于工艺不确定性和温度会影响电源噪声瞬态波形测量系统的性能，所以在电源噪声波形重构阶段，生成的速查表应消除这些影响。同时，在测量电源噪声宽度之前，会对边缘噪声检测器(20E)进行校准，即消除工艺不确定性对噪声宽度测量过程的影响。因此，生成的速查表就要着重消除温度带来的影响。
因为在电源噪声波形VDD(t)下，经过一个固定的测量时间M，快速环形振荡器(20E)振荡的总个数N可以由方程(1)表示，即：
其中，N0表示无较大电源噪声时，快速环形振荡器在测量时间M内的振荡个数；
表示振荡周期-电源电压的敏感度。
并且，归一化计数值Nnorm可由方程(2)求得，即：
从上述表达式中可以看出，给定电源噪声波形VDD(t)和测量时间窗长度M后，归一化计数值Nnorm仅由振荡周期-电源电压敏感度决定。同时，振荡周期- 电源电压敏感度是温度和工艺不确定性的函数，而且在一定的电源噪声范围内可认为是常数。该常数非常容易通过自测试设备(ATE)得到。通常情况下，对于已制造出来的系统，该工艺已经确定，如果片上工作温度已知，那么也就可以确定下来。因此，要先通过仿真得到不同下的三维速查表。在实际电源噪声瞬态波形重构过程中，选取具体下的速查表。
要想在片上直接一步获得是很困难的，因此可通过三步来获得具体下的速查表，具体步骤详见后面测量步骤中的说明。
本发明电源噪声测量方法包括有下列步骤：
测量步骤一，寻找电源噪声较大区域。在设计集成电路芯片过程中，通过ICCompiler 软件对集成电路芯片进行区域划分，并标记出每个潜在地具有较大电源噪声的区域；
测量步骤二，系统集成。在集成电路芯片上空余面积较多的地方插入控制寄存器和判断逻辑模块，以及在每个区域中插入一个电源噪声瞬态波形测量模块(2A、2B、……、2N)并连接该区域对应的电源网络，同时将系统时钟通过布线连接到定时器的输入端；
测量步骤三，选取合适的测量时间窗长度M和采样间隔。测量时间窗长度由系统时钟，和集成电路触发条件决定。在测量时间窗内，应包含一个电源噪声峰值。同时，测量时间窗长度还会由允许的测量误差限定；
测量步骤四，生成速查表。由于从电源噪声瞬态波形测量模块直接获得的是，测量时间窗下纹波计数器的计数值N以及噪声边缘检测器的数字签名，即振荡个数和电源噪声宽度。因此，为获得电源噪声瞬态波形还需要获得电源噪声的峰值。因此，需建立三维速查表，来获得电源噪声峰值与宽度和归一化振荡个数的关系。此外，由于温度的工艺不确定性也会影响电源噪声瞬态波形测量模块的性能，速查表上还应给出不同温度下，上述三者的关系；
首先，通过自测试设备(ATE)获得在各个温度下(-40℃～120℃)，没有较大电源噪声的情况下，快速环形振荡器在一定时间内的振荡个数，并绘出图像，如图4a所示；
然后，通过自测试设备(ATE)获得在各个温度下(-40℃～120℃)，快速环形振荡器的振荡周期与电源电压的敏感度，即并绘出图像，如图4b所示；
最后，通过SPICE仿真软件，在不同的条件下，选取不同的电源电压噪声的宽度和峰值，获得快速环形振荡器的振荡个数，从而求出归一化振荡个数，并绘出图像，如图4c所示；
测量步骤五，测量电源噪声瞬态波形测量模块工作环境温度。在上一个步骤中，绘出的是在不同温度条件下，电源噪声峰值、宽度和归一化振荡个数的三维速查表。因此，在测试开始前，先获得片上运行温度来选取对应的速查表。当芯片上一小部分电路运行时，使快速环形振荡器振荡一段时间，获得振荡个数，通过查找上一步骤获取的个数-温度图像，获取片上运行温度。
测量步骤六，校准噪声边缘检测器。通过调整每个“冠状分支”下的两个子分支的缓冲器个数及电容容值，使检测器在无较大电源电压噪声的情况下，输出的数字签名均为逻辑0。持续增加一个子分支的缓冲器个数，一旦该位出现逻辑1，即停止校准；
测量步骤七，选取合适的调节阈值，使调节反应时间最小。该阈值信息可通过自测试设备(ATE)获得。通过在自测试设备(ATE)上添加结构和功能测试向量，当电路失效时将振荡器振荡个数设为调节阈值；
测量步骤八，配置控制寄存器参数信息。在测试开始前，将配置参数信息写入到控制寄存器中。这些配置参数包括测量开始时间、测量时间窗长度、快速环形振荡器中非门个数、噪声边缘检测器参数以及调节阈值。在测量开始后，这些配置参数将传递到判断逻辑模块和电源噪声瞬态波形测量模块中。
测量步骤九，生成电源噪声。通过添加结构、功能或内建自测试(BIST)测试向量，在集成电路内部生成电源噪声，同时使电源噪声瞬态波形测量系统开始工作。
测量步骤十，片上实时测量。电源噪声瞬态波形测量模块在之前设定好的时刻开始工作，同时每次运行时间为一个测量时间窗长度M。在片上实时测量过程中，获得的测量时间窗内和调节时间窗内的振荡个数，以及噪声边缘检测器的数字签名分别存入数据寄存器或随机静态存储器(SRAM)中。
测量步骤十一，片上自调节。每经过一个调节时钟信号，判断逻辑模块会比较差分模块输出的振荡个数，一旦小于预定的调节阈值，则输出高电平，即逻辑1，来触发与之相连的动态电压频率调节系统(DVFS)，进而补偿电源电压。
实施例1
应用本发明设计的电源噪声瞬态波形测量模块进行的测试：
采用HSPICE 2014软件进行测试，该测试使用Nangate 45nm开源库。电源噪声瞬态波形测量模块前端的快速环形振荡器，是由与门，多路选择器，个数最小为3的反相器组成。纹波计数器为8位，即8个触发器和8个反相器相连接，一个测量时间窗内，最大计数255。边缘噪声检测器为20位，即20个“冠状分支”。标准电源电压为1.05V，扫描温度为 -40℃～120℃。除此之外，为了更好地得到N，i，j，测量时间窗长度选为5ns。考虑到制造工艺不确定性的影响，本电源噪声瞬态波形测量系％统在仿真过程中，均加入1％tox，5％W， 10％L和25％Vth。其中，tox为栅氧化层厚度，W为栅极宽度，L为栅极长度，Vth为MOS管的阈值电压。当快速环形振荡器的供电电源电压为1.05V且没有任何噪声时，由于存在上述不确定性，快速环形振荡器的振荡周期为56皮秒～66皮秒。
将本发明设计的电源噪声瞬态波形测量系统插入到一些标准测试电路(ITCbenchmark) 和来自开源SPARC处理器(OpenSPARCT2 SPARCT core)核中64位浮点和图形单元。
首先，通过添加不同的功能测试向量，通过IC Compiler找到四个电路中电源噪声较大的区域。如图5a-d所示，红色区域表示电源噪声较大，将系统插入到这些区域中。由于芯片上集成电路数量十分庞大，集成度很高，所以拥挤程度很高，可插入面积较小。因此，可将本系统的前端部分，即快速环形振荡器，噪声边缘检测器以及纹波计数器，放置到红色全区域中。将所有电源噪声瞬态波形测量模块中共用的控制寄存器和判断逻辑模块放置到其他可用面积较大的地方中。通过应用IC Compiler软件的仿真测试，将电源噪声瞬态波形测量系统插入标准集成电路中，可得出电源噪声瞬态波形测量系统放置个数以及占用总面积的百分比，如下表所示。
电源噪声瞬态波形测量系统占总电路面积比：
标准测试电路 S15850 S13207 B14 B19 FGU Set
所需系统个数 1 1 2 9 18
占总面积比 10.02％ 9.19％ 15.2％ 2.14％ 2.23％
接下来，选取合适的采样间隔。前面已经介绍，采样间隔，即采样窗长度，是由边缘噪声检测器中各个“冠状分支”间的缓冲器类型及个数决定。一个合适的采样间隔只需要几个缓冲器，因此所占用面积极小。对于此次峰值为0.1V，宽度为2.5ns的电源噪声，选取分别选取0.7ns，0.6ns，0.5ns，0.4ns，0.3ns，0.125ns六个采样间隔进行采样，通过观察边缘噪声检测器生成的数字签名，找到第一个翻转位数i以及最后一个翻转位数j，从而获得实际电源噪声宽度，如下表所示。
对于0.2V峰值，2.5ns宽度电源噪声采样测量结果表：
从上表可以看到，当采样间隔减小为0.125ns时，边缘噪声检测器输出的数字签名为： 011111111111111111110，即测得的噪声宽度为2.275ns，此时误差为5％，达到允许误差范围。因此，在以后系统的实际测量中，选用采样间隔为0.125ns时的缓冲器类型及个数，并提前输入到控制寄存器中。
对于本实例的峰值Vp为0.1V，宽度tw为1ns的电源噪声，选用上述确定好的0.125ns作为采样间隔，边缘噪声检测器输出的数字签名为：00000001111111100000，即i＝8，j＝15，此时测得的噪声宽度为1ns，误差为0％。此时边缘噪声检测器的数字签名的波形图如图6所示。
接下来，生成三维速查表，进而生成不同下三维Vp-tw-Nnorm图形。通过HSPICE 2014仿真所得，在正常工作环境温度25℃下，Vp-tw-Nnorm表如下所示：
根据此表，通过Matlab 2014软件拟合成三维曲面，如图7所示。同时生成拟合曲面方程：
其中，a＝1.03，b＝-0.272，c＝-0.0364。通过此方程拟合的函数方程误差平方和以及残差平方和分别为0.0016和0.9802。这意味着使用本系统测出归一化计数值Nnorm和噪声宽度tw后，可通过此图像和方程准确得到电源噪声峰值Vp。
对于本实例的峰值Vp为0.1V，宽度tw为1ns的电源噪声，插入本系统后，通过HSPICE2014 软件仿真得出Nnorm＝0.992，tw＝1ns，将上述值带入到图7平面或方程(3)中，可求得测量电源噪声峰值为V'p＝0.093V，测量误差为7％。
目前为止，电源噪声的峰值V'p和宽度t'w均已通过该系统获得，且误差均在允许的范围内。将电源噪声波形设想成三角函数形式，则可通过获得的V'p和t'w重构出电源噪声瞬态波形，原电源噪声波形和重构波形如图8所示。
此外，在电源噪声瞬态波形测量过程中，即在测量时间窗M内，该测量时间又被分为4 个调节时间窗，差分模块和判断逻辑模块也在运行，在第二个调节时间窗内，即在2.5ns时，差分模块的输出小于提前设定好的值，判断逻辑模块输出高电平,产生快速调节信号。

Claims (2)

1.一种适用于高速集成电路的片上纳秒级电源噪声瞬态波形测量系统，其特征在于：
该电源噪声瞬态波形测量系统由控制寄存器、判断逻辑模块和电源噪声瞬态波形测量模块组成；其中，在上述集成电路芯片上的N个区域放置N个电源噪声瞬态波形测量模块，这N个电源噪声瞬态波形测量模块共用一个控制寄存器和判断逻辑模块；
所述控制寄存器，在测量开始前，一些基本的配置参数通过串行或并行的方式写入控制寄存器中；这些配置参数包括测量开始时间、噪声边缘检测器参数、快速环形振荡器中反相器个数以及调节阈值；在测量开始后，这些配置参数将传递到判断逻辑模块和电源噪声瞬态波形测量模块中；
所述判断逻辑模块，一方面是用来通过比较差分模块的输出数值与在控制寄存器中写入的电压调节阈值，判断是否开启调节模式，一旦小于调节阈值，将输出高电平并进行调节；另一方面，还用来完成电源噪声瞬态波形测量模块中边缘检测器的校准工作；
针对A区域设置的电源噪声峰值测量模块记为第一个电源噪声瞬态波形测量模块2A；
针对B区域设置的电源噪声峰值测量模块记为第二个电源噪声瞬态波形测量模块2B；
针对N区域设置的电源噪声峰值测量模块记为第N个电源噪声瞬态波形测量模块2N；
所述的电源噪声瞬态波形测量模块2A、2B、……和2N的结构是相同的；即：
该电源噪声瞬态波形测量模块由快速环形振荡器20D、噪声边缘检测器20E、纹波计数器20A、差分模块20B和定时模块20C构成；
该噪声边缘检测器20E，通过2～3个缓冲器将整个测量时间窗分成多个采样间隔，并在每个采样间隔内显示出二进制逻辑0或1，检测到电源噪声的下降沿和上升沿的出现时间，从而实时获得电源噪声的宽度；在获得的二进制数字串中，逻辑1意味着此采样间隔内电源噪声一直存在，逻辑0意味着此采样间隔内没有电源噪声；
该快速环形振荡器20D，其振荡频率对电源电压值十分敏感，因此用来检测一段时间内电源噪声的平均水平；为了减小频率测量的误差，环形振荡器的振荡频率越高越好；该环形振荡器的振荡时间由定时器给出的测量时间窗长度决定；
该纹波计数器20A，由N个触发器和N个反相器组成，配合快速振荡器一切使用，用来计出在一段时间内，快速环形振荡器的振荡个数；同时，整个测量时间窗又被分成几个调节时间窗，每经过一个调节时间窗，纹波计数器的计数值被传递到差分模块的寄存器中；
该差分模块20B，连接在纹波计数器20A和判断逻辑模块之间，用来比较在一个调节时间窗内，振荡个数与调节阈值的大小关系；该模块是一个二阶差分模块，由寄存器、减法器和比较器组成，将前后两个调节时间窗内的纹波计数器数值输入到减法器中做差，差值输入到判断逻辑模块中，一旦小于设定好的调节阈值，则开启调节模式；
该定时模块20C，通过系统时钟产生各模块所需的时钟信号。
2.一种适用于高速集成电路的片上纳秒级电源噪声瞬态波形测量系统的测量方法，它包括有下列步骤：
步骤一，寻找电源噪声较大区域；在设计集成电路芯片过程中，通过IC Compiler软件对集成电路芯片进行区域划分，并标记出每个潜在地具有较大电源噪声的区域；
步骤二，系统集成；在集成电路芯片上空余面积较多的地方插入控制寄存器和判断逻辑模块，以及在每个区域中插入一个电源噪声瞬态波形测量模块2A、2B、……、2N并连接该区域对应的电源网络，同时将系统时钟通过布线连接到定时器的输入端；
步骤三，选取合适的测量时间窗长度M和采样间隔；测量时间窗长度由系统时钟和集成电路触发条件决定；在测量时间窗内，应包含一个电源噪声峰值，同时，测量时间窗长度还会由允许的测量误差限定；
步骤四，生成速查表；由于从电源噪声瞬态波形测量模块直接获得的是，测量时间窗下纹波计数器的计数值N以及噪声边缘检测器的数字签名，即振荡个数和电源噪声宽度；因此，为获得电源噪声瞬态波形还需要获得电源噪声的峰值，因此，需建立三维速查表，来获得电源噪声峰值与宽度和归一化振荡个数的关系；此外，由于温度的工艺不确定性也会影响电源噪声瞬态波形测量模块的性能，速查表上还应给出不同温度下，上述三者的关系；
首先，通过自测试设备获得在各个温度下即-40℃～120℃没有较大电源噪声的情况下，快速环形振荡器在一定时间内的振荡个数，并绘出图像；
然后，通过自测试设备获得在各个温度下即-40℃～120℃，快速环形振荡器的振荡周期与电源电压的敏感度，即并绘出图像；
最后，通过SPICE仿真软件，在不同的条件下，选取不同的电源电压噪声的宽度和峰值，获得快速环形振荡器的振荡个数，从而求出归一化振荡个数，并绘出图像；
步骤五，测量电源噪声瞬态波形测量模块工作环境温度；在上一个步骤中，绘出的是在不同温度条件下，电源噪声峰值、宽度和归一化振荡个数的三维速查表；因此，在测试开始前，先获得片上运行温度来选取对应的速查表，当芯片上一小部分电路运行时，使快速环形振荡器振荡一段时间，获得振荡个数，通过查找上一步骤获取的个数-温度图像，获取片上运行温度；
步骤六，校准噪声边缘检测器；通过调整每个“冠状分支”下的两个子分支的缓冲器个数及电容容值，使检测器在无较大电源电压噪声的情况下，输出的数字签名均为逻辑0；持续增加一个子分支的缓冲器个数，一旦该位出现逻辑1，即停止校准；
步骤七，选取合适的调节阈值，使调节反应时间最小；该阈值信息通过自测试设备获得；通过在自测试设备上添加结构和功能测试向量，当电路失效时将振荡器振荡个数设为调节阈值；
步骤八，配置控制寄存器参数信息；在测试开始前，将配置参数信息写入到控制寄存器中，这些配置参数包括测量开始时间、测量时间窗长度、快速环形振荡器中非门个数、噪声边缘检测器参数以及调节阈值；在测量开始后，这些配置参数将传递到判断逻辑模块和电源噪声瞬态波形测量模块中；
步骤九，生成电源噪声；通过添加结构、功能或内建自测试测试向量，在集成电路内部生成电源噪声，同时使电源噪声瞬态波形测量系统开始工作；
步骤十，片上实时测量；电源噪声瞬态波形测量模块在之前设定好的时刻开始工作，同时每次运行时间为一个测量时间窗长度M；在片上实时测量过程中，获得的测量时间窗内和调节时间窗内的振荡个数，以及噪声边缘检测器的数字签名分别存入数据寄存器或随机静态存储器中；
步骤十一，片上自调节；每经过一个调节时钟信号，判断逻辑模块会比较差分模块输出的振荡个数，一旦小于预定的调节阈值，则输出高电平，即逻辑1，来触发与之相连的动态电压频率调节系统，进而补偿电源电压。
CN201510776327.2A 2015-11-11 2015-11-11 一种适用于高速集成电路的片上纳秒级电源噪声瞬态波形测量系统及其测量方法 Active CN105445569B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510776327.2A CN105445569B (zh) 2015-11-11 2015-11-11 一种适用于高速集成电路的片上纳秒级电源噪声瞬态波形测量系统及其测量方法
US15/297,080 US10671784B2 (en) 2015-11-11 2016-10-18 Transient IR-drop waveform measurement system and method for high speed integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510776327.2A CN105445569B (zh) 2015-11-11 2015-11-11 一种适用于高速集成电路的片上纳秒级电源噪声瞬态波形测量系统及其测量方法

Publications (2)

Publication Number Publication Date
CN105445569A CN105445569A (zh) 2016-03-30
CN105445569B true CN105445569B (zh) 2018-04-03

Family

ID=55555999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510776327.2A Active CN105445569B (zh) 2015-11-11 2015-11-11 一种适用于高速集成电路的片上纳秒级电源噪声瞬态波形测量系统及其测量方法

Country Status (2)

Country Link
US (1) US10671784B2 (zh)
CN (1) CN105445569B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017219277A1 (zh) * 2016-06-22 2017-12-28 张升泽 电子芯片的噪声绘制方法及系统
WO2018000124A1 (zh) * 2016-06-27 2018-01-04 张升泽 电子芯片的噪声报警方法及系统
CN106020170B (zh) * 2016-07-07 2019-03-15 工业和信息化部电子第五研究所 SoC健康监测的方法、装置及系统
WO2018014183A1 (zh) * 2016-07-19 2018-01-25 张升泽 电子芯片的噪声调制方法及系统
US10620260B2 (en) * 2017-05-02 2020-04-14 Texas Instruments Incorporated Apparatus having signal chain lock step for high integrity functional safety applications
US10084437B1 (en) * 2017-08-01 2018-09-25 Nxp Usa, Inc. Power supply noise sensor
US11138358B2 (en) * 2017-09-29 2021-10-05 Texas Instruments Incorporated Simulation and analysis of circuit designs
GB2567420B (en) * 2017-10-02 2020-07-08 Advanced Risc Mach Ltd Adaptive voltage scaling methods and systems therefor
US11093599B2 (en) * 2018-06-28 2021-08-17 International Business Machines Corporation Tamper mitigation scheme for locally powered smart devices
CN110096397B (zh) * 2019-03-27 2022-10-25 天津大学 基于多环形振荡器fpga配置电路鲁棒性检测方法
US10742220B1 (en) * 2019-04-30 2020-08-11 Synopsys, Inc. Method and apparatus for operating programmable clock divider using reset paths
CN110688811B (zh) * 2019-09-12 2023-05-02 山东华芯半导体有限公司 一种随机权重可控的加速soc模块设计验证的方法
US10990731B1 (en) * 2019-12-20 2021-04-27 Ansys, Inc. Dynamic voltage drop analysis with improved coverage
US11663388B1 (en) 2019-12-20 2023-05-30 Ansys, Inc. DVD simulation using microcircuits
US11531794B1 (en) * 2019-12-20 2022-12-20 Ansys, Inc. Voltage drop analysis using local circuit representation
CN111965523B (zh) * 2020-08-14 2023-05-09 上海兆芯集成电路有限公司 芯片测试方法
CN112213629A (zh) * 2020-10-13 2021-01-12 许继集团有限公司 一种基于fpga的沿变缓慢信号的检测预警方法及系统
CN113295986A (zh) * 2021-06-30 2021-08-24 湖南国科微电子股份有限公司 一种芯片、芯片工艺角的测量方法及装置
CN114186528B (zh) * 2021-12-06 2024-06-07 成都华大九天科技有限公司 一种大规模阵列电路的IRDrop模拟方法
CN113901748B (zh) * 2021-12-10 2022-03-01 飞腾信息技术有限公司 一种功耗评估方法、装置、存储介质及电子设备
CN114896936B (zh) * 2022-02-16 2023-04-07 上海先楫半导体科技有限公司 一种环形振荡器及其布局布线结构
CN115144664B (zh) * 2022-09-02 2022-11-25 苏州纳芯微电子股份有限公司 芯片高阻节点噪声测量方法及测量系统
CN117094275B (zh) * 2023-08-24 2024-03-12 上海合芯数字科技有限公司 芯片端口的布设方法、存储介质、电子设备及芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4864218A (en) * 1988-11-09 1989-09-05 Cascade Microtech, Inc. Method of compensating for frequency errors in noise power meters
JP2001074820A (ja) * 1999-09-06 2001-03-23 Hitachi Ltd 基板電圧検出回路及びこれを用いた基板雑音検出回路
CN1622097A (zh) * 2003-11-26 2005-06-01 松下电器产业株式会社 半导体集成电路电源噪声的分析方法
CN102012466A (zh) * 2010-10-28 2011-04-13 天津大学 数字x射线成像系统的噪声测量方法
CN103091568A (zh) * 2013-01-21 2013-05-08 华中科技大学 一种雪崩光电二极管过剩噪声因子测量系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8615767B2 (en) * 2007-02-06 2013-12-24 International Business Machines Corporation Using IR drop data for instruction thread direction
US20130311792A1 (en) * 2012-05-18 2013-11-21 Prahallada PONNATHOTA Voltage scaling architecture on system-on-chip platform

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4864218A (en) * 1988-11-09 1989-09-05 Cascade Microtech, Inc. Method of compensating for frequency errors in noise power meters
JP2001074820A (ja) * 1999-09-06 2001-03-23 Hitachi Ltd 基板電圧検出回路及びこれを用いた基板雑音検出回路
CN1622097A (zh) * 2003-11-26 2005-06-01 松下电器产业株式会社 半导体集成电路电源噪声的分析方法
CN102012466A (zh) * 2010-10-28 2011-04-13 天津大学 数字x射线成像系统的噪声测量方法
CN103091568A (zh) * 2013-01-21 2013-05-08 华中科技大学 一种雪崩光电二极管过剩噪声因子测量系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
柴油机瞬态工况振动噪声的测量和分析;胡昆鹏 等;《柴油机设计与制造》;20021231(第2期);第32-35页 *

Also Published As

Publication number Publication date
US20170039309A1 (en) 2017-02-09
US10671784B2 (en) 2020-06-02
CN105445569A (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
CN105445569B (zh) 一种适用于高速集成电路的片上纳秒级电源噪声瞬态波形测量系统及其测量方法
US6823293B2 (en) Hierarchical power supply noise monitoring device and system for very large scale integrated circuits
CN106291324B (zh) 一种片上差分时延测量系统及回收集成电路识别方法
Wang et al. Path-RO: A novel on-chip critical path delay measurement under process variations
US9835680B2 (en) Method, device and computer program product for circuit testing
CN109581184A (zh) 一种用于集成电路老化可靠性的筛选方法及片上测量系统
US6668346B1 (en) Digital process monitor
CN108474820A (zh) 用于计量系统的参考电路
CN100582792C (zh) 集成在半导体芯片上、用于互连电容（Cx）测量的电路
Kim et al. An all-digital built-in self-test for high-speed phase-locked loops
CN107357347A (zh) 一种基于半路径时序预警法的监测点偏差调节电路及方法
US9075104B2 (en) Chip instrumentation for in-situ clock domain characterization
Sadi et al. Design of a network of digital sensor macros for extracting power supply noise profile in SoCs
CN115656769A (zh) Fpga多芯片的并行测试方法、装置和计算机设备
CN100517515C (zh) 测定方法及测定系统
Vázquez et al. Built-in current sensor for/spl Delta/I/sub DDQ/testing
Jin et al. Unified capture scheme for small delay defect detection and aging prediction
Ghfiri et al. A new methodology to build the internal activity block of ICEM-CE for complex integrated circuits
Rubio et al. A built-in quiescent current monitor for CMOS VLSI circuits
Kinniment et al. On-chip structures for timing measurement and test
Wang et al. A low power online test method for FPGA single solder joint resistance
CN106249034B (zh) 一种用于协同动态电压频率调整系统的片上电压降报警器
Zhang et al. An on-chip binning sensor for low-cost and accurate speed binning
Kilian et al. A path selection flow for functional path ring oscillators using physical design data
Tenentes et al. Leakage current analysis for diagnosis of bridge defects in power-gating designs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant