CN114896936B - 一种环形振荡器及其布局布线结构 - Google Patents

一种环形振荡器及其布局布线结构 Download PDF

Info

Publication number
CN114896936B
CN114896936B CN202210140461.3A CN202210140461A CN114896936B CN 114896936 B CN114896936 B CN 114896936B CN 202210140461 A CN202210140461 A CN 202210140461A CN 114896936 B CN114896936 B CN 114896936B
Authority
CN
China
Prior art keywords
layout
inverter
inverters
ring oscillator
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210140461.3A
Other languages
English (en)
Other versions
CN114896936A (zh
Inventor
张卓
吴庭安
田磊
吴晓闻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xianji Semiconductor Technology Co ltd
Original Assignee
Shanghai Xianji Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xianji Semiconductor Technology Co ltd filed Critical Shanghai Xianji Semiconductor Technology Co ltd
Priority to CN202210140461.3A priority Critical patent/CN114896936B/zh
Publication of CN114896936A publication Critical patent/CN114896936A/zh
Application granted granted Critical
Publication of CN114896936B publication Critical patent/CN114896936B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种环形振荡器及其布局布线结构，该环形振荡器包括2n+1个反相器，各反相器的版图沿第一方向布置以构成反相器版图阵列，每个反相器的版图的输入端口和输出端口分别位于其两侧，相邻的两个反相器的版图的输入端口与输出端口布置方向相反；沿第一方向，处于奇数位的n+1个反相器的版图依次作为环形振荡器的第1级至第n+1级反相器的版图，沿第一方向的反方向，处于偶数位的n个反相器的版图依次作为环形振荡器的第n+2级至第2n+1级反相器的版图；每级反相器的版图的输出端口与后一级反相器的版图的输入端口通过第一互连线连接。本发明的环形振荡器的布局布线结构可以实现各级输出负载电容的高度匹配，避免浪费大量版图面积，且不受反相器级数限制。

Description

一种环形振荡器及其布局布线结构
技术领域
本发明涉及集成电路设计技术领域，特别涉及一种环形振荡器及其布局布线结构。
背景技术
压控环形振荡器被广泛应用于PLL(锁相环)中，对于有多相位输出需求的环形振荡 器，尤其是振荡频率很高时，环形振荡器各级输出负载电容之间的匹配就尤其重要。
压控环形振荡器一般由奇数个反相器(INV)首尾相接组成，如图1所示。以7级反相器的环形振荡器为例，传统的布局布线方法如图2所示，其中VDD表示电源端口，GND 表示接地端口，IN表示每级反相器的输入端口，OUT表示每级反相器的输出端口。其存在 的问题是INV-7输出到INV-1输入的连线长度远大于前面各级反相器之间的连线长度，这 会导致INV-7的输出负载电容与前6级反相器的输出负载电容不匹配，影响各级输出之间的相位关系。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种环形振荡器及其布局布线 结构，用于解决现有技术中的环形振荡器布局布线结构存在的各级输出负载电容不匹配的 技术问题。
为实现上述目的及其他相关目的，本发明提供一种环形振荡器的布局布线结构，所述 环形振荡器包括2n+1个反相器，包括：
2n+1个所述反相器的版图沿第一方向布置以构成反相器版图阵列，每个所述反相器的 版图相同，每个所述反相器的版图的输入端口和输出端口分别位于该反相器的版图的两侧， 相邻的两个所述反相器的版图的输入端口与输出端口布置方向相反；
在所述反相器版图阵列中，沿所述第一方向，处于奇数位的n+1个所述反相器的版图 依次作为所述环形振荡器的第1级至第n+1级反相器的版图，沿所述第一方向的反方向，处于偶数位的n个反相器的版图依次作为所述环形振荡器的第n+2级至第2n+1级反相器的版图；
其中，每级反相器的版图的输出端口与后一级反相器的版图的输入端口通过第一互连 线连接，并且第2n+1级反相器的版图的输出端口与第1级反相器的版图的输入端口通过所述第一互连线连接。
在一可选实施例中，在第1级至第n+1级反相器的版图中，除第n+1级反相器的版图外的各级反相器的版图与下一级反相器的版图之间的所述第一互连线位于所述反相器版图 阵列的第一侧；
在第n+2级至第2n+1级反相器的版图中，除第2n+1级反相器版图外的各级反相器的 版图与下一级反相器的版图之间的所述第一互连线位于所述反相器版图阵列的第二侧；
第1级反相器的版图与第2n+1级反相器的版图之间的所述第一互连线、第n+1级反相 器的版图与第n+2级反相器的版图之间的所述第一互连线位于所述反相器版图阵列的第二 侧。
在一可选实施例中，所有相邻两级反相器的版图之间的所述第一互连线的寄生参数非 常相近。
在一可选实施例中，当所述第一互连线采用相同宽度时，所有相邻两级反相器的版图 之间的所述第一互连线的长度相等。
在一可选实施例中，每个所述反相器的版图的输入端口和输出端口分别位于对应反相 器的版图的两侧的中间位置。
在一可选实施例中，每个所述反相器的版图的输入端口和输出端口分别位于对应反相 器的版图的两侧，并且每个所述反相器的版图的输入端口和输出端口到所述反相器版图阵 列的中心线的距离相等。
在一可选实施例中，相邻两级反相器的版图之间的所述第一互连线包括平行间隔设置 的第一互连段、第二互连段以及连接于所述第一互连段一端和第二互连段一端的第三互连 段，所述第三互连段与所述第一互连段和第二互连段垂直，所述第三互连段平行于所述反相器版图阵列的中心线。
在一可选实施例中，在所述反相器版图阵列中，各所述反相器的版图的电源端位于所 述反相器版图阵列的一侧，并且各所述反相器的版图的接地端位于所述反相器版图阵列的 另一侧。
在一可选实施例中，所述的环形振荡器的布局布线结构还包括布置于所述反相器版图 阵列两侧的2n+1个缓冲及转换单元，每个所述缓冲及转换单元的输入端与一所述第一互连 线通过第二互连线连接。
为实现上述目的及其他相关目的，本发明还提供一种环形振荡器，所述环形振荡器采 用上述的环形振荡器的布局布线结构。
本发明的环形振荡器及其布局布线结构不受振荡器级数的限制，对于级数很少或很多 的环形振荡器均可实现良好的输出负载电容匹配，且不会消耗大量额外的版图面积。
本发明的环形振荡器及其布局布线结构对于环形振荡器输出需要电平转换的情况，该 方案也可以实现良好的输出负载电容匹配，且能够相对紧凑的利用版图面积。
附图说明
图1显示为常规的环形振荡器的电路图。
图2显示为常规的7级反相器的环形振荡器的布局布线结构示意图。
图3显示为一种改进的7级反相器的环形振荡器的布局布线结构示意图。
图4显示为另一种改进的7级反相器的环形振荡器的布局布线结构示意图。
图5显示为本发明的7级反相器的环形振荡器的布局布线结构示意图。
图6显示为本发明的引入缓冲级和电平转换模块后的环形振荡器的电路图。
图7显示为本发明的引入缓冲级和电平转换模块后的环形振荡器的的布局布线结构示 意图。
图8显示为本发明的7级反相器的环形振荡器的布局布线结构的另一种示意图。
图9显示为本发明的7级反相器的环形振荡器的布局布线结构又一种示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭 露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方 式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3-7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基 本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及 尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
为了解决现有技术中的环形振荡器布局布线结构存在的各级输出负载电容不匹配的技术问题，可以对现有的环形振荡器的布局布线结构进行改进，例如可采用图3所示或图4 所示的布局布线结构，其中，VDD表示电源端口，GND表示接地端口，IN表示每级反相 器的版图的输入端口，OUT表示每级反相器的版图的输出端口。
图3的方案只能一定程度上解决各级输出负载电容不匹配的问题，由于各级反相器之 间的连线很难做到长度相同，所以各级反相器的输出负载很难做到一致；此外，由于各级 反相器栅的方向不是一致的，所以各级反相器本身就存在一定的不匹配。图4的方案是通 过增加前面反相器间连线的长度，使其和最后一级连线长度等长，来实现各级反相器输出 负载匹配，但该方案会浪费比较多的版图面积，尤其是反相器级数比较多时，如十几级，甚至几十级时，该方案可行性较差。
如图5所示，本发明的实施例介绍一种能够实现良好的输出负载电容匹配且能够相对 紧凑的利用版图面积的环形振荡器的布局布线结构，所述环形振荡器包括2n+1个反相器 INV。所述环形振荡器的布局布线结构包括2n+1个所述反相器的版图及用于实现2n+1个 反相器的版图连接的第一互连线1，其中，n为正整数。
如图5所示，2n+1个所述反相器的版图沿第一方向(定义为图5中从左向右的方向)布置以构成反相器版图阵列，每个所述反相器的版图相同，每个所述反相器的版图的输入端口IN和输出端口OUT分别位于该反相器的版图的两侧，相邻的两个所述反相器的版图的输入端口IN与输出端口OUT布置方向相反；在所述反相器版图阵列中，沿所述第一方 向，处于奇数位的n+1个所述反相器的版图依次作为所述环形振荡器的第1级至第n+1级 反相器的版图，沿所述第一方向的反方向，处于偶数位的n个反相器的版图依次作为所述环形振荡器的第n+2级至第2n+1级反相器的版图；其中，每级反相器的版图的输出端口 OUT与后一级反相器的版图的输入端口IN通过第一互连线1连接，并且第2n+1级反相器 的版图的输出端口OUT与第1级反相器的版图的输入端口IN通过所述第一互连线1连接。
第1级至第n+1级反相器的版图中，除第n+1级反相器的版图外的各级反相器的版图 与下一级反相器的版图之间的所述第一互连线1位于所述反相器版图阵列的第一侧；在第 n+2级至第2n+1级反相器的版图中，除第2n+1级反相器版图外的各级反相器的版图与下一级反相器的版图之间的所述第一互连线1位于所述反相器版图阵列的第二侧；第1级反相器的版图与第2n+1级反相器的版图之间的所述第一互连线1、第n+1级反相器的版图与 第n+2级反相器的版图之间的所述第一互连线1位于所述反相器版图阵列的第二侧，所述 第一侧选自于所述反相器版图阵列的顶侧(电源VDD侧)和底侧(接地GND侧)中的一 个，所述第二侧选自于所述反相器版图阵列的顶侧和底侧中的另一个。所有反相器的版图 之间的所述第一互连线1均位于反相器版图阵列的上层或者下层，且各所述第一互连线之 间无互相交叉，以避免信号串扰。
如图5所示，在本实施例中，在所述反相器版图阵列中，各所述反相器的版图的电源 端和接地端同向布置，也即各所述反相器的版图的电源端(VDD端)位于所述反相器版图阵列的顶侧(当然也可以是底侧)，并且各所述反相器的版图的接地端(GND端)位于所 述反相器版图阵列的底侧(当然也可以是顶侧)。
如图5所示，在本实施例中，所有相邻两级反相器的版图之间的所述第一互连线1的 寄生参数非常接近，由于每个反相器的版图是相同的，所以每个反相器自身的输入电容和 输出电容都是相等的，因此，本实施例的环形振荡器的布局布线结构能够实现良好的输出 负载电容的匹配。需要说明的是，当所述第一互连线1采用相同宽度时，并且各第一互连线1布线形状和所处的环境相似，有相邻两级反相器的版图之间的所述第一互连线1的长度相等时就可以保证所有相邻两级反相器的版图之间的所述第一互连线1的寄生参数非常接近。
如图5所示，在本实施例中，每个所述反相器的版图的输入端口IN和输出端口OUT分别位于对应反相器的版图的两侧的中间位置，这样可以保证反相器的版图的输入端口IN和输出端口OUT到反相器的版图的顶侧(电源VDD侧)和底侧(接地GND侧)的距离相 等，以方便第一互连线1的布线和控制第一互连线1的长度。
可以理解的是，在一些实施例中，也可通过将每个所述反相器的版图的输入端口IN和 输出端口OUT分别位于对应反相器的版图的两侧，并且每个所述反相器的版图的输入端口 IN和输出端口OUT到所述反相器版图阵列的中心线的距离相等，保证反相器的版图的输 入端口IN和输出端口OUT到反相器的版图的顶侧(电源VDD侧)的距离之和与反相器的版图的输入端口IN和输出端口OUT到反相器的版图的底侧(接地GND侧)的距离之和相 等，以方便第一互连线1的布线和控制第一互连线1的长度。
需要说明的是，本发明的技术方案可适用于任意奇数级反相器的环形振荡器的布局布 线结构。下面将以图5中的7级反相器的环形振荡器为例来阐述本发明的技术方案。
如图5所示，环形振荡器的布局布线结构包括7个所述反相器(反相器INV1-INV7)的版图，每个所述反相器的版图相同，每个所述反相器的版图的输入端口IN和输出端口OUT分别位于该反相器的版图的左右两侧的中间位置，7个所述反相器(反相器INV1- INV7)的版图从左向右依次按照INV-1，INV-7，INV-2，INV-6，INV-3，INV-5，INV-4的 顺序布置以构成反相器版图阵列，相邻的两个所述反相器的版图的输入端口IN与输出端口 OUT布置方向相反，换句话说，相邻的两个所述反相器的版图的输入端口IN或者输出端口OUT相对设置；其中，反相器INV1至反相器INV7依次对应第1级-第7级反相器。每 级反相器的版图的输出端口OUT与后一级反相器的版图的输入端口IN通过第一互连线1 连接，并且第7级反相器INV-7的输出端口OUT与第1级反相器INV-1的版图的输入端口 IN通过所述第一互连线1连接。
如图5所示，第1级反相器INV-1的版图、第2级反相器INV-2的版图及第3级反相器INV-3的版图与对应的下一级反相器的版图之间的所述第一互连线1位于所述反相器版图阵 列的底侧(接地GND侧)；第4级反相器INV-5的版图、第5级反相器INV-5的版图、第6 级反相器INV-6的版图及第7级反相器INV-7的版图与对应的下一级反相器的版图之间的 所述第一互连线1位于所述反相器版图阵列的顶侧(电源VDD侧)，其中，第7级反相器 INV-7所对应的下一级反相器为第1级反相器INV-1。
在图5所示的具体示例中，相邻两级反相器的版图之间的所述第一互连线1包括平行 间隔设置的第一互连段(长度为A的一竖向线段)、第二互连段(长度为A的另一竖向线段)以及连接于所述第一互连段一端和第二互连段一端的第三互连段(长度为B或B’的 横向线段)，所述第三互连段与所述第一互连段和第二互连段垂直，所述第三互连段平行于所述反相器版图阵列的中心线I。反相器INV-1和INV-2的第一互连线1长度为2A+B，反相器INV-2和INV-3的第一互连线1长度为2A+B，反相器INV-3和INV-4的第一互连线1 长度为2A+B，反相器INV-4和INV-5的第一互连线1长度为2A+B’，反相器INV-5和 INV-6的第一互连线1长度为2A+B，反相器INV-6和INV-7的第一互连线1长度为2A+B， 反相器INV-7和INV-1的第一互连线1长度为2A+B’。图5中为了方便说明，第一互连线 1和反相器的版图并不是按照实际比例进行绘制，在实际版图中，由于线宽以及相邻两个反 相器的版图之间的间隔远小于反相器的版图的尺寸，因此B和B’的长度是非常相近的， 所以可以认为各反相器之间的连线长度是近乎相等的，为2A+B，由于第一互连线1的线宽 相同，所以该方案环形振荡器各级输出负载电容是非常一致的。
当然，为了更近一步的提高环形振荡器的各级输出负载电容的匹配精度，也可以通过 调整使各级反相器的版图间的第一互连线1的长度完全相同。例如可通过将最左端和最右 端的两个第一互连线1的第三互连段向两端或者一端延伸，以使B’和B的长度相等，如图8所示。或者通过将最左端和最右端的第一互连线1的第一互连段或第二互连段适当延伸B-B’的长度，从而使各级反相器的版图间的第一互连线1的长度完全相同，如图9所 示。
需要说明的是，在其他示例中，相邻两级反相器的版图之间的所述第一互连线1也可 采用其他合适的布线形式，并不限于图5所示的三段式结构。
压控环形振荡器的输出很多时候是需要通过电平转换模块(Level Shifter)转换到合适 的电平。如图6所示，环形振荡器的输出经过缓冲级(Buffer)和电平转换模块(Level Shifter)转换为最终的时钟(CLK)信号，分别是CLK1至CLK 7。图7示出了引入缓冲级 和电平转换模块后的环形振荡器的布局布线结构示意图。
如图7所示，所述的环形振荡器的布局布线结构还包括布置于所述反相器版图阵列两 侧的7个(与反相器的个数一致)缓冲及转换单元，每个所述缓冲及转换单元的输入端与一所述第一互连线1通过相同长度(均为C)的第二互连线2连接，也即与每个所述反相 器的版图的输出端口OUT连接的第一互连线1与一所述缓冲及转换单元的输入端通过相同 长度(均为C)的第二互连线2连接。
所述缓冲及转换单元包括相互连接的缓冲级Buffer和电平转换模块LevelShifter。具体 地，每个所述缓冲级靠近对应的第一互连线1布置，电平转换模块布置于所述缓冲级远离 所述第一互连线1的一侧，每个所述缓冲级的输入端与一所述第一互连线1通过相同长度 (均为C)的第二互连线2连接。
图7所示的布局布线方案中，各级反相器之间的互连线的总长度为2A+B+C，可以很好的保证各级输出负载电容的良好匹配。
综上所述，本发明实施例的环形振荡器布局布线方案不受限于振荡器级数，对于级数 很少或很多的环形振荡器均可实现良好的输出负载电容匹配，且不会消耗大量额外的版图 面积。对于环形振荡器输出需要电平转换的情况，该方案也可以实现良好的输出负载匹配，且能够相对紧凑的利用版图面积。
在本文的描述中，提供了许多特定细节，诸如部件和/或方法的实例，以提供对本发明 实施例的完全理解。然而，本领域技术人员将认识到可以在没有一项或多项具体细节的情 况下或通过其他设备、系统、组件、方法、部件、材料、零件等等来实践本发明的实施例。 在其他情况下，未具体示出或详细描述公知的结构、材料或操作，以避免使本发明实施例 的方面变模糊。
还应当理解还可以以更分离或更整合的方式实施附图所示元件中的一个或多个，或者 甚至因为在某些情况下不能操作而被移除或因为可以根据特定应用是有用的而被提供。
另外，除非另外明确指明，附图中的任何标志箭头应当仅被视为示例性的，而并非限 制。此外，除非另外指明，本文所用的术语“或”一般意在表示“和/或”。在术语因提供分离 或组合能力是不清楚的而被预见的情况下，部件或步骤的组合也将视为已被指明。
本发明所示实施例的上述描述(包括在说明书摘要中所述的内容)并非意在详尽列举或将 本发明限制到本文所公开的精确形式。尽管在本文仅为说明的目的而描述了本发明的具体 实施例和本发明的实例，但是正如本领域技术人员将认识和理解的，各种等效修改是可以 在本发明的精神和范围内的。如所指出的，可以按照本发明所述实施例的上述描述来对本 发明进行这些修改，并且这些修改将在本发明的精神和范围内。
本文已经在总体上将系统和方法描述为有助于理解本发明的细节。此外，已经给出了 各种具体细节以提供本发明实施例的总体理解。然而，相关领域的技术人员将会认识到， 本发明的实施例可以在没有一个或多个具体细节的情况下进行实践，或者利用其它装置、系统、配件、方法、组件、材料、部分等进行实践。在其它情况下，并未特别示出或详细 描述公知结构、材料和/或操作以避免对本发明实施例的各方面造成混淆。
因而，尽管本发明在本文已参照其具体实施例进行描述，但是修改自由、各种改变和 替换亦在上述公开内，并且应当理解，在某些情况下，在未背离所提出发明的范围和精神 的前提下，在没有对应使用其他特征的情况下将采用本发明的一些特征。因此，可以进行许多修改，以使特定环境或材料适应本发明的实质范围和精神。本发明并非意在限制到在 下面权利要求书中使用的特定术语和/或作为设想用以执行本发明的最佳方式公开的具体实 施例，但是本发明将包括落入所附权利要求书范围内的任何和所有实施例及等同物。因而， 本发明的范围将只由所附的权利要求书进行确定。

Claims (9)

1.一种环形振荡器，其特征在于，环形振荡器包括2n+1个反相器；
2n+1个所述反相器的版图沿第一方向布置以构成反相器版图阵列，每个所述反相器的版图相同，每个所述反相器的版图的输入端口和输出端口分别位于该反相器的版图的两侧，相邻的两个所述反相器的版图的输入端口与输出端口布置方向相反；
在所述反相器版图阵列中，沿所述第一方向，处于奇数位的n+1个所述反相器的版图依次作为所述环形振荡器的第1级至第n+1级反相器的版图，沿所述第一方向的反方向，处于偶数位的n个反相器的版图依次作为所述环形振荡器的第n+2级至第2n+1级反相器的版图；
其中，每级反相器的版图的输出端口与后一级反相器的版图的输入端口通过第一互连线连接，并且第2n+1级反相器的版图的输出端口与第1级反相器的版图的输入端口通过所述第一互连线连接。
2.根据权利要求1所述的环形振荡器，其特征在于，在第1级至第n+1级反相器的版图中，除第n+1级反相器的版图外的各级反相器的版图与下一级反相器的版图之间的所述第一互连线位于所述反相器版图阵列的第一侧；
在第n+2级至第2n+1级反相器的版图中，除第2n+1级反相器版图外的各级反相器的版图与下一级反相器的版图之间的所述第一互连线位于所述反相器版图阵列的第二侧；
第1级反相器的版图与第2n+1级反相器的版图之间的所述第一互连线、第n+1级反相器的版图与第n+2级反相器的版图之间的所述第一互连线位于所述反相器版图阵列的第二侧。
3.根据权利要求1所述的环形振荡器，其特征在于，所有相邻两级反相器的版图之间的所述第一互连线的寄生参数非常相近。
4.根据权利要求3所述的环形振荡器，其特征在于，当所述第一互连线采用相同宽度时，所有相邻两级反相器的版图之间的所述第一互连线的长度相等。
5.根据权利要求1所述的环形振荡器，其特征在于，每个所述反相器的版图的输入端口和输出端口分别位于对应反相器的版图的两侧的中间位置。
6.根据权利要求1所述的环形振荡器，其特征在于，每个所述反相器的版图的输入端口和输出端口分别位于对应反相器的版图的两侧，并且每个所述反相器的版图的输入端口和输出端口到所述反相器版图阵列的中心线的距离相等。
7.根据权利要求1所述的环形振荡器，其特征在于，相邻两级反相器的版图之间的所述第一互连线包括平行间隔设置的第一互连段、第二互连段以及连接于所述第一互连段一端和第二互连段一端的第三互连段，所述第三互连段与所述第一互连段和第二互连段垂直，所述第三互连段平行于所述反相器版图阵列的中心线。
8.根据权利要求1所述的环形振荡器，其特征在于，在所述反相器版图阵列中，各所述反相器的版图的电源端位于所述反相器版图阵列的一侧，并且各所述反相器的版图的接地端位于所述反相器版图阵列的另一侧。
9.根据权利要求1所述的环形振荡器，其特征在于，所述的环形振荡器还包括布置于所述反相器版图阵列两侧的2n+1个缓冲及转换单元，每个所述缓冲及转换单元的输入端与一所述第一互连线通过第二互连线连接。
CN202210140461.3A 2022-02-16 2022-02-16 一种环形振荡器及其布局布线结构 Active CN114896936B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210140461.3A CN114896936B (zh) 2022-02-16 2022-02-16 一种环形振荡器及其布局布线结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210140461.3A CN114896936B (zh) 2022-02-16 2022-02-16 一种环形振荡器及其布局布线结构

Publications (2)

Publication Number Publication Date
CN114896936A CN114896936A (zh) 2022-08-12
CN114896936B true CN114896936B (zh) 2023-04-07

Family

ID=82716281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210140461.3A Active CN114896936B (zh) 2022-02-16 2022-02-16 一种环形振荡器及其布局布线结构

Country Status (1)

Country Link
CN (1) CN114896936B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112100967A (zh) * 2020-09-15 2020-12-18 杨家奇 一种标准单元版图、标准单元库版图及布线方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642864B2 (en) * 2008-01-29 2010-01-05 International Business Machines Corporation Circuits and design structures for monitoring NBTI (negative bias temperature instability) effect and/or PBTI (positive bias temperature instability) effect
US20150341040A1 (en) * 2012-12-28 2015-11-26 Xinfeng Quantel Technologies (Beijing) Co., Ltd Clock Generator and Switch-capacitor Circuit Comprising the Same
US9015500B2 (en) * 2013-01-16 2015-04-21 Qualcomm Incorporated Method and apparatus for using dynamic voltage and frequency scaling with circuit-delay based integrated circuit identification
CN105445569B (zh) * 2015-11-11 2018-04-03 北京航空航天大学 一种适用于高速集成电路的片上纳秒级电源噪声瞬态波形测量系统及其测量方法
CN106788410B (zh) * 2016-12-26 2023-09-12 上海迦美信芯通讯技术有限公司 利用注入锁定环形振荡器产生正交本振信号的电路
CN107944073B (zh) * 2017-10-12 2021-01-08 北京时代民芯科技有限公司 一种用于多通道时间测量的环振集成电路
CN108055019A (zh) * 2017-12-19 2018-05-18 重庆湃芯微电子有限公司 面向NB-IoT的低成本环形振荡器
CN111091855B (zh) * 2018-10-24 2022-07-08 中国科学院上海微系统与信息技术研究所 基于静态随机储存单元阵列的单粒子翻转检测电路及方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112100967A (zh) * 2020-09-15 2020-12-18 杨家奇 一种标准单元版图、标准单元库版图及布线方法

Also Published As

Publication number Publication date
CN114896936A (zh) 2022-08-12

Similar Documents

Publication Publication Date Title
CN100594678C (zh) 高速时钟分配传输线网络
US20170104455A1 (en) Quadrature LC Tank Digitally Controlled Ring Oscillator
CN101099293B (zh) 并行-串行转换电路及使用了它的电子设备
CN101263654B (zh) 多相振荡器
JP4769741B2 (ja) 信号供給構造及び半導体装置
WO2016118183A1 (en) Passive phased injection locked circuit
CN101615900A (zh) 数控振荡器
KR20060047261A (ko) 교차 결합된 전압 제어 발진기
US20220155813A1 (en) Method and device for clock generation and synchronization for time interleaved networks
CN105845183A (zh) 移位寄存器电路、阵列基板和显示装置
CN114896936B (zh) 一种环形振荡器及其布局布线结构
EP3424147B1 (en) A variable frequency rc oscillator
JP6881514B2 (ja) 半導体集積回路及び半導体集積回路のクロック供給方法
CN1675610A (zh) 用于集成电路的时钟发生器
US11190190B2 (en) Power supply circuit
US8610511B1 (en) High-frequency digitally controlled oscillator
JP2015062209A (ja) スイッチ付容量及びスイッチ付容量を含む回路
Datta et al. A Fully-Integrated Direct-Conversion Resonant Switched Capacitor Converter with Modular Multi-Winding Current Ballasting
CN101983479B (zh) 匹配的集成电子部件
US20170257064A1 (en) Semiconductor Device and Method
US7843276B2 (en) Oscillator
CN1235341C (zh) 可同步各半导体组件时钟信号源的方法及系统
US11264949B2 (en) Apparatus and methods for rotary traveling wave oscillators
JP4676894B2 (ja) 共振器型発振器、及び同調コンデンサ回路
CN110690858A (zh) 一种谐振时钟电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant