CN112100967A - 一种标准单元版图、标准单元库版图及布线方法 - Google Patents
一种标准单元版图、标准单元库版图及布线方法 Download PDFInfo
- Publication number
- CN112100967A CN112100967A CN202010967083.7A CN202010967083A CN112100967A CN 112100967 A CN112100967 A CN 112100967A CN 202010967083 A CN202010967083 A CN 202010967083A CN 112100967 A CN112100967 A CN 112100967A
- Authority
- CN
- China
- Prior art keywords
- metal
- layout
- standard cell
- standard
- metal strip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 223
- 238000006243 chemical reaction Methods 0.000 claims abstract description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 42
- 229920005591 polysilicon Polymers 0.000 claims description 37
- 239000000126 substance Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种标准单元版图、标准单元库版图及布线方法,所述标准单元版图包括:第一金属层和以及布置于所述第一金属层上的至少两个转换端口,所述第一金属层包括多个金属条,每个所述金属条沿第一方向设置,且多个所述金属条沿第二方向依次排布,至少两个所述转换端口在至少一所述金属条上沿第一方向依次排布,使得能够在所述第一金属层上能够沿第二方向布置第二金属层的金属线;其中,第二方向竖直于第一方向。由于所述第一金属层上能够沿水平方向布置金属线,因此在对所述标准单元版图进行阵列排布以形成标准单元库版图时,可将传统方式中相邻两行标准单元版图之间的布线空间省去,故而节约了整体版图面积。
Description
技术领域
本发明涉及集成电路设计领域,特别涉及一种标准单元版图、标准单元库版图及布线方法。
背景技术
如图1所示,传统标准单元“反相器”的版图,输入端口A、输出端口Y位于网格线上,通过图示竖直方向的第二金属层的金属线往外连接。如图2a所示,传统的标准单元库的版图的布线方法采用水平方向的第一金属层和竖直方向的第二金属层,这样两行标准单元之间需要留出一定空间用来给水平方向的第一金属层布线,图2b中虚线框内所示为两行标准单元之间的水平方向的第一金属层的金属线,图2c所示的虚线框中的第二金属层的金属线在竖直方向上布线。这种布局布线的方法需要相邻两行标准单元之间留出布线通道给水平方向的第一金属层布线,使得版图面积较大,同样,由于相邻两行标准单元之间需要留出空间给水平方向的第一金属层布线,因此相邻行的标准单元不能共用电源线和地线,制约了版图的面积。
发明内容
本发明的目的在于提供一种标准单元版图、标准单元库版图及布线方法,以解决现有标准单元库版图面积较大的问题。
为了实现上述目的,一种标准单元版图,其特征在于,包括:第一金属层和布置于所述第一金属层上的至少两个转换端口,所述第一金属层包括多个金属条,每个所述金属条沿第一方向设置,且多个所述金属条沿第二方向依次排布,至少两个所述转换端口在至少一所述金属条上沿第一方向依次排布,使得能够在所述第一金属层上能够沿第二方向布置第二金属层的金属线;
其中,第二方向竖直于第一方向。
可选的,在所述的标准单元版图中,所述标准单元版图还包括布置于所述第一金属层的输入端口和输出端口,所述输入端口和所述输出端口均用于与外部连接。
可选的,在所述的标准单元版图中,所述输入端口和所述输出端口的数量均为多个;其中,
位于同一所述金属条上的多个所述输入端口沿第一方向依次排布;和/或,
位于同一所述金属条上的多个所述输出端口沿第一方向依次排布。
可选的,在所述的标准单元版图中,所述标准单元版图还包括多晶硅层,所述多晶硅层包括至少两个沿所述第一方向布置的多晶硅闸门,各所述多晶硅闸门上均布置有一所述金属条。
可选的,在所述的标准单元版图中,至少一所述多晶硅闸门与对应布置的所述金属条间布置有金属孔。
可选的,在所述的标准单元版图中,所述标准单元版图还包括地线和电源线,所述地线和所述电源线分别布置于所述第一金属层在第一方向上的两侧。
本发明还提供一种标准单元库版图,包括:多个如上所述的标准单元版图,所有所述标准单元版图呈阵列分布。
可选的,在所述的标准单元库版图中,行间相邻的两个所述标准单元版图之间共用电源线或者地线。
本发明还提供一种如上所述的标准单元库版图的布线方法,包括:
沿第二方向在第一行所述标准单元版图上布置第一金属线;
利用在第一行所述标准单元版图上布置的所述转换端口沿第一方向向第二行所述标准单元版图引出第二金属线;
其中,第二金属层包括所述第一金属线和所述第二金属线。
可选的,在所述的布线方法中,还包括:在第一金属线和所述转换端口之间布置金属孔。
综上所述,本发明提供一种标准单元版图、标准单元库版图及布线方法,所述标准单元版图包括:第一金属层和以及布置于所述第一金属层上的至少两个转换端口,所述第一金属层包括多个金属条,每个所述金属条沿第一方向设置,且多个所述金属条沿第二方向依次排布,至少两个所述转换端口在至少一所述金属条上沿第一方向依次排布,使得能够在所述第一金属层上能够沿第二方向布置第二金属层的金属线;其中,第二方向竖直于第一方向由于所述第一金属层上能够沿水平方向布置金属线,因此在对所述标准单元版图进行阵列排布以形成标准单元库版图时,可将传统方式中相邻两行标准单元版图之间的布线空间省去,故而节约了整体版图面积。另外,由于布线空间省去,相邻两行标准单元版图之间可共用电源线或者地线,进一步的节约了版图面积。
附图说明
图1为传统反相器的版图结构示意图;
图2a,图2b,图2c为传统布局布线方法的版图示意图;
图3为本发明实施例一中一种强度为2的反相器的版图结构示意图;
图4a,图4b为本发明实施例提供的一种示例性的标准单元库版图示意图;
图5为本发明实施例二中一种强度为4的反相器的版图结构示意图;
图6为本发明实施例三中一种二输入与非门的版图结构示意图;
图7a,图7b为本发明实施例四中标准单元库布线方法的示意图。
其中,附图标记如下:
A-输入端口;Y-输出端口;C-转换端口;10-多晶硅层;11、12、13-金属线;14-金属孔;A1-A5-输入端口;Y1-Y5-输出端口;C1-C5-转换端口;20-多晶硅层;21、22、23、24、25、26、27-金属线;28、29-金属孔;30-金属孔;C6-C10-转换端口;Y6-Y10-输出端口;C11-C15-转换端口;31、32-多晶硅层;33、35、38-金属线;34-多晶硅层;36、37-金属孔;B1-B5-输入端口;VDD-电源线;GND-地线;41-49-标准单元;a-c-标准单元排列成的行;61-69-标准单元;50、51、52、53、54、55、56、57、58-金属线。
具体实施方式
以下结合附图和具体实施例对本发明提出的标准单元版图、标准单元库版图及布线方法作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。此外,附图所展示的结构往往是实际结构的一部分。特别的,各附图需要展示的侧重点不同,有时会采用不同的比例。
【实施例一】
请参考图3,本实施例提供一种标准单元版图,包括:第一金属层和以及布置于所述第一金属层上的至少两个转换端口C,所述第一金属层包括多个金属条,每个所述金属条沿第一方向设置,且多个所述金属条沿第二方向依次排布,至少两个所述转换端口C在至少一所述金属条上沿第一方向依次排布,使得能够在所述第一金属层上能够沿第二方向布置第二金属层的金属线;其中,第二方向竖直于第一方向。
如图3所示,可设计3个金属条沿第二方向依次排布,分别为金属条11、金属条12和金属条13,五个转换端口在金属条13上沿第一方向依次排布,分别为转换端口C1~C5。
所述第一方向可理解为图示水平方向,所述第二方向可理解为图示竖直方向。即,通过至少两个所述转换端口C在所述第一金属层上沿竖直方向依次排布,使得在所述第一金属层上能够沿水平方向布置第二金属层的金属线,如此,便可利用标准单元版图上方的空间做水平方向的布线,因此在对所述标准单元版图进行阵列排布以形成标准单元库版图时,可将传统方式中相邻两行标准单元版图之间的布线空间省去,故而节约了整体版图面积。另外,由于布线空间省去,相邻两行标准单元版图之间可共用电源线或者地线,进一步的节约了版图面积。
进一步的,所述标准单元版图还包括布置于所述第一金属层的输入端口A和输出端口Y,所述输入端口A和所述输出端口Y用于与外部连接。较佳的,所述输入端口A和所述输出端口Y的数量均为多个,且位于同一所述金属条上的多个所述输入端口沿第一方向依次排布;和/或,位于同一所述金属条的多个所述输出端口沿第一方向依次排布,以便于可设计多条连接通道。
需要说明的是,在标准单元的版图画法中,标准单元的高度决定了标准单元上方可以布的水平方向的金属条的条数,即标准单元的高度决定了所述标准单元的输入端口,输出端口,转换端口的个数。标准单元的高度会根据电路设计的要求而改变,所以在不同的电路设计中,标准单元的高度会变化,从而输入端口,输出端口,转换端口的数量也会相应变化。故而,虽然图3示例的输入端口A、输出端口Y和转换端口C的数量为5个,但在另外一些实施中,所述输入端口A和所述输出端口Y的子端口的数量还可设计为1个、2个、3个或4个等,所述转换端口的数量还可设计为2个、3个、4个等。
此外,本实施例中,所述标准单元版图还包括多晶硅层10,所述多晶硅层10包括至少两个沿所述第一方向布置的多晶硅闸门,各所述多晶硅闸门上均布置有一所述金属条,且至少一所述多晶硅闸门与对应布置的所述金属条间布置有金属孔,与所述多晶硅层通过金属孔14连接的所述金属条11用于设置输入端口A。两个所述多晶硅闸门之间可通过多晶硅条连接。每个所述多晶硅闸门可连接两个MOS管的栅极。
所述标准单元版图还包括地线和电源线,所述地线和所述电源线分别布置于所述第一金属层在第一方向上的两侧(图3中未示出,可具体参考图4a和4b)。
具体而言,图3所示为0.18um,5V的标准单元库中标准单元“强度为2的反相器”的版图结构示意图,所述反相器包括四个MOS管,其中两个为PMOS和另外两个NMOS,多晶硅层10通过2个多晶硅闸门连接四个MOS管的栅极,两个多晶硅闸门之间通过多晶硅条连接。金属条11与所述多晶硅层10通过金属孔14连接,因此,金属条11上布置的端口对应所述标准单元版图的输入端口A;金属条13覆盖右侧上下两个MOS管的栅极,但没有与所述多晶硅层10连接,因此金属条13上设置的端口应用做所述标准单元版图的转换端口C;金属条12连接所述MOS管的漏极,因此金属条12上设置的端口应用做所述标准单元版图的输出端口Y。此实施例中,所述金属条11,金属条12,金属条13均为第一金属层的金属条,方向为竖直方向,并且为了使标准单元的面积最小,所述金属条11,金属条12,金属条13的宽度均取用工艺厂的最小设计规则,此实施例中为0.23um。
如图3所示,金属条11上布置有5个输入端口A1-A5,金属条12上布置有5个输出端口Y1-Y5,金属条13上布置有5个转换端口C1-C5。通过这种版图结构,可在第一金属层上沿水平方向布置第二金属层的金属线,节约了传统方法中相邻两行标准单元版图之间留出给水平方向的第一金属层布线的版图面积,节约了整体版图面积。
本实施例还提供一种标准单元库版图,所述标准单元库版图由多个所述标准单元版图呈陈列排布组成。图4a所示为一种示例性的标准单元库版图,标准单元41-49呈陈列排布。将所述标准单元41-43排成行a,所述标准单元44-46排成行b,所述标准单元47-49排成行c,由于不再需要在行a和行b之间沿水平方向布置金属线,因此,可以缩小行a和行b之间的空间,从而节约版图面积。较佳的,如图4b所示,位于行a和位于行b的标准单元共享地线GND,位于行c和位于行b的标准单元共享电源线VDD,从而可以进一步节约版图面积。
【实施例二】
如图5所示,为本实施例提供的0.18um,5V的标准单元库中标准单元“强度为4的反相器”的版图结构示意图,所述强度为4的反相器包括8个MOS,其中4个为PMOS,4个为NMOS。如图5中所示,多晶硅层20通过4个多晶硅闸门连接所述8个MOS的栅极,相邻两个多晶硅闸门之间均通过一多晶硅条连接。金属条24覆盖其中两个MOS管的栅极,且与所述多晶硅层20通过金属孔30连接,因此,所述金属条24上设置的端口应用作所述标准单元版图的输入端口A;金属条21覆盖两个MOS管的栅极,但没有与所述多晶硅层20相连,同样的,金属条23覆盖两个MOS管的栅极,没有与所述多晶硅层20相连,金属条26覆盖剩余两个MOS管的栅极,没有与所述多晶硅层20相连,因此,所述金属条21,金属条23,金属条26上设置的端口应用作所述转换端口C;金属条22连接其中四个MOS管的漏极,金属条25连接剩余四个MOS管的漏极,在布置第二金属层后,所述金属条22和所述金属条25可通过第二金属层的水平向的金属线27连接,连接的金属孔为金属孔28和金属孔29,所述金属条22,所述金属条25上设置的端口应用作所述标准单元的输出端口Y。此实施例中,所述金属条21,金属条22,金属条23,金属条24,金属条25,金属条26均为第一金属层的金属条,方向为竖直方向,同样的,为了使标准单元的面积最小,所述金属条21,金属条22,金属条23,金属条24,金属条25,金属条26的宽度均取用工艺厂的最小设计规则,此实施例中为0.23um。
如图4所示,金属条24布置有5个输入端口A1-A5,金属条21,金属条23,金属条26分别布置有转换端口,金属条21布置有转换端口C1-C5,金属条23布置有转换端口C6-C10,金属条26布置有转换端口C11-C15,金属条22,金属条25分别布置有输出端口,金属条22布置有输出端口Y1-Y5,金属条25布置有输出端口Y6-Y10。输入端口A1-A5,转换端口C1-C15,输出端口Y1-Y10均可引出水平方向的金属线,通过这种版图结构,使得能够在所述第一金属层上能够沿水平方向布置第二金属层的金属线,节约了传统方法中相邻两行标准单元版图之间留出给水平方向的第一金属层布线的版图面积,节约了整体版图面积。
【实施例三】
如图6所示,为本实施例提供的0.18um,5V的标准单元库中标准单元“二输入与非门”的版图结构示意图,所述二输入与非门包括两个PMOS,两个NMOS。所述两个PMOS并联连接,所述两个NMOS串联连接。多晶硅层31连接左侧两个MOS管的栅极,金属条33覆盖左侧两个MOS管的栅极,金属条33与所述多晶硅层31通过金属孔36连接,因此,所述金属条33上设置的端口应用作所述标准单元版图的输入端口B,多晶硅层32连接右侧两个MOS管的栅极,金属条35覆盖右侧两个MOS管的栅极,所述金属条35与所述多晶硅层32通过金属孔37连接,因此,金属条35上设置的端口应用作所述标准单元版图的另外的输入端口A。金属条34连接两个PMOS的漏极和一个NMOS的漏极,因此,金属条34上设置的端口应用作所述标准单元版图的输出端口Y。金属条38位于所述标准单元版图的右侧,金属条38上设置的端口应用作所述标准单元版图的转换端口C。金属条33,金属条35和金属条38的版图层均为第一金属层,同样的,为了使标准单元的面积最小,金属条33,金属条35的宽度均取用工艺厂的最小设计规则,此实施例中为0.23um,多晶硅闸门的宽度也是0.23um。
如图6所示,金属条33布置有输入端口B1-B5,金属条35布置有输入端口A1-A4,金属条38布置有转换端口C1-C5,金属条34布置有输出端口Y1-Y5。输入端口A1-A4,B1-B5,转换端口C1-C5,输出端口Y1-Y5均可引出水平方向的金属线,通过这种版图结构,通过这种版图结构,使得能够在所述第一金属层上能够沿水平方向布置第二金属层的金属线,节约了传统方法中相邻两行标准单元版图之间留出给水平方向的第一金属层布线的版图面积,节约了整体版图面积。
【实施例四】
本实施例还提供一种在所述标准单元库版图上布线的方法,以在所述标准单元库版图上布置第二金属层的金属线,包括如下步骤:
沿第二方向在第一行所述标准单元版图上布置第一金属线;
利用在第一行所述标准单元版图上布置的所述转换端口沿第一方向向第二行所述标准单元版图引出第二金属线;
其中,第二金属层包括所述第一金属线和所述第二金属线。
进一步的,所述布线方法还包括:在第一金属线和所述转换端口之间布置金属孔,以实现第一金属线和第一金属层的金属层的导通,具体可参见实施例二中图5所示,金属孔28和金属孔29。
需要说明的是,这里所述第一行和所述第二行仅表示不同行,并不表示排序。应当理解,任何两行标准单元版图之间,均可采用这样的布线方式。
举例而言,如图7a所示,所述标准单元库版图上由呈阵列排布的标准单元版图61-69构成,所述标准单元版图67的输出端口Y与所述标准单元版图64的输入端口A,所述标准单元版图62的输入端口A,所述标准单元版图63的输入端口A在逻辑上相连接。如图7b所示,所述标准单元版图67的输出端口Y引出水平方向的第二金属层的金属线50,所述金属线50连接所述标准单元版图68的转换端口C1,通过标准单元版图68的转换端口51到达转换端口C2,转换端口C2引出第二金属层的金属条52,所述金属条52与所述标准单元版图66的转换端口C3连接,通过所述标准单元版图66的转换端口53到达转换端口C4,所述转换端口C4引出第二金属层的金属条58连接至所述标准单元版图64的输入端口的输入端口A1,至此完成所述标准单元版图67的输出端口Y与所述标准单元版图64的输入端口A之间的版图连线。所述标准单元版图66的另一转换端口C5引出金属条54连接所述标准单元版图63的转换端口C6,所述转换端口C6通过所述标准单元版图63的转换端口55到达转换端口C7,所述转换端口C7引出金属条56连接至所述标准单元版图63的输入端口A2,所述输入端口A2引出金属条57连接至所述标准单元版图62的输入端口A3,至此完成所述标准单元版图67的输出端口Y与所述标准单元版图62的输入端口A,所述标准单元版图63的输入端口A之间的版图连线。
当然,将所述标准单元版图67的输出端口Y与所述标准单元版图62的输入端口A,所述标准单元版图63的输入端口A之间版图连线的路径不止上述一种,但核心思想都在于通过至少两个所述转换端口C在所述第一金属层上沿竖直方向依次排布,使得在所述第一金属层上能够沿水平方向布置第二金属层的金属线。
需要说明的是,本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可,此外,各个实施例之间不同的部分也可互相组合使用,本发明对此不作限定。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (10)
1.一种标准单元版图,其特征在于,包括:第一金属层和布置于所述第一金属层上的至少两个转换端口,所述第一金属层包括多个金属条,每个所述金属条沿第一方向设置,且多个所述金属条沿第二方向依次排布,至少两个所述转换端口在至少一所述金属条上沿第一方向依次排布,使得能够在所述第一金属层上能够沿第二方向布置第二金属层的金属线;
其中,第二方向竖直于第一方向。
2.如权利要求1所述的标准单元版图,其特征在于,所述标准单元版图还包括布置于所述第一金属层的输入端口和输出端口,所述输入端口和所述输出端口均用于与外部连接。
3.如权利要求2所述的标准单元版图,其特征在于,所述输入端口和所述输出端口的数量均为多个;其中,
位于同一所述金属条上的多个所述输入端口沿第一方向依次排布;和/或,
位于同一所述金属条上的多个所述输出端口沿第一方向依次排布。
4.如权利要求1所述的标准单元版图,其特征在于,所述标准单元版图还包括多晶硅层,所述多晶硅层包括至少两个沿所述第一方向布置的多晶硅闸门,各所述多晶硅闸门上均布置有一所述金属条。
5.如权利要求4所述的标准单元版图,其特征在于,至少一所述多晶硅闸门与对应布置的所述金属条间布置有金属孔。
6.如权利要求1所述的标准单元版图,其特征在于,所述标准单元版图还包括地线和电源线,所述地线和所述电源线分别布置于所述第一金属层在第一方向上的两侧。
7.一种标准单元库版图,其特征在于,包括:多个如权利要求1~6任一项所述的标准单元版图,所有所述标准单元版图呈阵列分布。
8.如权利要求7所述的标准单元库版图,其特征在于,行间相邻的两个所述标准单元版图之间共用电源线或者地线。
9.一种如权利要求7或8所述的标准单元库版图的布线方法,其特征在于,包括:
沿第二方向在第一行所述标准单元版图上布置第一金属线;
利用在第一行所述标准单元版图上布置的所述转换端口沿第一方向向第二行所述标准单元版图引出第二金属线;
其中,第二金属层包括所述第一金属线和所述第二金属线。
10.如权利要求9所述的布线方法,其特征在于,还包括:在第一金属线和所述转换端口之间布置金属孔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010967083.7A CN112100967A (zh) | 2020-09-15 | 2020-09-15 | 一种标准单元版图、标准单元库版图及布线方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010967083.7A CN112100967A (zh) | 2020-09-15 | 2020-09-15 | 一种标准单元版图、标准单元库版图及布线方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112100967A true CN112100967A (zh) | 2020-12-18 |
Family
ID=73759841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010967083.7A Pending CN112100967A (zh) | 2020-09-15 | 2020-09-15 | 一种标准单元版图、标准单元库版图及布线方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112100967A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113158618A (zh) * | 2021-05-25 | 2021-07-23 | 杨家奇 | 产生标准单元库版图的方法 |
CN114896936A (zh) * | 2022-02-16 | 2022-08-12 | 上海先楫半导体科技有限公司 | 一种环形振荡器及其布局布线结构 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101114305A (zh) * | 2006-07-25 | 2008-01-30 | 格科微电子(上海)有限公司 | 用于数字电路的标准单元版图结构 |
CN101147147A (zh) * | 2005-03-24 | 2008-03-19 | 株式会社东芝 | 利用标准单元通过自动布线形成的半导体集成电路器件以及固定其阱电位的设计方法 |
US20100235804A1 (en) * | 2009-03-12 | 2010-09-16 | Fujitsu Limited | Wiring design apparatus and method |
CN102622481A (zh) * | 2012-03-06 | 2012-08-01 | 中国航天科技集团公司第九研究院第七七一研究所 | 互补数据冗余结构型cmos标准单元电路物理库模型设计方法 |
US20120223368A1 (en) * | 2011-03-03 | 2012-09-06 | Synopsys, Inc. | Power Routing in Standard Cells |
CN102664142A (zh) * | 2012-04-19 | 2012-09-12 | 浙江大学 | 对现有版图填充冗余多晶硅条阵列的插入方法 |
US20130042216A1 (en) * | 2011-08-12 | 2013-02-14 | William Loh | Row Based Analog Standard Cell Layout Design and Methodology |
JP2013120852A (ja) * | 2011-12-07 | 2013-06-17 | Toshiba Corp | スタンダードセル、および、半導体集積回路 |
CN109214130A (zh) * | 2018-10-30 | 2019-01-15 | 成都九芯微科技有限公司 | 一种saradc系统采样mom电容的版图设计方法 |
-
2020
- 2020-09-15 CN CN202010967083.7A patent/CN112100967A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101147147A (zh) * | 2005-03-24 | 2008-03-19 | 株式会社东芝 | 利用标准单元通过自动布线形成的半导体集成电路器件以及固定其阱电位的设计方法 |
CN101114305A (zh) * | 2006-07-25 | 2008-01-30 | 格科微电子(上海)有限公司 | 用于数字电路的标准单元版图结构 |
US20100235804A1 (en) * | 2009-03-12 | 2010-09-16 | Fujitsu Limited | Wiring design apparatus and method |
US20120223368A1 (en) * | 2011-03-03 | 2012-09-06 | Synopsys, Inc. | Power Routing in Standard Cells |
US20130042216A1 (en) * | 2011-08-12 | 2013-02-14 | William Loh | Row Based Analog Standard Cell Layout Design and Methodology |
JP2013120852A (ja) * | 2011-12-07 | 2013-06-17 | Toshiba Corp | スタンダードセル、および、半導体集積回路 |
CN102622481A (zh) * | 2012-03-06 | 2012-08-01 | 中国航天科技集团公司第九研究院第七七一研究所 | 互补数据冗余结构型cmos标准单元电路物理库模型设计方法 |
CN102664142A (zh) * | 2012-04-19 | 2012-09-12 | 浙江大学 | 对现有版图填充冗余多晶硅条阵列的插入方法 |
CN109214130A (zh) * | 2018-10-30 | 2019-01-15 | 成都九芯微科技有限公司 | 一种saradc系统采样mom电容的版图设计方法 |
Non-Patent Citations (3)
Title |
---|
C.P. HSU ET AL.: "ALPS2 A Standard Cell Layout System for Double-Layer Metal Technology", 《IEEE XPLORE》, 6 February 2006 (2006-02-06) * |
李鉴;于宗光;黄义定;万书芹;石振岩;: "0.35um标准单元版图库的设计技术研究及实现", 微计算机信息, no. 17, 15 June 2009 (2009-06-15) * |
鱼江华: "一种标准单元库功能测试模块的设计", 《万方数据库》, 30 July 2010 (2010-07-30) * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113158618A (zh) * | 2021-05-25 | 2021-07-23 | 杨家奇 | 产生标准单元库版图的方法 |
CN114896936A (zh) * | 2022-02-16 | 2022-08-12 | 上海先楫半导体科技有限公司 | 一种环形振荡器及其布局布线结构 |
CN114896936B (zh) * | 2022-02-16 | 2023-04-07 | 上海先楫半导体科技有限公司 | 一种环形振荡器及其布局布线结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3154411B2 (ja) | Cadによってレイアウトされた2金属層集積回路ゲート・アレイ | |
US5977574A (en) | High density gate array cell architecture with sharing of well taps between cells | |
JP4882455B2 (ja) | 半導体集積回路のユニットセルおよびユニットセルを使用した配線方法および配線プログラム | |
US6091090A (en) | Power and signal routing technique for gate array design | |
US7800409B2 (en) | Logic block, a multi-track standard cell library, a method of designing a logic block and an asic employing the logic block | |
CN101335255B (zh) | 一种集成电路结构 | |
CN112100967A (zh) | 一种标准单元版图、标准单元库版图及布线方法 | |
US8266568B2 (en) | Power mesh management method | |
US6269466B1 (en) | Method of constructing an integrated circuit utilizing multiple layers of interconnect | |
US6977399B2 (en) | Sea-of-cells array of transistors | |
US20080256380A1 (en) | Semiconductor integrated circuit and layout method for the same | |
US8884349B2 (en) | Semiconductor device | |
KR920010436B1 (ko) | 게이트 어레이(gate array) | |
KR960011866B1 (ko) | 반도체 집적회로장치 및 셀의 배치배선방법 | |
JPH04216668A (ja) | 半導体集積回路 | |
JP2013183123A (ja) | 半導体装置及びその設計方法 | |
KR910009423B1 (ko) | 고밀도 집적회로 | |
US6492205B1 (en) | Utilization of macro power routing area for buffer insertion | |
CN111934684A (zh) | 一种缓冲器、时钟网格电路和信号驱动方法 | |
JPH113943A (ja) | 半導体装置及び半導体設計手法 | |
CN219145706U (zh) | 一种标准单元版图结构与芯片版图结构 | |
JPH0114704B2 (zh) | ||
CN114357926A (zh) | 电熔丝单元阵列的版图布局方法 | |
CN117673077A (zh) | 标准单元布局及集成电路 | |
JP2013105341A (ja) | 半導体集積回路、半導体集積回路の設計方法及び設計装置並びにプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |