CN101983479B - 匹配的集成电子部件 - Google Patents

Abstract

一种可切换集成电子装置包括：在第一端口(22，24)和第二端口(16，18)之间串联耦接为一条链的至少三个元件(r₁...r₁₄，s₁...s₁₄)，并且包括在所述链的连续元件(r₁...r₁₄，s₁...s₁₄)之间的节点。存在开关装置(30，50)，用于将所述节点中可选择的一个节点耦接到第三端口(12，14)。如果所述链中的连续元件(r₁...r₁₄，s₁...s₁₄)被表示为r_i，i＝1至N，并且如果由元件占据的相邻位置被连续编号为1至N，则元件r_i对于i＝1至公式(BB)占据位置为公式(AA)，并且对于从公式(DD)至N占据位置为公式(CC)。

Description

匹配的集成电子部件

技术领域

本发明涉及一种可切换集成电子装置、包括该可切换集成电子装置的电子电路、以及制造可切换集成电子装置的方法，尤其披露了这样的装置和电路的布局。

背景技术

诸如无线通信、成像处理、互联网和娱乐之类的应用的快速发展和演进推动了半导体工业的成长。为了达到高水平的集成并且降低成本、尺寸，并且提高竞争力，以标准CMOS来实现模拟和混合信号电路。近来，RF和电源管理功能被越来越多地集成在一个数字芯片上。装置匹配对这些电路来说非常关键并且认识到产量和成本可能受到所采用的设计技术尤其是匹配临界装置的布局的强烈影响。这些装置可以是晶体管、电容器、电感器或电阻器。由于工艺技术是由其中匹配并不重要的数字电路推动的，因此匹配变得非常重要。

K.Lakshmikumar等人在“Characterization and modeling ofmismatch in MOS transistors for precision analog design”，IEEE J.Solid-State Circuits，vol.21，pp.1057-1066，Dec.1986中并且M.Pelgromet等人在“Matching properties of MOS transistors”，IEEE J.Solid-State Circuits，vol.24，pp.1433-1440，Oct.1989中已经考虑晶体管的匹配特性，而J.Shyu等人在“Random error effects in matchedMOS capacitors and current sources”，IEEE J.Solid-State Circuits，vol.19，pp.948-956，Dec.1984中已经考虑了晶体管和电容器的匹配特性。Y.Lin等人在“Resistor layout techniques for enhancing yield inratio-critical monolithic application”，Proc.NWSCAS 2001，vol.1，pp.259-261，2001中已经考虑了电阻器的匹配特性。所提出的诸如公共质心(common-centroid)之类的布局技术仅涉及两个靠近布置的等尺寸的MOS晶体管的匹配。在实际的电路设计中，频繁地需要两个具有大的且可变的非同式比率(non-unity ratio)的装置，它们必须被精确匹配，也可被称作比率匹配。令人遗憾的是，为等尺寸装置开发的布局技术不能被直接应用。

电阻器布局稍微不同于晶体管布局。直线式电阻器是通常要避免的，并且每一电阻器都是通过多个单元电阻器的串联/并联组合来实现的。最普遍的布局技术是交错技术。图1示出了放大器的示例，其中每个均使用9个电阻器元件来实现电阻器R1(无阴影)和R2(有阴影)，其中R1＝R2。R1和R2之间的节点由X表示。该结构提供了固定的增益。在很多系统中，需要可编程的增益放大器，并且通常增益必须以一定步长大范围地变化。如果增益是非同式的且固定的，则仍然可以使得R1和R2的电阻器元件交错来实现R1和R2之间的良好匹配。然而，当电阻比不仅大而且变化时，装置匹配变得更加有问题。例如，对移动电话的自动增益控制通常需要以4dB的步长从-40dB到+8dB的增益范围。在此情况下，电阻比R2/R1必须从0.01变化到2.51。随着增益变化，R1或R2或者这二者必须改变。作为我们想要的使R1和R2群集的结果，R1和R2的交错排列也变化。如果在一个增益设置下对R1和R2的布局进行优化，则切换到另一增益导致R1和R2的布局不再合适。如果增益变化和增益步长的数量很大，则这个问题变得恶化。需要改善具有大的且变化的构成比的部件的匹配。

发明内容

根据本发明的第一方面，提供一种可切换集成电子装置，包括：

在第一端口和第二端口之间串联耦接为一条链的至少三个元件，在所述链的连续元件之间有节点；以及

开关装置，用于将所述节点中可选择的一个节点耦接到第三端口；

其中，如果所述链中的连续元件被表示为r_i，i＝1至N，并且如果由元件占据的相邻位置被连续编号为1至N，则元件r_i对于i＝1至

占据位置并且对于至N占据位置

根据本发明第二方面，提供一种制造可切换集成电子装置的方法，包括：

形成在第一端口和第二端口之间串联耦接为一条链的至少三个元件，并且在所述链的连续元件之间提供节点；以及

形成用于将所述节点中可选择的一个节点耦接到第三端口的开关装置；

其中，如果所述链中的连续元件被表示为r_i，i＝1至N，并且如果由元件占据的相邻位置被连续编号为1至N，则元件r_i对于i＝1至占据位置并且对于至N占据位置注意，在这些表达中，符号表示不超过值x的最大整数，并且通常被称作取整函数。因此，例如，并且

因此，本发明提供了一种可切换电子装置的连续串联耦接元件的布局，通过保证所述部件的元件的良好交错，该布局使得包括元件的部件能够与切换设置无关地良好匹配。例如，如果元件是确定了放大器的增益的电阻器，则第一端口和第三端口之间的电阻、与第二端口和第三端口之间的电阻可以与放大器的增益设置无关地良好匹配，因此这些电阻的比率具有低展性(low spread)。本发明可应用于具有大比率或小比率的部件。

任选地，所有这些元件包括阻性元件、容性元件、感性元件和半导体元件之一。通常，全部元件都是相同的类型，例如，阻性元件、容性元件、感性元件和半导体元件等。因此，本发明可应用于串联耦接的电阻器链、串联耦接的电容器链、串联耦接的电感器链或串联耦接的半导体元件链等。

本发明还提供有一种电子电路，包括：根据本发明的第一方面的第一可切换集成电子装置，该第一可切换集成电子装置具有耦接到第一电路输入端的第一端口和耦接到电路输出端的第二端口，其中，每一元件均包括阻性元件；以及放大器，其具有耦接到第一可切换集成电子装置的第三端口的第一放大器输入端和耦接到所述电路输出端的放大器输出端。这样，本发明提供了一种可切换增益放大器，其具有由与所选择的增益无关地良好匹配的可切换电阻器确定的增益。因此，该增益在数值方面具有低展性。

本发明还提供一种如上所述的电子电路，并且还包括根据本发明的第一方面的第二可切换集成电子装置，该第二可切换集成电子装置具有耦接到第二电路输入端的第一端口、耦接到地电位或所述电路中的另一点的第二端口、和耦接到所述放大器的第二输入端的第三端口，其中，第一放大器输入端和第二放大器输入端分别是反相输入端和非反相输入端，并且其中，第二可切换集成电子装置的元件每一个均包括阻性元件。这样，本发明提供了一种可切换增益的放大器，其具有反相输入端和非反相输入端，并且该放大器的增益由与所选择的增益设置无关地良好匹配的可切换电阻器确定。任选地是，第一可切换集成电子装置和第二可切换集成电子装置可包括等数量的元件，并且第一可切换集成电子装置和第二可切换集成电子装置的各个开关装置可被用于将第一可切换集成电子装置和第二可切换集成电子装置的节点中的可选择的一个相应节点耦接到各自的第三端口。此特征使得反相输入端和非反相输入端保持良好的平衡，而与所选择的增益设置无关。

附图说明

现在将参照附图通过示例描述本发明，其中：

图1示出了具有两个电阻器的放大器的电路图，并且还示出了两个电阻器的布局的示图；

图2是差分放大器的电路图；

图3是示出了图2的差分放大器的更多细节的电路图；

图4是电阻器元件的示意性平面布局；

图5是指示对于不同的放大器增益设置的电阻器元件的表格；

图6是集成电路布局；以及

图7是电阻器元件的概括示意性平面布局。

具体实施方式

参照图2，以具有反相输入端22和非反相输入端24的差分放大器结构示出了能够驱动诸如耳机之类的负载的音频放大器100。其包括运算放大器10，运算放大器10具有反相输入端12和非反相输入端14、以及输出端16。音频放大器100的第一输入端22和反相输入端12之间连接有电阻器R1，反相输入端12和输出端16之间连接有电阻器R2。音频放大器100的第二输入端24和非反相输入端14之间连接有电阻器R3，非反相输入端14和由标号18表示的接地点GND之间连接有电阻器R4。替代接地的情况，电阻器R4可替代地耦接到电压源或者放大器100电路中的另一点。

图3示出了图2的音频放大器100的更多细节，尤其示出了如何形成部件R1、R2、R3和R4。组合R1和R2被形成为一条连续耦接的电阻器r₁...r₁₄的链。开关触排30包括开关a1...a13，开关a1...a13用于将电阻器r₁...r₁₄的链中的任意两个连续电阻器之间的节点中可选择的一个节点耦接到反相输入端12。组合R3和R4被形成为一条连续耦接的电阻器s₁...s₁₄的链。编号相对应的电阻器r₁...r₁₄和电阻器s₁...s₁₄具有相等的标称电阻值，尽管这对本发明并不重要。开关触排50包括开关b1...b13，开关b1...b13用于将电阻器s₁...s₁₄的链中的任意两个相邻电阻器之间的节点中可选择的一个节点耦接到非反相输入端14。在解码器40的控制下将开关a1...a13和开关b1...b13闭合，编号相对应的开关a1...a13和开关b1...b13被一起操作。这样，通过闭合开关a1...a13中所选择的一个开关来分开电阻器r₁...r₁₄，从而选择R1和R2的值，并且通过闭合开关b1...b13中所选择的一个开关来分开电阻器s₁...s₁₄，从而选择R3和R4的值。例如，在图3中，开关a11和b11被示出为处于闭合位置，而其它开关全部断开。在此示例中，R1包括r₁、r₂和r₃，R2包括r₄...r₁₄，R3包括s₁、s₂和s₃，R4包括s₄...s₁₄。解码器40具有用于控制十三个开关对a1/b1、a2/b2...a13/b13的十三条输出线44、以及用于二进制信号的四条输入线42，二进制信号指示要闭合十三个开关对中的哪些对。

如果运算放大器10的DC增益足够大，则音频放大器100的输出电压Vout可被写作：

$\mathrm{Vout}=(1+\frac{R2}{R1})\frac{R4}{R3+R4}\mathrm{Vip}-\frac{R2}{R1}\mathrm{Vin}---\left(1\right)$

其中，Vin是反相输入端22处的电压，并且Vip是非反相输入端24处的电压。另外，如果R2/R1＝R4/R3，则音频放大器100的增益A可被表达为：

$A=\frac{\mathrm{Vout}}{\mathrm{Vip}-\mathrm{Vin}}=\frac{R2}{R1}---\left(2\right)$

为了提供N个增益设置，图3所示的结构需要2*(N+1)个电阻器和2N个开关。通常，对于增益Ai，电阻R1和R2可被表达为：

$R1{|}_{A=\mathrm{Ai}}=\underset{j=1}{\overset{14-i}{\mathrm{\Σ}}}{r}_j$

$R2{|}_{A=\mathrm{Ai}}=\underset{j=14-i+1}{\overset{14}{\mathrm{\Σ}}}{r}_j---\left(3\right)$

通过此结构，与增益步长相对应，R1和R3减小的量与R2和R4增大的量相同。因为由电阻比来确定增益，因此增益误差取决于可实现的比率R2/R1和R4/R3的匹配程度。因为R1至R4的电阻随着增益被切换而改变，所以即使电阻器r₁...r₁₄和s₁...s₁₄全部具有固定的位置，R1和R2的群集也会改变。然而，如现在所描述，对于R1、R2、R3和R4的布局，必须为了在每一增益设置下的最佳匹配来保持交错。现在将只描述R1和R2的布局，R3和R4的布局遵循相同的原理。

图4示出了电阻器r₁...r₁₄的布局以及它们的互连。从左到右，按照r₇、r₉、r₅、r₁₁、r₃、r₁₃、r₁、r₁₄、r₂、r₁₂、r₄、r₁₀、r₆和r₈的次序布置电阻器。如图3所示，全部电阻器串联连接，因此形成了电阻器链。与每一电阻器r₁...r₁₄耦接的开关a1...a13被示出位于每一电阻器之上或之下，电阻器链的接头大致上一半分布于电阻器排列的上部，一半位于电阻器排列的下部。通过此布置，对于每一增益设置，形成了R1和R2的电阻器被以最佳方式交错布置。这通过图5所示的表来说明，其中，按列示出了电阻器r₁...r₁₄，每一增益设置由行A1...A13表示，并且对于每一增益设置，涂有阴影的圆表示与R2对应的电阻器，并且未涂有阴影的圆表示与R1相对应的电阻器。可以容易地看出，对于每一增益设置，已经在R1的电阻器和R2的电阻器之间获得了高度的交错。电阻器R3和R4被以相应的方式实现。

图6示出了65nm CMOS工艺中的部件R1、R2、R3和R4、开关触排30和解码器40的布局。在此设计中，用多晶硅型的单元电阻器四线阵列来实现每个电阻器r₁...r₁₄，并且已经在布局中添加大约一半的哑电阻器(dummy resistor)以占据其它的空白空间，并且为了最佳匹配保证端电阻器r₇和r₈在两侧都具有相邻电阻器。已经在电阻器阵列之间布置了开关触排30和解码器40来为电阻器阵列提供相等的距离。

可通过使图2中所示的放大器的非反相输入端14接地从而避免需要组合R3和R4，以简单地形成具有非平衡输入端的单输入端放大器。

可将交错排列扩展到任意数量的增益设置，可对此排列进行概括。将参照图7来描述所概括的实施例，在图7中，每一方框均代表一个阻性元件，方框之上的数字代表元件串联形成链的次序，并且方框之下的数字代表元件在布局中的位置。将以两个阶段来描述该排列，第一个阶段是图7中的图示a)中的实线所表示的元件的位置，第二个阶段是图7中的图示b)中的实线所表示的元件的位置。

将以从r₁到r_N的次序串联连接的电阻器元件的总数设为N。如果N为偶数，则我们首先将元件分为两个子集。前一部分N/2个元件形成了一个子集，其余的N/2个元件形成了另一个子集。在大小为N的行中布置全部N个元件。元件的位置从左到右编号为从1至N。以图示a)中的实线所指示的元件的第一个子集开始，首先我们将元件r1布置在位置N/2，其后将元件r₂和r₃分别布置在元件1的右侧和左侧，即，位置N/2+2处和N/2-2处。其后，以相同的方式将元件r₄、r₅、r₆...r_N/2接连布置在元件r₁的交替侧的每一交替位置处。图7的图示a)中的元件之上和之下的箭头线指示链中的连续元件之间的耦接，并且按顺时针方向前进。接下来，我们处理图示b)中的实线所指示的元件的第二个子集，并且首先将元件r_N布置在位置N/2+1，其后在元件r_N的每一交替位置处布置元件r_N-1、r_N-2...r_N/2+1。这时，链中的连续元件之间的耦接逆时针前进。如果N/2是奇数，则最左侧的元件将是r_N/2，并且如果N/2是偶数，则r_N/2元件将在最右侧。

如果N是奇数，则我们可以首先不考虑元件r_(N+1)/2并且如上所述对偶数个元件N-1进行定位，最后，将元件(N+1)/2布置在最左侧或最右侧的位置。

尽管已经用链中的最初元件的右侧和左侧交替前进的链中的连续元件来描述了元件的第一个子集的布置，但是该次序可以被替换为最初元件的左侧和右侧交替前进。在此情况下，第二个子集的元件将右侧和左侧交替地前进，这是因为第二个子集的第一个元件总是与第一个子集的最后一个元件处于相对侧。

尽管已经以在对于元件的第一个子集的顺时针前进的且其后对于元件的第二个子集逆时针前进的元件之间的耦接描述了元件的布置，但是假设这些元件以串联排列耦接，则关于这些元件的耦接的方向和耦接的位置对于本发明并不重要。

链的任一端可被认为是第一端口，另一端则是第二端口。

对于按数字次序串联耦接的N个元件r₁...r_N，以下面的概括形式来数学地表达元件的位置，其中相邻的位置被连续编号。元件r_i对于i＝1至具有位置并且对于至N具有位置注意，在这些表达中，符号表示不超过值x的最大整数，并且通常被称作取整函数。因此，例如，并且

应用上述公式，以下是对元件进行定位的次序的示例。

三个元件：r₃，r₁，r₂。

四个元件：r₃，r₁，r₄，r₂。

五个元件：r₃，r₅，r₁，r₄，r₂。

六个元件：r₃，r₅，r₁，r₆，r₂，r₄。

七个元件：r₅，r₃，r₇，r₁，r₆，r₂，r₄。

十个元件：r₅，r₇，r₃，r₉，r₁，r₁₀，r₂，r₈，r₄，r₆。

十一个元件：r₇，r₅，r₉，r₃，r₁₁，r₁，r₁₀，r₂，r₈，r₄，r₆。

尽管已经描述了电阻器元件的布局，但是本发明可被等效地应用于电容器、电感器或诸如晶体管之类的半导体部件的布局，因此，这些电容器、电感器或诸如晶体管之类的半导体部件以相应的串联排列耦接，并且以相应的交错排列布局。

尽管每一元件均已被描述为单个实体，但是每一元件均可包括具有相同的或不同的电阻、电容或电感的子元件的串联或并联排列，因此使得部件能够具有由子元件形成的任意期望的值。在此情况下，一些哑子元件可被包括在不影响电路内的电阻、电容或电感的布局中，但是仅仅用于使得对称布局能够最佳匹配，并且占用空白区域。

通过阅读本发明，其它变形和修改对于本领域技术人员是明显的。这些变形和修改可以涉及集成电路布局领域中已知并且可被用于替代或添加到在此已经描述的特征的等价的以及其它特征。

尽管所附权利要求意图保护特定的特征组合，但是应该理解，本发明的公开范围还包括在此清楚地或暗示地披露的任何新特征或任何特征的组合或者其任何概括，无论其是否涉及与在任何权利要求中当前要求保护的发明相同的发明、并且无论其是否缓解了与本发明所要解决的技术问题相同的任一或全部技术问题。

在独立的实施例的上下文中描述的特征也可被与单个实施例相结合地提供。相反地，为了简短起见，在单个实施例的上下文中描述的各个特征也可被单独提供，或者也可被以任一适当的子组合方式提供。

因此，申请人提醒，在本申请或者从其衍生出的其它申请的审查期间可以将新的权利要求表达为这些特征和/或这些特征的组合。

为了完整性，还要指出术语“包括”不排除其它元件或步骤，术语“一”或“一个”不排除多个，并且权利要求中的标号不应该被理解为对权利要求范围的限制。

Claims (7)

1.一种可切换集成电子装置，包括：

在第一端口和第二端口之间串联耦接为一条链的置于一行上的至少三个元件，在所述链的连续元件之间有节点；以及

开关装置，用于将所述节点中可选择的一个节点耦接到第三端口；

其中，如果所述链中的连续元件被表示为r_i，i＝1至N，并且如果该行中由元件占据的相邻位置被连续编号为1至N，则元件r_i对于i=1至占据位置并且对于至N占据位置其中符号表示不超过x值的最大整数，并且N为不小于3的整数。

2.如权利要求1所述的可切换集成电子装置，其中，所述至少三个元件包括阻性元件、容性元件、感性元件和半导体元件之一。

3.一种电子电路，包括：如权利要求1所述的第一可切换集成电子装置，该第一可切换集成电子装置具有耦接到第一电路输入端的第一端口和耦接到电路输出端的第二端口，其中，所述第一可切换集成电子装置的至少三个元件均包括阻性元件；并且所述电子电路还包括放大器，其具有与第一可切换集成电子装置的第三端口相耦接的第一放大器输入端和耦接到所述电路输出端的放大器输出端。

4.如权利要求3所述的电子电路，包括：如权利要求1所述的第二可切换集成电子装置，该第二可切换集成电子装置具有耦接到第二电路输入端的第一端口、耦接到地电位或电压源的第二端口、和耦接到所述放大器的第二放大器输入端的第三端口，其中，所述放大器的第一放大器输入端和第二放大器输入端分别是反相输入端和非反相输入端，并且其中，第二可切换集成电子装置的所述至少三个元件每一个均包括阻性元件。

5.如权利要求4所述的电子电路，其中，第一可切换集成电子装置和第二可切换集成电子装置包括与所述至少三个元件相等数量的元件，并且其中，第一可切换集成电子装置和第二可切换集成电子装置的各自的开关装置被用于将第一可切换集成电子装置和第二可切换集成电子装置的节点中的相应的一个可选择节点耦接到各自的第三端口。

6.一种制造可切换集成电子装置的方法，包括；

形成在第一端口和第二端口之间成行的并串联耦接为一条链的至少三个元件，并且在所述链的连续元件之间提供节点；以及

形成用于将所述节点中可选择的一个节点耦接到第三端口的开关装置；

其中，如果所述链中的连续元件被表示为r_i，i=1至N，并且如果由元件在该行中占据的相邻位置被连续编号为1至N，则元件r_i对于i＝1至占据位置并且对于至N占据位置其中符号表示不超过x值的最大整数，并且N为不小于3的整数。

7.如权利要求6所述的方法，包括将所述至少三个元件中的每一个形成为阻性元件、容性元件、感性元件和半导体元件之一。