JP4103849B2 - D/aコンバータ - Google Patents
D/aコンバータ Download PDFInfo
- Publication number
- JP4103849B2 JP4103849B2 JP2004156544A JP2004156544A JP4103849B2 JP 4103849 B2 JP4103849 B2 JP 4103849B2 JP 2004156544 A JP2004156544 A JP 2004156544A JP 2004156544 A JP2004156544 A JP 2004156544A JP 4103849 B2 JP4103849 B2 JP 4103849B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- voltage selection
- order
- string
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
64R+28△
となり、1つの抵抗ストリングの平均抵抗値は
8R+3.5△
となる。
11 18 13 16 15 14 17 12
という順序に並べ替えて、隣接する抵抗ストリングを順次接続したものであり、言い換えれば、奇数番目の抵抗ストリング(11、13、15、17の抵抗ストリング)を左→右、つまり、P0から見て近い方から遠ざかる方向に、偶数番目の抵抗ストリング(12、14、16、18の抵抗ストリング)を右→左、つまり、P0から見て遠い方から近づく方向に(電圧選択回路11〜18の列方向に)並べ、交互に配置したものである。一方向に配列された電圧選択回路11〜18の各抵抗ストリングのうち、電圧選択回路11と18と13と16は、互いに隣接していない抵抗ストリングが直接に接続されており、また、電圧選択回路14と17と12も、互いに隣接していない抵抗ストリングが直接に接続されている。
このように、上述した実施形態は、図3の回路と比較し、電圧選択回路11〜18の接続が変わっているだけであり、したがって、D/A変換の動作は図3の回路と同じである。
電圧選択回路11〜18の各抵抗ストリングの抵抗値を図3の場合と同様に8R、8R+△、8R+2△、・・・、8R+7△とすると、電圧選択回路11の抵抗ストリングの最上端と電圧選択回路18の抵抗ストリングの最上端の接続点P1、電圧選択回路18の抵抗ストリングの最下端と電圧選択回路13の抵抗ストリングの下上端の接続点P2、・・・、電圧選択回路17の抵抗ストリングの最上端と電圧選択回路12の抵抗ストリングの最上端の接続点P7の、点P0からの抵抗値はそれぞれ、図2に「抵抗積算」として示した値となる。これらの各抵抗値から、前述した「理想値」(図2、図4参照)を減算すると図2に示す「差分」が得られ、この「差分」をグラフ化すると、図2に示すグラフとなる。
電圧選択回路11の抵抗ストリングの最上端は電圧選択回路18の抵抗ストリングの最上端に接続され、電圧選択回路18の抵抗ストリングの最下端は電圧選択回路12の抵抗ストリングの最下端に接続され、電圧選択回路12の抵抗ストリングの最上端は電圧選択回路17の抵抗ストリングの最上端に接続され、電圧選択回路17の抵抗ストリングの最下端は電圧選択回路13の抵抗ストリングの最下端に接続され、電圧選択回路13の抵抗ストリングの最上端は電圧選択回路16の抵抗ストリングの最上端に接続され、電圧選択回路16の抵抗ストリングの最下端は電圧選択回路14の抵抗ストリングの最下端に接続され、電圧選択回路14の抵抗ストリングの最上端は電圧選択回路15の抵抗ストリングの最上端に接続されている。また、電圧選択回路15の抵抗ストリングの最下端の点P8に高電圧VR(+)が供給され、電圧選択回路11の抵抗ストリングの最下端の点P0に低電圧VR(−)が供給される。そして、デコーダ2の出力端0〜出力端7がそれぞれ電圧選択回路11、18、12、17、13、16、14、15の最上部のFETのゲートに接続されている。
Claims (3)
- 半導体基板上に形成された複数の直列接続抵抗からなる抵抗ストリングを低電圧が供給される端子から高電圧が供給される端子までの間にn(但し、nは3以上の整数)個直列接続し、前記抵抗ストリングの各抵抗の接続点の電圧を被変換電圧に基づいて選択して出力するD/Aコンバータにおいて、
前記n個(但し、n=4の場合であって、4個の抵抗ストリングをその配置順に従って第1,第2,第3,第4の抵抗ストリングとしたときに抵抗ストリングが第1,第4,第3,第2の順に接続される場合、および、n=3の場合であって、3個の抵抗ストリングをその配置順に従って第1,第2,第3の抵抗ストリングとしたときに抵抗ストリングが第1,第2,第3の順に接続される場合を除く)の抵抗ストリングのうち、接続される順番が奇数番目である抵抗ストリングは前記半導体基板上において、前記低電圧が供給される端子から近い方向から遠ざかる方向に順に配置され、
前記接続される順番が偶数番目である抵抗ストリングは前記半導体基板上において、前記低電圧が供給される端子から遠い方向から近づく方向に順に配置されている
ことを特徴とするD/Aコンバータ。 - 前記接続される順番が奇数番目である抵抗ストリングと、前記接続される順番が偶数番目である抵抗ストリングとは前記半導体基板上において、交互に配置されていることを特徴とする請求項1に記載のD/Aコンバータ。
- 前記接続される順番が奇数番目である抵抗ストリングが前記半導体基板上で互いに隣接して配置されるとともに、前記接続される順番が偶数番目である抵抗ストリングが前記半導体基板上で互いに隣接して配置されることを特徴とする請求項1に記載のD/Aコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004156544A JP4103849B2 (ja) | 2003-05-28 | 2004-05-26 | D/aコンバータ |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003151370 | 2003-05-28 | ||
JP2004156544A JP4103849B2 (ja) | 2003-05-28 | 2004-05-26 | D/aコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005012789A JP2005012789A (ja) | 2005-01-13 |
JP4103849B2 true JP4103849B2 (ja) | 2008-06-18 |
Family
ID=34106745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004156544A Expired - Lifetime JP4103849B2 (ja) | 2003-05-28 | 2004-05-26 | D/aコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4103849B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009088885A (ja) * | 2007-09-28 | 2009-04-23 | Sanyo Electric Co Ltd | デジタルアナログ変換回路 |
CN101983479B (zh) * | 2007-11-02 | 2014-07-16 | 意法爱立信有限公司 | 匹配的集成电子部件 |
JP2009257306A (ja) | 2007-12-25 | 2009-11-05 | Ntn Corp | ラッシュアジャスタ |
US8514120B2 (en) * | 2011-11-08 | 2013-08-20 | Texas Instruments Incorporated | Digital-to-analog converter with a shared resistor string |
-
2004
- 2004-05-26 JP JP2004156544A patent/JP4103849B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005012789A (ja) | 2005-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7161517B1 (en) | Digital-to-analog converter | |
US6720898B1 (en) | Current source array for high speed, high resolution current steering DACs | |
JP5334353B2 (ja) | 液晶表示装置のソースドライバ | |
JP4931704B2 (ja) | Da変換回路 | |
US7015847B1 (en) | Digital to analog converter | |
EP0102609B1 (en) | Digital-analog converter | |
US8274417B2 (en) | Coarse digital-to-analog converter architecture for voltage interpolation DAC | |
JP4103849B2 (ja) | D/aコンバータ | |
KR100632326B1 (ko) | D/a 컨버터 | |
WO2018123201A1 (ja) | 差動出力型d/a変換器及びa/d変換器 | |
JPH08125536A (ja) | 抵抗ラダー、d−a変換器、及びa−d変換器 | |
US20010020910A1 (en) | Digital-to-analog converter | |
US7256722B2 (en) | D/A converter | |
JP2737927B2 (ja) | 抵抗分圧型ディジタル−アナログ変換器 | |
US6278395B1 (en) | Folding and interpolation analog-to-digital converter | |
JP3429403B2 (ja) | D/a変換装置 | |
JP4915616B2 (ja) | 電流源回路、及びディジタル・アナログ変換器 | |
JP3820210B2 (ja) | D/aコンバータ回路 | |
JP2991117B2 (ja) | D/a変換器 | |
JP2010068092A (ja) | デジタルアナログ変換器および映像表示装置 | |
JP3434772B2 (ja) | Daコンバータ | |
JPH0786949A (ja) | デジタル・アナログ変換器 | |
US8184032B2 (en) | High-speed analog-digital converter having a signal folding structure improved by reducing the number of elementary cells | |
JP2734029B2 (ja) | 直並列形ad変換器 | |
JP2778059B2 (ja) | Ad変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080317 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 6 |