JP4915616B2

JP4915616B2 - 電流源回路、及びディジタル・アナログ変換器

Info

Publication number: JP4915616B2
Application number: JP2007063332A
Authority: JP
Inventors: 泰博杉本; 宏樹桜井
Original assignee: 学校法人中央大学
Priority date: 2007-03-13
Filing date: 2007-03-13
Publication date: 2012-04-11
Anticipated expiration: 2027-03-13
Also published as: JP2008227920A

Description

本発明は電流源回路に関し、ディジタル・アナログ変換器の電流源部に好適な回路構成に関するものである。特に、画像信号処理等の高速で高精度が求められるディジタル・アナログ変換器に好適である。

従来、この種のディジタル・アナログ変換器では、例えば、非特許文献１が知られている。非特許文献１に示されるディジタル・アナログ変換器では、図６に示すような多数の電流源を用いた回路構成が使用され、高速および高精度の変換が実現できる。

図６は一例として、「セルマトリクス＋Ｒ・２Ｒラダー抵抗網形」と呼ばれる１４ビット、ディジタル・アナログ変換器の構成を示している。図６の方式では、上位６ビットを６３個の単位電流源（I１−I６３）で構成し、下位８ビットはＲ・２Ｒラダー抵抗網に８個の上位ビットと同一値を持つ電流源（IL１−IL８）を接続して構成する。なお、ディジタル・アナログ変換器の入力は２進数で表現された１４ビットを１単位（１語）とする。

図６のディジタル・アナログ変換器の上位ビットの基本動作は、Ｒ・２Ｒラダー抵抗網全体からなる出力抵抗１００に、上位６ビットの２進数が表す数に比例した電流を供給することである。例えば、上位６ビットの２進数が１０進数表現で２という数を表すならば、１の電流値を持つ２個の単位電流源Ｉ１、Ｉ２の電流を出力抵抗１００に流せばよい。また、上位６ビットの２進数が１０進数表現で５という数を表すならば、１の電流値を持つ５個の単位電流源の電流Ｉ１〜Ｉ５を出力抵抗１００に流せばよい。

上位６ビット入力の２進数で表される電流を供給するには、論理回路からなるデコーダーによって入力の２進数を１０進数で表現した数の分だけの電流源をオン制御する信号を発生させることで行う。なお、図２には、デコーダーは示していない。

一方、下位ビットの基本動作は次のようにして行うことができる。下位８ビットを構成する回路中には、下位８ビットの２進数入力に１対１に対応した単位電流源（IL１−IL８）が用意されている。これらの単位電流源の値は、上位ビットの単位電流源（I１−I６３）の値と等しい。したがって図６に示されている単位電流源の値は全て等しいことになる。図６において、最下位ビット（ＬＳＢといって下から１ビット目）に対応する電流源はＩＬ１であり、下から２ビット目にはＩＬ２が、下から８ビット目（つまり１４ビットの上から７番目のビット）にはＩＬ８が対応する。

図６の構成によれば、スイッチＳＷＬ２を介して電流源ＩＬ２がＲ・２Ｒラダー抵抗網に接続された場合、ＩＬ１がスイッチＳＷＬ１を介して接続された場合に比し２倍の電圧変化がアナログ信号出力１１０に現れる。また電流源ＩＬ８がスイッチＳＷＬ８を介してＲ・２Ｒラダー抵抗網に接続された場合には、電流源ＩＬ１がスイッチＳＷＬ１を介して接続された場合に比し２⁷倍の電圧変化がアナログ信号出力１１０に現れる。電流源ＩＬ１〜ＩＬ８全てがスイッチＳＷＬ１〜ＳＷＬ８を介してＲ・２Ｒラダー抵抗網に接続された場合には、電流源ＩＬ１がスイッチＳＷＬ１を介して接続された場合に比し、２⁷＋２⁶＋２⁵＋２⁴＋２³＋２²＋２¹＋１＝（２⁸−１）倍の電圧変化がアナログ信号出力１１０に現れる。これより、電流源ＩＬ８〜ＩＬ１の８個の単位電流源は、ディジタル・アナログ変換器の下位８ビットの２進数入力の各ビットに対応して、２進の重みを持つ出力電圧をアナログ信号出力１１０に出力する。

上位ビットの単位電流源（I１−I６３）のうちから１個の電流源がＲ・２Ｒラダー抵抗網１００に接続された場合には、電流源ＩＬ１が接続された場合に比し２⁸倍の電圧変化がアナログ信号出力１１０に現れるので、上位ビットの単位電流源によるアナログ信号出力１１０の電圧変化は、下位８ビットの８個の電流源全てが接続された場合よりも、更に電流源ＩＬ１が接続された場合の変化分だけ大きくなる。これは上位ビットの単位電流源１個が、下から９ビット目、つまり上から５ビット目の２進数重みを持つことを表している。

以上のように図６に示すディジタル・アナログ変換器は、１４ビットの２進数入力に対応して変換を行う。この際、誤差が発生しないためには、上位６ビット用の６３個の単位電流源および下位８ビット用の８個の単位電流源の値にばらつきの無いことが重要である。

B.Razavi "Principles of Data Conversion System Design," IEEE Press, pp.92-93, 1995. (ISBN0-7803-1093-4) 特開平９−８３３６９号公報特開平７−２０２６９８号公報特開平８−７９０８０号公報特開平９−１８３４２号公報

図６の構成によって１４ビットディジタル・アナログ変換器を実現する場合、入力２進数の単調な増加あるいは減少に伴って、アナログ出力電圧１１０の電圧値が単調に増加あるいは減少するという特性（単調性という）が保証される必要がある。この単調性が保証されるには、ディジタル・アナログ変換器を構成している各単位電流源にばらつきが無いことが求められる。例えば、各単位電流源の値に許されるばらつき値は、設定値の±０.１%以内を満足する必要がある。

ディジタル・アナログ変換器のビット数に応じて単位電流源の個数も増加し、大きなビット数ではその分単位電流源の個数も多くなる。このような多数の単位電流源をＬＳＩ上で実現する場合、マトリクス状に配置することが通常である。図７は複数の単位電流源をマトリクス状に配置した構成例を示している。

図７において、例えば、セル１〜６３は上位ビット用単位電流源を表し、セルＬ１〜Ｌ８は下位ビット用単位電流源を表わしている。ここでＢのセルは、セル１〜６３およびセルＬ１〜Ｌ８の制御端子にバイアス電圧を供給するためのバイアス回路である。

各セルは、トランジスタ２０３（Ｍ１）のゲート端子にバイアス電圧２０２（Ｖc）を印加し、ソース端子を第１の電圧源であるグラウンド２０１に接続し、ドレイン端子を電流源の出力端子としてスイッチの１端に接続する構成となっている。バイアス電圧２０２（Ｖｃ）はバイアス回路Ｂから供給され、全てのセルに共通に接続している。この際、次のような問題が発生する。

図７に示す構成において、各セルの電流はグラウンド２０１を通してＬＳＩのグラウンドピンに流れ出して行く。ところが、各セルのグラウンドを接続しているグラウンド配線は、一般に配線抵抗２００（ＲＧ）を持っている。そのため、ＬＳＩのグラウンドピンから遠い距離にある電流源セル（例えばセル１〜８などの電流源セル）のグラウンドラインの電位は、配線抵抗２００（ＲＧ）とその配線抵抗に流れる電流によって生じる電圧分だけグラウンドピン２０１の電位に比べて高くなっている。

しかしながら、各電流源セルに供給されるバイアス電圧２０２（Vｃ）は等しいので、各電流源セルを構成するトランジスタのゲート・ソース端子間電圧は、配線抵抗２００（ＲＧ）の配列に沿って順に増加する。このゲート・ソース端子間電圧の増加は、トランジスタのドレイン電流、すなわち電流源セルの電流値についても増加することを意味しており、各セルの電流値は等しくはならない。

例えば、セル１の列が含まれる列（図７中の縦方向にセル配列）の場合には、セル１、９、１７、２５、３３、４１、４９、および５７の順でゲート・ソース端子間電圧が増加し、トランジスタのドレイン電流、すなわち電流源セルの電流値も、同様にセル１、９、１７、２５、３３、４１、４９、および５７の順で増加する。

図７中の他のセルの列、例えば、セル２、１０，…、５８のセル配列やセル３、１１，…、５９のセル配列等についても同様である。

さらにトランジスタのゲート・ソース端子間電圧とドレイン電流との関係は非線形である。そのため、上記したドレイン電流の増加は直線的な関係とはならない。図８は、このドレイン電流の増加の非線形について、各電流源の位置とそこに流れるセル電流の大きさの関係によって示している。

すなわち図７に示す各電流源セルにおいては、列方向にセル電流の不一致が生じることになる。ただし、この種の電流の不一致は、新たに行方向にグラウンドラインを追加しても解消されない。行方向にグラウンドラインを追加した場合には、電流値の大きさと分布は変化するが、行方向においても配線抵抗に流れる電流によって生じる電位勾配によってセル電流の不一致が発生するため、本質的に消し去ることは出来ないのである。

上述したように、複数の電流源セルの電流値がグラウンド配線の抵抗のために一定にならない。このセル電流がセルの配列方向で一致しないという現象は、このセル電流を用いてディジタル値に応じた電圧を形成した際に、その形成電圧にばらつきが生じることになるため、ディジタル・アナログ変換器の精度を大きく劣化させる要因となる。

そこで、本発明は上述した課題を解決して、配列された複数の電流源を含む電流源回路において、各電流源の電流値のばらつきを低減することを目的とする。

また、配列された複数の電流源を含む電流源回路によって、ディジタル・アナログ変換器の変換精度を向上させることを目的とする。

本発明の電流源回路は、複数の単位電流源をマトリクス状に配列する構成において、全単位電流源を複数個の単位電流源によってグループ化して、いくつかの電流源ブロックを形成し、さらにこのグループ化した電流源ブロック内に含まれる複数の単位電流源を木構造となるように配線し、この配線を等長とすることによって、各電流源からの電流が流れる配線部分の抵抗を等しくし、これよって、各電流源の電流値のばらつきを低減する。

本発明の電流源回路は、複数の単位電流源をマトリクス状に配列してなる電流源回路であり、各単位電流源は、第１の出力端子、第２の出力端子、および制御端子を有する。

ここで、単位電流源のマトリクス状配列において、複数の単位電流源をグループ化して電流源ブロックを形成し、同じグループの電流源ブロック内に含まれる単位電流源の第２の出力端子を木構造かつ等長配線として接続し、異なるグループの電流源ブロック間において、各グループの木構造の始点どうしを接続して基準電圧源に接続する。この構成とすることで、単位電流源をグループ化しかつ木構造とすることができる。

また、さらに、グループ化した電流源ブロックにおいて、互いに異なるグループの電流源ブロックからそれぞれ１個の単位電流源を選択し、この選択した単位電流源を互いに接続して１個の新たな単位電流源セルを形成する構成とする。これによって、グループ化した電流源ブロック間における電流のばらつきを解消することができる。

新たな単位電流源セルが備える出力端子は、異なるグループより選択され互いに接続したもとの単位電流源が備える第１の出力端子どうしが接続されたものであり、入力信号に応じて開閉動作を行うスイッチを介して出力部に接続する。

この新たな単位電流源セルにおいてスイッチがオン状態となると、異なるグループより選択され互いに接続したもとの単位電流源の電流が新たな単位電流源セルに流れ、この電流はスイッチを介して出力部の抵抗などに流れ、出力部から電圧が出力される。この電圧は、入力信号によって決定されるオンするスイッチの数に応じた電圧である。

上述したグループ化構造と木構造を備えた新たな単位電流源セルよりなる電流源回路は、層構造によって構成することができる。

この層構造は、グループの電流源ブロックにおいて、木構造の始点から等しい順位にある枝部を同じ層内において等長の配線で形成し、さらに、木構造の節部を隣接する層間で接続することによって実現することができる。

さらに、本発明の電流源回路はディジタル・アナログ変換器に適用することができる。このディジタル・アナログ変換器では、各新たな単位電流源セルに接続されるスイッチのうち、２進数の入力ディジタル値を１０進数表現に変換した数で表される分のスイッチがオンとし、出力部から入力ディジタル値をアナログ変換した電圧値を出力する。

この構成によるディジタル・アナログ変換器によれば、電流源回路から出力される電流値のばらつきが低減されているため、変換精度が向上する。

なお、電圧源を用いたＤ／Ａ変換器において木構造とする例が特許文献１に開示されているが、抵抗ストリング型Ｄ／Ａ変換器であって分圧抵抗で形成された電圧を組み合わせるものであり、本発明の単位電流源を用いた構成とは相違するものである。また、特許文献２〜４には、Ａ／Ｄ変換器において木構造とする構成が開示されている。

また、上記した各特許文献のいずれにも、本発明の課題である、マトリクス状に配置した単位電流源の各電流のばらつきについてなんら開示されていない。

本発明によれば、配列された複数の新たな単位電流源セルを含む電流源回路において、各新たな単位電流源セルの電流値のばらつきを低減することができる。

また、配列された複数の新たな単位電流源セルを含む電流源回路によって、ディジタル・アナログ変換器の変換精度を向上させることができる。

本発明によれば、新たな単位電流源セルにおいて、グラウンド配線上に存在する寄生抵抗の影響を取り去ることができるため、新たな単位電流源セルの精度が向上し高精度のディジタル・アナログ変換器が実現される。

以下、本発明の構成例について図１〜図５を用いて説明する。

図１は本発明の電流源回路が備える、グループ化される電流源ブロックに属する単位電流源の一構成を説明するための図である。図１において、単位電流源７０は、異なるグループの電流源ブロックに属する選択された単位電流源の第１の出力端子と接続されスイッチ７２を介して出力部７３側に接続される第１の出力端子７０ａと、基準電圧源７１と接続される第２の出力端子７０ｂと、バイアス電圧が印加される制御端子７０ｃを備える。

図２は本発明の電流源回路の一態様を説明するための概略構成図であり、マトリクス配列される単位電流源の内で一列分のみを示している。

本発明の電流源回路およびディジタル・アナログ変換器において、一列内の２ⁿ個の単位電流源を２^m個の電流源を持つグループに分ける。更に、この２^m個の電流源をそれぞれ１/２の電流値を持つaおよびｂの２つの電流源に分ける。

図２（ａ）は、図７の第１列目の単位電流源１、９、１７、２５、３３、４１、４９、および５７について示している。この単位電流源１、９、１７、２５、３３、４１、４９、および５７を、単位電流源１、９、１７、２５の組みと電流源セル３３、４１、４９、５７の組みのそれぞれ４（＝２²）個の電流源からなる２つのグループに分け、更に、これらグループをそれぞれ１/２の電流値を備えるaとbの２つの電流源に分けて新たな単位電流源としたものである。

ここで、１/２の電流値とは、各電流源セルの単位電流源が供給する電流値を１としたときに、その半分の割合の電流値という意味である。

なお、一列を構成する単位電流源の個数を２ⁿとしたとき、各グループ化した単位電流源の個数は、ｎ＞ｍとしたとき２^mで表すことができる。

２つのグループに分けられた２²個の新たな単位電流源のグループは、図２（ａ）に示すように木構造の配線で接続され、それぞれの木構造の始点Ａ（２５１）、Ｂ（２５２）あるいはＣ（２５３）、Ｄ（２５４）は同一の距離関係を保ってＧＮＤピン（２０１）へと導かれる。この構成とすることで、線分ＡＢおよび線分ＣＤの長さは等しく、点ＡからＧＮＤピンへの距離と点ＣからＧＮＤピンまでの距離は等しく設定される。

図２（ａ）の構造によれば、２つに分けられたグループの内の一方のグループ（電流源ａを有するグループ）において、電流源１a、９a、１７a、２５aの電流は等しい。これは、木構造とすることで、始点Ｂ（２５２）から各電流源１a、９a、１７a、２５aの第２の出力端子（図中の２で示す）までの距離が４個全ての電流源で等しいからである。同様に、始点Ａ（２５１）から各電流源３３a、４１a、４９a、５７aの第２の出力端子（図中の２で示す）までの距離が４個全ての電流源で等しいため、電流源３３a、４１a、４９a、５７aの電流も等しい。

但し、点Ａ（２５１）を始点とする４個の電流源と、点Ｂ（２５２）を始点とする４個の電流源の値は異なる。これは、線分ＡＢ間の寄生の配線抵抗が存在するからである。

図２（ｂ）は電流源の電流関係を示す図である。点Ａを始点とする４個の電流源の値をＩＡ１、点Ｂを始点とする４個の電流源の値をＩＡ２とすれば、ＩＡ１とＩＡ２の関係は、図２（ｂ）に示すようになる。電流源１a、９a、１７a、２５a、３３a、４１a、４９a、および５７aの電流値は２値化され、ＩＡ２とＩＡ１となる。

以上の関係は、２つに分けられたグループの内の他方のグループ（電流源ｂを有するグループ）の電流源１b、９b、１７b、２５b、３３b、４１b、４９b、および５７bにも、前記したグループａと構造が同一であるため、同様に当てはまる。これにより、電流源１b、９b、１７b、２５bの電流は等しくＩＡ１となり、電流源３３b、４１b、４９b、５７bの電流値は等しくＩＡ２となる。

図２に示すように、互いに異なるグループに属するa、bの電流源（例えば５７aと５７b）の電流値を足し合わせて新たに電流源セル５７を構成すると、この電流値は、
ＩＡ＝ＩＡ１＋ＩＡ２（１）
となる。

同様にして、他の電流源についても、互いに異なるグループに属するa、bの電流源の電流値を足し合わせて新たな８個の新たな単位電流源セル（１、９、１７、２５、３３、４１、４９、および５７）を構成することによって、これらの電流源セルの電流値は全て同一値となる。これは、各電流源セルの電流が、グラウンドラインの寄生抵抗によらないため、全て等しくなることを意味している。

以上述べた２²個の新たな単位電流源のグループ化と、グループ化した電流源の分割および接続とをマトリクス状配線の各列に施すことによって、各列の電流源セルの電流値を全てIAとし、全ての電流源セルの電流値を等しくすることができる。これにより電流源の高精度化が達成される。

なお、図７においてセルＢは電流源セルではないが、セルＢの電流値が電流源セルと等しく設定されるならば、同様に電流値を等しくすることができる。また、セルＢを電流源セルと置き換え、マトリクス外に配置しても良い。

これにより、図２に示す構成を図７に示すようなマトリスク配列に適用することができる。

図３は本発明の電流源回路の他の態様を説明するための概略構成図であり、図２の場合と同様に、マトリクス配列される単位電流源の内で一列分のみを示している。

本発明の電流源回路およびディジタル・アナログ変換器において、一列内の２ⁿ個の単位電流源を２^m個の電流源を持つグループに分ける事も同様である。更に、この２^m個の電流源をそれぞれ１/２の電流値を持つaおよびｂの２つの電流源に分けている。

図３（ａ）も同様に、図７の第１列目の単位電流源１、９、１７、２５、３３、４１、４９、および５７について示している。この単位電流源１、９、１７、２５、３３、４１、４９、および５７を、単位電流源１、９、１７、２５の組みと電流源セル３３、４１、４９、５７の組みのそれぞれ４個（＝２²）個の電流源からなる２つのグループに分け、更に、これらグループをそれぞれ１/２の電流値を備えるaとbの２つの電流源に分けて新たな単位電流源としたものとする。

ここで、１/２の電流値とは、各電流源セルの単位電流源が供給する電流値を１としたときに、その半分の割合の電流値という意味であり、一列を構成する単位電流源の個数を２ⁿとしたとき、各グループ化した単位電流源の個数は、ｎ＞ｍとしたとき２^mで表すことができる。

２つのグループに分けられた２²個の新たな単位電流源のグループは、図３（ａ）に示すように木構造の配線で接続され、それぞれの木構造の始点Ａ（２５１）、Ｂ（２５２）あるいはＣ（２５３）、Ｄ（２５４）は同一の距離関係を保ってＧＮＤピン（２０１）へと導かれる。この構成とすることで、線分ＡＢおよび線分ＣＤの長さは等しく、点ＡからＧＮＤピンへの距離と点ＣからＧＮＤピンまでの距離は等しく設定される。

図３（ａ）の構造によれば、２つに分けられたグループの内の一方のグループ（電流源ａを有するグループ）において、電流源１a、９a、１７a、２５aの電流は等しい。これは、木構造とすることで、始点Ｂ（２５２）から各電流源１a、９a、１７a、２５aの第２の出力端子（図中の２で示す）までの距離が４個全ての電流源で等しいからである。同様に、始点Ａ（２５１）から各電流源３３a、４１a、４９a、５７aの第２の出力端子（図中の２で示す）までの距離が４個全ての電流源で等しいため、電流源３３a、４１a、４９a、５７aの電流も等しい。

図３（ｂ）は電流源の電流関係を示す図である。点Ａを始点とする４個の電流源の値をＩＡ１、点Ｂを始点とする４個の電流源の値をＩＡ２とすれば、ＩＡ１とＩＡ２の関係は、図３（ｂ）に示すようになる。電流源１a、９a、１７a、２５a、３３a、４１a、４９a、および５７aの電流値は２値化され、ＩＡ２とＩＡ１となる。

図３に示すように、互いに異なるグループに属する電流源（例えば２５aと５７a）の電流値を足し合わせて新たに電流源セル５７を構成すると、この電流値は、
ＩＡ＝ＩＡ１＋ＩＡ２（２）
となる。

同様にして、他の電流源についても、ＩＡ２とＩＡ１の電流源の電流値を足し合わせて、例えば、（１a＋３３a）、（９a＋４９a）、（１７a＋４１a）、（２５a＋３３a）、（１b＋３３b）、（９b＋４９b）、（１７b＋４１b）、（２５b＋３３b）のような組み合わせで新たな８個の新たな電流源セル（１、９、１７、２５、３３、４１、４９、および５７）を構成することによって、これらの電流源セルの電流値は全て同一値となる。これは、各電流源セルの電流が、グラウンドラインの寄生抵抗によらないため、全て等しくなることを意味している。

次に、本発明の電流源回路の配線構成例について図４を用いて説明する。この配線構成は、木構造の各配線を各層に形成する層構造の例であり、ＬＳＩ上の実現に好適な構成である。

図４では、図２で示した８個の電流源からなる構成の例である。図４において、８個の電流源をまず、図２で示されたようにそれぞれ２²個の電流源を有する２つのグループに分ける。このグループは、図４においてそれぞれ電流セル１、９、１７、および２５を含むグループと、電流セル３３、４１、４９、および５７を含むグループである。更に１個の電流源を１/２の電流値を持つ２つの電流源ａおよびｂに分割する。分割により、電流源は１６個の新たな単位電流源に分割される。

分割された１６個の新たな単位電流源は、それぞれ４個の４つのグループに分けられる。すなわち、新たな単位電流源１a、９a、１７a、２５aを含むグループ、新たな単位電流源３３a、４１a、４９a、５７aを含むグループ、新たな単位電流源１b、９b、１７b、２５bを含むグループ、新たな単位電流源３３b、４１b、４９b、５７bを含むグループの４グループに分けられる。

分割された各グループ内において電流源の第２の出力端子（図４において２の番号を付している）は、木構造を構成し、かつ等長配線で接続し、この構成はＬＳＩ等の多層配線層を利用して最小の占有面積で実現することができる。

木構造と等長配線の構成は、図４において、１Ａｌ（第１層アルミニウム配線層）、２Ａｌ（第２層アルミニウム配線層）、３Ａｌ（第３層アルミニウム配線層）と、各配線層間を繋ぐビア（配線層間を接続する接続用縦穴）によって実現することができる。なお、図４では、４つの第１層目の配線層１Ａ１と、２つの第２層目の配線層２Ａ１とを備え、さらに、１つの第３層目の配線層３Ａ１を備える。

ここで、木構造の木部は各層部分の配線層に相当し、木構造の節部は各層の配線層間を接続するビアに相当する。

例えば、新たな単位電流源１aと新たな単位電流源９aとを結ぶ配線層１Ａｌの中点にビアを配置して配線層２Ａｌに接続し、新たな単位電流源１７aと新たな単位電流源２５aとを結ぶ配線層１Ａｌの中点にビアを配置して２Ａｌと接続し、配線層１Ａｌと配線層２Ａｌを接続する２つのビアの接続点間の中点を更に配線層２Ａｌと配線層３Ａｌ（第３層アルミニウム配線層）間を接続するビアにより配線層３Ａｌと結ぶ構成とすることによって、この配線層３Ａｌとの接続点が、図２に示す木構造の始点Ｂに対応する構成となる。これより、電流セル１a、９a、１７a、２５aの電流値は全て等しくなる。

電流セル３３a、４１a、４９a、５７aについても、配線層１Ａｌ、配線層１Ａｌと配線層２Ａｌ間を接続するビア、および配線層２Ａｌと配線層３Ａｌ間を接続するビアを用いて、同様に接続することによって、新たな単位電流源３３a、４１a、４９a、５７aの電流値は全て等しくなる。また、新たな単位電流源１b、９b、１７b、２５bの電流値も全て等しくなり、また、新たな単位電流源３３b、４１b、４９b、５７bの電流値も全て等しくなる。

ただし同一の番号を持つaのグループに所属する新たな単位電流源の電流値と、bのグループに所属する新たな単位電流源の電流値は異なる。例えば、新たな単位電流源１aと新たな単位電流源１bの電流値は異なる。これは配線層３Ａｌ上の木構造の始点ＡまたはＣと始点ＢまたはＤのＧＮＤピンからの距離が異なるためである。ただし、図４に示すように、配線層３Ａｌ上の始点Ａ−Ｂ間の距離、Ｃ−Ｄ間の距離、およびＧＮＤピン−Ａ間の距離、ＧＮＤピン−Ｃ間の距離を互いに等しくすることによって、新たな単位電流源１a、９a、１７a、２５aの電流値と新たな単位電流源３３b、４１b、４９b、５７bの電流値を等しくすることができる。また、新たな単位電流源３３a、４１a、４９a、５７aの電流値と新たな単位電流源１b、９b、１７b、２５bの電流値も等しくすることができる。

また、それぞれのグループから１つずつ電流源を取り出して加えることによって、何れの電流源を取り出してもその値は同一となる。例えば、新たな単位電流源１aと新たな単位電流源１bとの組み合わせによって各新たな単位電流源の電流を加える構成とした場合には、この新たな単位電流源１aと新たな単位電流源１bの組み合わせの電流を合成して得られる単位電流源セルの電流値と、新たな単位電流源９aと新たな単位電流源９bの組み合わせの電流を合成して得られる電流値電流を合成して得られる単位電流源セルの電流値と、新たな単位電流源１７aと新たな単位電流源１７bの組み合わせの電流を合成して得られる電流値電流を合成して得られる単位電流源セルの電流値と、新たな単位電流源２５aと新たな単位電流源２５bの組み合わせの電流を合成して得られる電流値電流を合成して得られる単位電流源セルの電流値とは全て等しくなる。

同様にして、新たな単位電流源３３aと新たな単位電流源３３bの組み合わせで合成された単位電流源セルの電流値と、新たな単位電流源４１aと新たな単位電流源４１bの組み合わせで合成された単位電流源セルの電流値と、新たな単位電流源４９aと新たな単位電流源４９bの組み合わせで合成された単位電流源セルの電流値と、新たな単位電流源５７aと新たな単位電流源５７bの組み合わせで合成された単位電流源セルの電流値との各電流値についても全て等しくなる。

ところで新たな単位電流源３３bを含むグループと新たな単位電流源３３aを含むグループの電流源の電流値は、それぞれ新たな単位電流源１aを含むグループおよび新たな単位電流源１bを含むグループの電流源の電流値と等しいのであるから、結局、新たな単位電流源１aと新たな単位電流源１bの組み合わせで合成された単位電流源セルの電流値と新たな単位電流源３３aと新たな単位電流源３３bの組み合わせで合成された単位電流源セルの電流値は等しい。以上より、新たな単位電流源１aと新たな単位電流源１bの組み合わせにより構成した単位電流源セル、新たな単位電流源９aと新たな単位電流源９bの組み合わせにより構成した単位電流源セル、新たな単位電流源１７aと新たな単位電流源１７bの組み合わせにより構成した単位電流源セル、新たな単位電流源２５aと新たな単位電流源２５bの組み合わせにより構成した単位電流源セル、新たな単位電流源３３ｂと新たな単位電流源３３ａの組み合わせにより構成した単位電流源セル、新たな単位電流源４１bと新たな単位電流源４１aの組み合わせにより構成した単位電流源セル、新たな単位電流源４９bと新たな単位電流源４９aの組み合わせにより構成した単位電流源セル、および新たな単位電流源５７bと新たな単位電流源５７aの組み合わせでにより構成した単位電流源セルの各電流値は全て等しくなる。

ただし、図４には図２に示したバイアス電圧端子２０２（Ｖc）は示していない。バイアス電圧端子２０２（Ｖc）には各電流源の電流を設定するためにバイアス電圧が印加されるが、バイアス電圧端子２０２（Ｖc）は全ての電流源に共通な端子であるから、電流源を貫く配線層を構成することで構成することができ、グラウンドラインの配線層との競合を避けることができる。

以上により、図４に示す構成によれば、グラウンド配線の配線抵抗の影響を受けること無く、同一の電流値をもつ複数の電流源を供給することができる。また、図４を用いて図７に示すマトリクス配列を実現するには、図４に示す層構造を図７のマトリクス配列の各列に用いれば良い。

図５は、本発明による電流源回路による一実施例による電流値を示している。なお、この実施例では、ＣＭＯＳプロセスを用いて６３個の上位ビット電流源と８個の下位ビット電流源をマトリクス状に配置したＩＣを試作し、図５は６３個の上位ビット単位電流源の特性を示している。図では６３個の各電流値が理想的な単位電流源の電流値に対してどの位ずれているかを示す特性を示している。１つの単位電流源の電流は３００ μＡでその１/２５６＝１/２⁸、すなわち１.１７ μＡを１目盛りに目盛ったものである。

図５において、実線は本発明の図４に示す構成を適用した場合である。ここでグラウンド配線の幅は１０μｍに設定している。一方、破線は図７および図８に示す従来の手法を適用した場合の特性であり、グラウンド配線の幅は６０μｍに設定している。

本発明の構成では、電流源を２分する構成により配線幅が２倍となることを考慮すると、従来の手法に対し等価的な配線幅は３分の１である。これは本発明の図２、図３に示す構成のグラウンドラインの抵抗は、図７および図８の構成と比較しておおよそ３倍であることを示すものである。

図５において、電流源の誤差は破線で示す従来の手法の場合は＋１.５〜−２.５目盛り程度の範囲であるのに対して、実線で示す本発明の構成の場合にはディジタルコード63でわずかに１を越えている以外は±０.５目盛り程度であって、従来の手法の場合と比較して明らかに小さく、本発明の効果が確認される。

なお、上記の構成では、マトリクス配列を形成する単位電流源を８個等の２のべき乗で表されるような２個を単位とする構成例によって説明しているが、単位電流源の個数はこれに限られるものではない。例えば、単位電流源を９個とする構成にも適応することができる。この構成では、例えば、３個を単位とする単位電流源を１／３に電流値を有する３つの電流源に分けて新たな単位電流源を形成し、これら新たな単位電流源について３個を単位として階層状にグループ化し、各階層のグループから電流源を選択して合成する構成とすることによって、等しい電流を供給する複数の単位電流源セルを構成することができる。

本発明は、ＬＳＩ上に構成する大型で高精細なグラフィクス端末用ディジタル・アナログ変換器あるいは、計測器などで実現される、任意波形発生器におけるディジタル・アナログ変換器に適用することが出来る。

本発明の電流源回路が備える単位電流源の端子構成を説明するための図である。本発明の単位電流源セルをマトリクス状の電流源の一列に配置する一構成例を示す図である。本発明の単位電流源セルをマトリクス状の電流源の一列に配置する他の構成例を示す図である。本発明の電流源回路の配線構成例を説明するための図である。本発明の電流源回路による図２の実施例による電流値を示す図である。１４ビットのディジタル・アナログ変換器の従来構成を示す図である。複数の単位電流源をマトリクス状に配置した構成例を示す図である従来例の電流源マトリクスにおいて、グラウンドの配線抵抗の影響を示す図である。

符号の説明

１，９，１７，２５，３３，４１，４９，５７電流源
１a,１b、９a,９b，１７a,１７b，２５a,２５b，３３a,３３b，４１a,４１b，４９a,４９b，５７a,５７b ２分した電流源
３０上位６ビット用電流源および電流源スイッチ
７０単位電流源
７０ａ第１出力端子
７０ｂ第２出力端子
７０ｃ制御端子
７１基準電圧源
７２スイッチ
７３出力部
７４，７４Ａ，７４Ｂ電流源ブロック
９０下位８ビット用電流源および電流源スイッチ
１００Ｒ・２Ｒラダー抵抗網
１１０アナログ信号出力端子
２００グラウンドの配線抵抗
２０１グラウンドピン
２０２バイアス電圧
２０３電流源トランジスタ
２１０第１層アルミ二ウム配線層
２２０第２層アルミ二ウム配線層
２３０第３層アルミ二ウム配線層
２５１始点Ａ
２５２始点Ｂ
２５３始点Ｃ
２５４始点Ｄ
ＩＡ，ＩＡ１，ＩＡ２電流
Ｉ１−Ｉ６３上位６ビット用電流源
ＩＬ１−ＩＬ８下位８ビット用電流源
ＳＷ１−ＳＷ６３上位６ビット用電流源スイッチ
ＳＷＬ１−ＳＷＬ８下位８ビット用電流源および電流源スイッチ
ＲＧ配線抵抗
ＧＮＤグラウンド

Claims

複数の単位電流源をマトリクス状に配列してなる電流源回路であって、
前記各単位電流源は、第１の出力端子、第２の出力端子、および制御端子を有し、
前記第１の出力端子を、入力信号に応じて開閉動作を行うスイッチを介して出力部に接続し、
前記第２の出力端子を基準電圧源に接続し、
前記制御端子にバイアス電圧を印加する構成とし、
前記マトリクス状配列において、複数の単位電流源をグループ化して電流源ブロックを形成し、
同じグループの電流源ブロック内に含まれる単位電流源の第２の出力端子を木構造かつ等長配線として接続し、
異なるグループの電流源ブロック間において、各グループの木構造の始点どうしを接続して前記基準電圧源に接続することを特徴とする、電流源回路。
前記請求項１に記載のグループ化した電流源ブロックにおいて、
互いに異なるグループの電流源ブロックからそれぞれ１個の単位電流源を選択し、当該選択された単位電流源を互いに接続して１個の新たな単位電流源セルを形成することを特徴とする、電流源回路。
前記請求項１又は２に記載のグループ化した電流源ブロックにおいて、
前記各グループの電流源ブロックは、木構造の始点から等しい順位にある枝部を同じ層内において等長の配線で形成し、
木構造の節部を隣接する層間で接続することによって、前記木構造の配線を層構造とすることを特徴とする、電流源回路。
前記請求項１から３の何れか一つの電流源回路を備え、
前記各単位電流源に接続されるスイッチは、２進数で与えられる入力ディジタル値を１０進数表現で表される数に変換した分の数だけオンとし、前記出力部から前記入力ディジタル値をアナログ変換した電圧値を出力することを特徴とするディジタル・アナログ変換器。