JP4027895B2 - アナログ・デジタル変換器およびアナログ・デジタル変換器のための中間コードを発生する方法 - Google Patents

Description

本発明は、アナログ入力信号をデジタルバイナリ出力信号に変換するアナログ・デジタル変換器であって、入力信号と基準電圧との比較に基づいて測定信号を形成する基準ユニットと、前記基準ユニットに接続され且つ前記測定信号に基づいて中間信号を形成する第１の論理回路と、前記第１の論理回路に接続され且つ前記中間信号に基づいてデジタルバイナリ出力信号を形成する第２の論理回路とを備え、前記測定信号は、複数のビットワードから成る第１のセットからの１つのビットワードを含み、前記中間信号は、複数のビットワードから成る第２のセットからの１つのビットワードを含み、各ビットワードが固有値を表わし、２つの連続する固有値に属する第２のセットからの２つのビットワードはそれぞれ、１ビットだけ異なり、第２のセットからのビットワードは、行の順位がビットワードによって表わされる前記固有値に対応するマトリクス中の行に配置することができ、動作時、前記測定信号のビットワードの各ビットが前記第１の論理回路の１つの入力ポートだけに加えられるアナログ・デジタル変換器に関する。

また、本発明は、一組のビットワードを含む１つのコードを発生する方法であって、
一組のビットワードを規定するステップであって、各ビットワードがｎ個（ｎは１よりも大きい整数）のビットを含み、各ビットワードが固有値を表わすステップと、
前記ビットワードを配列して一組のノードを形成するステップであって、各ノードが１つのビットワードを表わすステップと、
を少なくとも含む方法に関する。

前記アナログ・デジタル変換器は実際上に知られている。公知のアナログ・デジタル変換器において、基準ユニットは、例えば前記第１のセットからの１つのビットワードを含む温度計信号等の測定信号を形成する。この第１のセットは測定信号コードである。第１のセットからのビットワードにおいては、ビットワードの第１の部分が０の連続から成り、第２の部分が１の連続から成る。測定信号に基づいて、第１の論理回路は、第２のセットからの１つのビットワードから成る１つの中間信号を形成することができる。ビットワードのこの第２のセットは、ゴレイコードの名前で知られる中間コードであり、これに基づいた中間信号がグレイ信号である。グレイコードにおいて、連続する固有値に属するビットワードは、１ビットだけ互いに異なる。これにより、測定信号がグレイ信号に変換される時に例えば測定信号のビット値の望ましくない変化に起因して生じ得る欠点は、最大で固有値の１単位にまで達する可能性がある。最終的に、グレイ信号は、第２の論理回路により、デジタルバイナリ出力信号に変換される。

公知のアナログ・デジタル変換器の欠点は、第１の論理回路が比較的大きな論理深さ（depth）（この論理深さは、回路中の直列に配列された処理素子の最大数に関連付けられる）を有しているという点である。この場合、特に、グレイコードの最下位ビットを形成するための論理深さは、グレイコードの最上位ビットを形成するための論理深さよりもかなり大きい。そのため、最上位ビットは、最も重要ではないビットよりも早く第１の論理回路の出力部に達する。このようにすると、測定信号コードからグレイコードへの変換は、最下位ビットにおける待ち時間によって制限される。そのため、公知のアナログ・デジタル変換器の処理速度が制限されてしまう。

本発明の目的は、前述した不都合を除去したアナログ・デジタル変換器を提供することである。

この目的のため、本発明に係るアナログ・デジタル変換器は、前記マトリクスのそれぞれの列における各ビット変化数が略等しいことを特徴としている。この目的のため、本発明に係るアナログ・デジタル変換器では、以下においてＳコードと称する中間コードが使用される。Ｓコードに基づく中間信号は、以下において、Ｓ信号と称する。本発明に係るアナログ・デジタル変換器においては、様々なＳコードが考えられる。以下に詳細に説明するように、本発明に係る方法によって、これらのコードを形成することができる。

本発明に係るアナログ・デジタル変換器の第１の論理回路の論理深さは、公知のアナログ・デジタル変換器の第１の論理回路の論理深さよりも小さい。この結果、本発明に係るアナログ・デジタル変換器の中間信号は、公知のアナログ・デジタル変換器を使用する場合よりも急速に出力部で配信可能となる。また、本発明に係るアナログ・デジタル変換器の第２の論理回路（Ｓ信号をバイナリ出力信号に変換するための回路）の論理深さは、公知のアナログ・デジタル変換器における第２の論理回路（グレイ信号をバイナリ出力信号に変換するための回路）の論理深さよりも大きくない。そのため、本発明に係る第１の論理回路の速度ゲインにより、アナログ・デジタル変換器が高速になる。その結果、本発明に係るアナログ・デジタル変換器は、公知のアナログ・デジタル変換器よりも高い周波数で入力信号をサンプリングすることができる。

多くの場合、第１の論理回路は多数のサブ回路を備えており、各サブ回路は、中間信号のビットワードの１つのビットを形成する。マトリクスのそれぞれの列における各ビット変動数は少なくとも略等しいため、サブ回路は、少なくとも実質的に同じ論理深さを有する。

本発明に係るアナログ・デジタル変換器の好ましい実施形態は、デジタルバイナリ出力信号がｎ個（ｎ＞１）のビットを含み、前記マトリクスの各列のビット変動数が２^ｎ／ｎと少なくとも略等しいことを特徴とする。この好ましい実施形態の第１の論理回路の論理深さは、ｎ−（ｌｎ（ｎ）／ｌｎ（２））とほぼ等しい。この場合、測定信号をグレイ信号に変換するための第１の論理回路の論理深さは、ｎ−１であることが分かる。したがって、本発明に係るアナログ・デジタル変換器の前述した利点は、高い処理速度に関して、ｎの値が高い場合において更に大きくなる。

本発明に係るコード形成方法は、
その対応するビットワードが１ビットだけ異なるノード間でのみ接続が形成されるように、ノード間接続を形成するステップと、
このように形成された前記接続を介した様々な経路によってノードを連続的に通過するステップであって、各経路毎に１つのマトリクスが形成され、連続するノードのビットワードが、連続する行状態でマトリクス中に収められるステップと、
このようにして形成された前記マトリクスの中から、マトリクスのそれぞれの列における各ビット変動数が少なくとも略等しい１つのマトリクスを選択するステップと、
を含んでいることを特徴とする。

選択されたマトリクスの連続する行は、Ｓコードの連続するビットワードを含んでいる。したがって、このように見出されるＳコードは、本発明に係るアナログ・デジタル変換器を実現するために使用されても良い。この場合、既に前述したように、ビット変動数は、マトリクスの列にわたって少なくとも略均一に広げられる。その結果、対応するサブ回路は全て、ビットの形成において略同一の論理深さを有する。

前記方法においては、コンピュータを使用して、形成された前記接続を介して全てのノードを全横断するとともに、マトリクスのそれぞれの列における各ビット変動数が少なくとも略等しい少なくとも１つのマトリクスを選択することが好ましい。

以下、図面を参照しながら本発明について説明する。

図１は、アナログ入力信号４をデジタルバイナリ出力信号６に変換するためのアナログ・デジタル変換器２を示している。このアナログ・デジタル変換器２は、入力信号４と基準電圧１２との比較に基づいて測定信号１０を形成するための基準ユニット８を備えている。測定信号は、複数のビットワードから成る第１のセットからの１つのビットワードである。また、この第１のセットは、測定信号コードとも称される。非常に適したタイプの測定信号は、いわゆる温度計信号である。

また、アナログ・デジタル変換器２は、基準ユニット８に接続され且つ測定信号１０に基づいて中間信号１６を形成するための第１の論理回路１４を備えている。中間信号１６は、複数のビットワードから成る第２のセットからの１つのビットワードである。ビットワードから成るこの第２のセットは、中間コードと呼ばれる。中間コードからの各ビットワードは、固有の値を示す。この場合、２つのビットワードは、ただ１ビットだけ異なる連続する固有の値に属している。前述した中間コードは、後で詳細に説明するＳコードであっても良い。また、アナログ・デジタル変換器２は、第１の論理回路１４に接続され且つ中間信号１６に基づいてデジタルバイナリ出力信号６を形成するための第２の論理回路１８を備えている。バイナリ出力信号６は、複数のビットワードから成る第３のセットからの１つのビットワードを含んでいる。この第３のセットは、多くの場合、バイナリコードである。

図２の表は、マトリクスを構成しているとともに、前述のコード間の考えられる関係の実測値を示している。この例において、デジタルバイナリ出力信号６は、４つのビット（ｎ＝４）を含んでいる。表は、従来のアナログ・デジタル変換器における測定信号コードとグレイコードとバイナリコードとの間の考えられる関係を示している。また、表は、本発明に係るアナログ・デジタル変換器２における測定信号コードとＳコードとバイナリコードとの間の考えられる関係を示している。この例において、中間コード（Ｓコード）は４つのビットから成る。代替的には、特定の冗長性を得るために、中間コードは、５個以上のビットを有していても良い。

表の１番目の主要な列「測定信号コード」は、測定信号コードのビットワードを示している。測定信号コードの各ビットワードは、ビットＴ_１５からビットＴ_ｉで構成されている。と増加する。表の２番目の主要な列「グレイコード」は、グレイコードを示している。グレイコードは、４つのビットＧ_１からＧ_４をそれぞれ含むビットワードを有している。グレイコードは、公知のアナログ・デジタル変換器においては、中間コードとして頻繁に使用される。表の３番目の主要な列「Ｓコード」は、本発明に係るアナログ・デジタル変換器において中間コードとして使用されても良いＳコードを示している。表の４番目の主要な列「バイナリコード」は、バイナリコードを示している。このバイナリコードは、デジタルバイナリ出力信号６を再生するために使用される。最後に、表の５番目の主要な列（「固有値」）は、固有値が各コードの各ビットワードに対して何の経路（表の行により）で結合するかを示している。

以下は、アナログ・デジタル変換器２の動作の簡単な説明である。

基準ユニット８においては、アナログ入力信号４が基準電圧１２と比較される。このため、基準ユニット８は、それ自体公知の方法で、多くの比較器（図示せず）を備えている。各比較器は、第１および第２の入力端子を有している。第１の入力端子はそれぞれ、アナログ入力信号４に接続されている。前記基準電圧から得られる固有の電圧は、第２の入力端子のそれぞれに供給される。固有の電圧は各比較器毎に異なるため、様々な比較器を用いてアナログ入力信号４を測定することができるとともに、比較に基づいてデジタル測定信号１０を形成することができる。このプロセスにおいて、各比較器は、基本的に、測定信号コードの１ビットを駆動する。アナログ入力信号４が増大すると、測定信号１０は、１という増大した数を含む。図２の表の測定信号１０の連続するビットワードは、測定信号４のビットワードを更に圧縮できることを示している。これは、温度計信号１０から４ビット中間信号への変換によって行なわれる。本発明において、４ビット中間信号は、Ｓ信号（例えば、従来においては、グレイ信号）である。変換は、第１の論理回路１４によって行なわれる。

図３は、従来のアナログ・デジタル変換器（ｎ＝４）における第１の論理回路１４Ａの例を示している。図３の左側は、測定信号のビットワードの１５個のビットＴ_１からＴ_１５が何の経路によって第１の論理回路の入力に加えられるか（図２の表も参照）を示している。第１の論理回路は、それ自体公知のデジタルＡＮＤゲート２０．１から２０．１１を備えている。各ゲードは、２つの入力部と１つの出力部とを有している。また、各ＡＮＤゲート２０．１から２０．７は、インバータ（否定素子）が接続される入力部を１つ有している。インバータは、円によって概略的に示されている。また、ＡＮＤゲート２０．２から２０．８、２０．１１は、出力部にインバータを有している。図３は、図２の表と共に、グレイコードのビットＧ_１からＧ_４が第１の論理回路１４Ａの出力部で配信されることを示している。この場合、Ｇ_１がグレイコードの最上位ビットであり、Ｇ_４がグレイコードの最下位ビットである。

第１の論理回路１４Ａは４つのサブ回路を備えている。各サブ回路は、グレイコードの１つのビットを形成する。Ｇ_１を形成するこの第１のサブ回路は、論理深さ０を有している。この論理深さは、直列に接続されたポートまたは処理要素の最大数によって決定される。Ｇ_２を形成する第２のサブ回路は、論理深さ１を有している。Ｇ_３を形成する第３のサブ回路は、論理深さ２を有している。Ｇ_４を形成する第４のサブ回路は、論理深さ３を有している。第１の論理回路の論理深さは、サブ回路の最大論理深さに等しく、この場合には、３（＝ｎ−１）に等しい。

図４は、ｎ＝４における本発明に係るアナログ・デジタル変換器２の第１の論理回路１４Ｂの例を概略的に示している。図４の左側は、温度計信号の１５個の入力ビットＴ_１からＴ_１５を示しており、図４の右側は、Ｓ信号の４個のビットＳ_１からＳ_４を示している。第１の論理回路１４Ｂは、それ自体公知のデジタルＡＮＤゲート２２．１から２２．１２を備えている。各ゲードは、２つの入力部と１つの出力部とを有している。また、各ＡＮＤゲート２２．１から２２．８は、インバータ（否定素子）が接続される入力部を１つ有している。更に、各ＡＮＤゲートは、出力部にインバータを有している。インバータは、円によって概略的に示されている。

第１の論理回路１４Ｂは、Ｓ信号の４つのそれぞれのビットを形成する４つの対応するサブ回路をこの回路が備えるといった構造を成している。この例において、様々なサブ回路の論理深さは等しい。各論理サブ回路は、論理深さ２（＝ｎ−（ｌｎ（ｎ）／ｌｎ（２）））を有している。これらのサブ回路にわたって論理深さを等しく分配する理由は、図２の表に遡ることができる。表の「Ｓコード」の下側の列は、４つの列と１６個の行とから成る１つのマトリクスを形成している。このマトリクスは、１列当たりで１つのビットがその値を変える回数（＝ビット変動数）（この場合、それぞれ、３、４、４、４）が、マトリクスの様々な列にわたってほぼ等しく分配されていることを示している。１列当たりのビット変化数は、ほぼ２^ｎ／ｎに等しい。

以上により、中間信号のビットが第１の論理回路１４Ｂの出力部で略同時に配信される。更に、第１の論理回路１４Ｂの小さな論理深さにより、第１の論理回路１４Ｂの出力部で中間信号１６を利用できる。すなわち、本発明に係るアナログ・デジタル変換器は、高いデータ処理速度を有し、したがって、高い頻度で入力信号をサンプリングすることができる。

第１の論理回路１４Ａ、１４Ｂに関して、測定信号の各ビットワードの各ビットは、第１の論理回路のたった１つの入力ポートに加えられる。この手法により、不要な誤った変換を招く虞れがあるといった状況を防止することができる。そのような状況の一例は、１つのビットが２つの異なるポートに加えられる場合であって、そのビットのビット値の変化の結果として、異なるビットワードがそのポートに加えられる場合である。

図５および図６は、１つのＳコードを形成する方法を示している。Ｓコードは、例えば、本発明に係るアナログ・デジタル変換器で使用されても良い。Ｓコードが形成されると、まず最初に、一組のビットワードが規定される。この場合、各ビットワードは、ｎ個（ｎ＞１）のビットを含んでいる。この例において、一組のビットワードは、図２の表から得られる（そのため、この場合、ｎ＝４である）。図５は、ｎ＝４ビットを有する１６個のビットワードの全ての固有値（１６進数値）が１６個のボックスまたはノードに分割される２次元カルノー図である。図の各ノードは、ただ１つの固有値を有している。また、図の全てのノードは、４つの隣接するノード（ボックス）に接続されており、これにより、対応するビットワードのバイナリ表示は、１ビットだけ異なる（図２の表も参照）。図５は、例えば、固有値０を生じるノードが、固有値４、８、１、２を生じるノードに接続されていることを示している（図は、循環的に繰り返される；破線参照）。バイナリ表示「００００」（＝０）は、実際には、表示「０１００」（＝４）、「１０００」（＝８）「０００１」（＝１）、「００１０」（＝２）と１ビットだけ異なる。「００００」（＝０）は、他の表示と少なくとも２ビットだけ異なる。ここで、図５の図を異なる経路に沿って辿り、形成された接続によって、連続するノードを全横断（traverse）することができる。この場合、隣り合うノードのパーティションを通過する場合、それらのノードに属する線形表示は、１ビットだけ異なる。それらのノードを通過する、考えられる経路の一例が図６に示されている。ノードを通過する各ルート毎にマトリクスが形成され、連続するノードのビットワードは、マトリクス内の連続する行の中に収められる。その後、得られたマトリクスの中から、それぞれの列内の各ビット変化数が少なくとも略等しいマトリクスを選択することができる。このようにして、本発明におけるＳコードが形成される。

本発明に係る方法においては、コンピュータを使用して、形成された前記接続を介した全ての考えられる経路により全てのノードを全横断しても良く、また、それぞれの列における各ビット変動数が少なくとも略等しい少なくとも１つのマトリクスを選択しても良い。

以上、中間コードが４つのビットを含む多くの実施形態を参照して本発明を説明した。しかしながら、本発明は、類似の方法で、ビットワードを５個以上含む中間コードに適用されても良い。

本発明に係るアナログ・デジタル変換器の図である。 温度計コードを伴う列と、グレイコードを伴う列と、Ｓコードを伴う列と、バイナリコードを伴う列と、固有値を伴う列とを有し、Ｓコード列が４−列マトリクスを含んでいる表を示している。 従来技術に係るアナログ・デジタル変換器の第１の論理回路の図である。 本発明に係るアナログ・デジタル変換器の第１の論理回路の図である。 Ｓコードを形成するための本発明に係る方法を示す図である。 図５に示された方法の更なる概略図である。

Claims (4)

1. アナログ入力信号をデジタルバイナリ出力信号に変換するアナログ・デジタル変換器であって、入力信号と基準電圧との比較に基づいて測定信号を形成する基準ユニットと、前記基準ユニットに接続され且つ前記測定信号に基づいて中間信号を形成する第１の論理回路と、前記第１の論理回路に接続され且つ前記中間信号に基づいてデジタルバイナリ出力信号を形成する第２の論理回路とを備え、前記測定信号は、複数のビットワードから成る第１のセットからの１つのビットワードを含み、前記中間信号は、複数のビットワードから成る第２のセットからの１つのビットワードを含み、各ビットワードが固有値を表わし、２つの連続する固有値に属する第２のセットからの２つのビットワードはそれぞれ、１ビットだけ異なり、第２のセットからのビットワードは、行の順位がビットワードによって表わされる前記固有値に対応するマトリクス中の行に配置することができ、動作時、前記測定信号のビットワードの各ビットが前記第１の論理回路の１つの入力ポートだけに加えられるアナログ・デジタル変換器において、前記第２のセットのビットワードによって形成されるマトリクスのそれぞれの列における各ビット変化数が少なくとも略等しいことを特徴とする、アナログ・デジタル変換器。
2. デジタルバイナリ出力信号がｎ個（ｎ＞１）のビットを含み、前記マトリクスの各列のビット変動数は、２^ｎ／ｎと少なくとも略等しいことを特徴とする、請求項１に記載のアナログ・デジタル変換器。
3. 一組のビットワードを含む１つのコードを発生する方法であって、
   一組のビットワードを規定するステップであって、各ビットワードがｎ個（ｎ＞１）のビットを含み、各ビットワードが固有値を表わすステップと、
   前記ビットワードを配列して一組のノードを形成するステップであって、各ノードが１つのビットワードを表わすステップと、
   を少なくとも含む方法において、
   その対応するビットワードが１ビットだけ異なるノード間でのみ接続が形成されるように、ノード間接続を形成するステップと、
   このように形成された前記接続を介した様々な経路によってノードを連続的に全横断するステップであって、各経路毎に１つのマトリクスが形成され、連続するノードのビットワードが、連続する行状態でマトリクス中に収められるステップと、
   このようにして形成された前記マトリクスの中から、マトリクスのそれぞれの列における各ビット変動数が少なくとも略等しい１つのマトリクスを選択するステップと、
   を含むことを特徴とする方法。
4. 方法が実行される際には、コンピュータを使用して、形成された前記接続を介して全てのノードを全横断するとともに、マトリクスのそれぞれの列における各ビット変動数が少なくとも略等しい少なくとも１つのマトリクスを選択することを特徴とする、請求項３に記載の方法。

Images