JP2991117B2 - D/a変換器 - Google Patents
D/a変換器Info
- Publication number
- JP2991117B2 JP2991117B2 JP8175626A JP17562696A JP2991117B2 JP 2991117 B2 JP2991117 B2 JP 2991117B2 JP 8175626 A JP8175626 A JP 8175626A JP 17562696 A JP17562696 A JP 17562696A JP 2991117 B2 JP2991117 B2 JP 2991117B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- string
- resistor string
- resistors
- upper side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
グ変換器(「D/A変換器」という)に関し、特に抵抗
ストリング方式のD/A変換器に関する。
A変換器の構成を図5に示す。図5に示すように、直列
接続された複数の抵抗R1〜Rnからなる抵抗ストリン
グの両端は基準電圧Vrefと接地電位GNDとが接続
され、両端の接地電位、基準電位及び各抵抗の接続点の
各端子(タップ)10がスイッチ回路11に入力され、
ラッチされた複数ビット(入力デジタル信号)をデコー
ドしてスイッチ回路11のオン・オフを制御する制御回
路12からのスイッチの切り替えにより、各端子電圧の
一つを選択し、スイッチ回路11からアナログ出力電圧
が出力OUTとして取り出される。
のレイアウトの一例を示す。このレイアウトでは、比抵
抗の位置依存性(ここでは「ρs」とする)が、図6
(B)に示すような直線的な傾きをもつ場合(横軸は位
置X、縦軸は比抵抗ρs)、D/A変換器の出力の理想
直線からのずれ(「誤差」又は「エラー」ともいう)
は、この影響を受けて、図6(C)に示すようなものと
なる。図6(C)において、ここで横軸は、D/Aのデ
ジタル入力値(nビット入力、符号は0〜2n-1)であ
り、縦軸はD/A出力の理想直線からのずれ(エラー)
を示している。
響を受けないようにした配置方法としては、例えば特開
昭58−198922号公報には、仮想的に2分した抵
抗ストリングを半導体表面の直交軸の両方向にそれぞれ
均衡して配置するように形成したD/A変換回路が提案
されている。
器の回路構成の一例を示す。図7を参照して、抵抗スト
リング1及び半導体スイッチ回路網2が一体に形成され
た回路であり、各抵抗の端子にMISFETS1、S
2、…、Snが接続されている。14は4ビットレジス
タでこのレジスタ14の出力は、Yデコーダ12、Xデ
コーダ13に入力され、各デコーダ出力により各行のス
イッチのゲートを結ぶライン及び各列のスイッチのドレ
インを結ぶラインのうち、それぞれ一本のラインがハイ
レベルとされ、ハイレベルとなったラインの交点のスイ
ッチがオンされて対応する端子電圧がアナログ端子出力
15に出力される。図8にその抵抗ストリングの配置形
状を模式的に示す。抵抗ストリングの高電位側と低電位
側が抵抗体形成領域内で一方に偏ることなく均衡して配
置されている。
である場合(即ち、一般的には、ρs=Ax+B、但
し、A、Bは定数と表せられる場合)、図8の、抵抗R
1とR2、R3とR4において、ρsの平均(ρ ̄)か
らの増減がキャンセル(相殺)されることから、D/A
の出力誤差は、図9(B)に示すようなものとになり、
図6に示した一般的な配置に比べて、その誤差は半分に
なる。
ρsが直交軸に対称な場合、即ち、位置の2次関数的な
場合(すなわち、一般的には、ρx=Ax2+Bx+C、
但し、A、B、Cは定数)、図9(C)及び図9(D)
に示すように、上位側R1、R2と、下位側R3、R4
でキャンセルできないため、誤差はρsの影響を受けて
しまう。
D/A変換器のレイアウトでは、比抵抗ρsの線形的な
ばらつき(1次)に対してはキャンセルできるが、x、
y方向に対称な配置とされているため、対称な高次の比
抵抗ρsばらつきに対してはキャンセルできない、とい
う問題点があった。
れたものであって、その目的は、製造時に生じる比抵抗
ρsのばらつきに対して線形誤差に対する影響が少ない
抵抗ストリングを実現した配置を有するD/A変換器を
提供することにある。
め、本発明に係るD/A変換器は、 基準電圧を分圧す
る抵抗ストリングと、各抵抗端の電圧を取り出すための
半導体スイッチ回路と、前記半導体スイッチ回路を制御
する制御回路と、を有するD/A変換器において、前記
抵抗ストリングが、直列接続された複数の抵抗体を折り
返し接続して配置されてなる2つの抵抗ストリングより
なり、前記2つの抵抗ストリングのうち上位側にあたる
抵抗ストリングと下位側にあたる抵抗ストリングとが、
電流の流れる方向が同一方向となるように接続配置さ
れ、且つ、前記上位側にあたる抵抗ストリングの抵抗体
と前記下位側にあたる抵抗ストリングの抵抗体とが、互
いにピッチを半分ずらした位置に、交互に配置されるこ
とを特徴とする。
面に配置されてなる抵抗ストリングが、複数の抵抗体を
折り返し接続して配置されてなる2つの抵抗ストリング
よりなり、前記2つの抵抗ストリングのうち上位側にあ
たる抵抗ストリングと下位側にあたる抵抗ストリングと
が、電流の流れる方向が同一方向となるように接続配置
され、且つ、前記上位側にあたる抵抗ストリングの抵抗
体と前記下位側にあたる抵抗ストリングの抵抗体とが、
互いにピッチを半分ずらした位置に、交互に配置され
る。
明するための図であり、抵抗ストリングの配置の一例を
示す図である。図1(A)において、1a〜1hは抵抗
であり、例えばCMOS回路においてはポリシリコン抵
抗、拡散抵抗などで形成される。
d、及び、下位側1e〜1hに分け、それぞれy方向
に、等間隔、同一パターンになるように抵抗を構成す
る。次に、上位(又は下位)を、抵抗のピッチ(周期)
の半分だけずらして配置する。そして1a〜1hの順に
なるよう、上位側、下位側の抵抗に配線2を施す。
置方法である。抵抗a1〜a2nを、上位側をa1〜a
n、下位側をan+1〜a2nとし、a1、a2、…、
an、an+1、…、a2nの順に配置する。
図であり、スイッチ部、制御部を含めた回路構成を示す
図である。図2において、3は抵抗ストリングと半導体
スイッチを備えた回路全体、4は4ビットデジタル符号
D1〜D4を入力しXYアドレスをデコードするデコー
ダ回路、5は抵抗、6は半導体スイッチ、4はデコーダ
回路、7はD/A変換器のアナログ出力端子である。
態の作用効果について説明する。図3は、図2に示した
実施例の抵抗の配置を示している。図3において、横方
向がx位置、縦方向がy位置とされている。
(D)、及び図4(E)、(F)はそれぞれ、様々な比
抵抗ρsの位置依存と、その時の出力誤差を表してい
る。A、Bのρsの位置依存は、それぞれ位置の1次、
又は2次的な関数で表される場合を示している。
おいては、図6及び図9のグラフを見れば解るように、
1次又は2次のρs位置依存でD/A変換器の出力誤差
が大きく影響している。
誤差は、図4(F)、即ち、4次的なρs位置依存で最
も影響を受けるが、それ以外の、1次〜3次では影響が
少ない。特に図4(B)、図4(D)に示すように、1
次及び2次では、誤差は1/2になる。
影響の少ない抵抗の配置が、最も製造のばらつきの影響
が少ない配置といえる。本発明の方法は、一般的に、2
n本の抵抗ストリングを配置した場合、n次以上で影響
を受けるので、位置の影響を受けにくい配置である。比
抵抗ρsの位置依存性がn次までのものは、位置の影響
を受けにくく、D/A変換器の出力誤差を確実に低減す
ることができる。
上位、下位側の抵抗がそれぞれ同一ピッチ(周期)の同
一パターンの抵抗配置から成り、一方がその半ピッチ
(周期)ずらした位置に配置するので、誤差の影響を受
けるのが、比抵抗ρsが上記ピッチに一致して変化をす
る時で、これ以外では、いかなる配置より比抵抗ρsの
依存位置の影響を受けにくく、製造時に生じる比抵抗ρ
sのばらつきに対して線形誤差に対する影響が少ない抵
抗ストリングを実現している。
す図である。
示す図である。
の一例を示す図である。
る誤差の例を示す図である。
sのバラツキに対する誤差の一例を示す図である。
路構成を示す図である。
示す図である。
る。
Claims (3)
- 【請求項1】基準電圧を分圧する抵抗ストリングと、 各抵抗端の電圧を取り出すための半導体スイッチ回路
と、 前記半導体スイッチ回路を制御する制御回路と、 を有するD/A変換器において、 前記抵抗ストリングが、直列接続された複数の抵抗体を
折り返し接続して配置されてなる2つの抵抗ストリング
よりなり、前記2つの抵抗ストリングのうち上位側にあ
たる抵抗ストリングと下位側にあたる抵抗ストリングと
が、電流の流れる方向が同一方向となるように接続配置
され、且つ、前記上位側にあたる抵抗ストリングの抵抗
体と前記下位側にあたる抵抗ストリングの抵抗体とが、
互いにピッチを半分ずらした位置に、交互に配置され
る、ことを特徴とするD/A変換器。 - 【請求項2】半導体表面に配置されてなる抵抗ストリン
グが、複数の抵抗体を折り返し接続して配置されてなる
2つの抵抗ストリングよりなり、前記2つの抵抗ストリ
ングのうち上位側にあたる抵抗ストリングと下位側にあ
たる抵抗ストリングとが、電流の流れる方向が同一方向
となるように接続配置され、且つ、前記上位側にあたる
抵抗ストリングの抵抗体と前記下位側にあたる抵抗スト
リングの抵抗体とが、互いにピッチを半分ずらした位置
に、交互に配置されることを特徴とする抵抗ストリン
グ。 - 【請求項3】前記上位側にあたる抵抗ストリングをなす
第1から第n(但しnは所定の自然数)の抵抗体が前記
ピッチをもって並設されるとともに互いに直列に配線接
続され、 前記下位側にあたる抵抗ストリングをなす第n+1から
第2nの抵抗体が前記ピッチをもって並設されるととも
に互いに直列に配線接続され、 前記2つの抵抗ストリングのうち一方の抵抗ストリング
の隣接する2つの抵抗体の間には、他方の抵抗ストリン
グの抵抗体が配置されており、前記上位側にあたる抵抗
ストリングの第n段の抵抗体から、前記下位側にあたる
抵抗ストリングをなす第n+1の抵抗体に、前記上位側
にあたる抵抗ストリングと前記下位側にあたる抵抗スト
リングに流れる電流の向きが合うように、配線接続され
る、ことを特徴とする請求項2記載の抵抗ストリング。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8175626A JP2991117B2 (ja) | 1996-06-14 | 1996-06-14 | D/a変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8175626A JP2991117B2 (ja) | 1996-06-14 | 1996-06-14 | D/a変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH104356A JPH104356A (ja) | 1998-01-06 |
JP2991117B2 true JP2991117B2 (ja) | 1999-12-20 |
Family
ID=15999381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8175626A Expired - Fee Related JP2991117B2 (ja) | 1996-06-14 | 1996-06-14 | D/a変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2991117B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4526338B2 (ja) * | 2003-09-30 | 2010-08-18 | ローム株式会社 | D/a変換回路、有機el駆動回路および有機el表示装置 |
US8514120B2 (en) * | 2011-11-08 | 2013-08-20 | Texas Instruments Incorporated | Digital-to-analog converter with a shared resistor string |
-
1996
- 1996-06-14 JP JP8175626A patent/JP2991117B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH104356A (ja) | 1998-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5017919A (en) | Digital-to-analog converter with bit weight segmented arrays | |
US4543560A (en) | Two-stage high resolution digital-to-analog converter | |
US5119095A (en) | D/a converter for minimizing nonlinear error | |
KR20080112985A (ko) | Da 변환 회로 | |
US5014054A (en) | Digital-to-analog converter of the resistor string type | |
JPH0964744A (ja) | デジタル・アナログ変換回路 | |
US5894281A (en) | Digital-to-analog converter utilizing MOS transistor switching circuit with accompanying dummy gates to set same effective gate capacitance | |
JPH0377430A (ja) | D/aコンバータ | |
KR100311043B1 (ko) | 고속 스위칭 가능하고 정밀하게 전압 변환 가능한 디지털 아날로그 변환기 | |
KR100484239B1 (ko) | 디지털/아날로그 변환기 | |
JPH08167847A (ja) | ディジタルアナログ変換器 | |
EP0482845A2 (en) | Digital-to-analog converting unit with improved linearity | |
JP5477093B2 (ja) | Da変換装置 | |
JP2598138B2 (ja) | D/a変換器 | |
JP2991117B2 (ja) | D/a変換器 | |
US20030020594A1 (en) | Enhanced linearity, low switching perturbation resistor string matrices | |
KR20020034832A (ko) | 디지털/아날로그 변환 장치 | |
EP0851438A1 (en) | Resistor string with equal resistance resistors and converter incorporating the same | |
JP2663845B2 (ja) | デジタル・アナログ変換器 | |
JPH05268090A (ja) | 抵抗ラダー及びデコード方式 | |
JP2737927B2 (ja) | 抵抗分圧型ディジタル−アナログ変換器 | |
US6961014B2 (en) | D/A converter | |
JP3206138B2 (ja) | 電流加算型d/a変換器 | |
US6911930B1 (en) | Cell array with mismatch reduction | |
JP3288553B2 (ja) | アナログ・デジタル変換器の抵抗アレイ及び直並列型のn+mビットのアナログ・デジタル変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 11 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |