CN1622097A

CN1622097A - 半导体集成电路电源噪声的分析方法

Info

Publication number: CN1622097A
Application number: CNA2004100958888A
Authority: CN
Inventors: 岛崎健二; 佐藤和弘; 一宫敬弘; 平野将三; 高桥正郎; 辻川洋行; 小岛清次郎
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-11-26
Filing date: 2004-11-26
Publication date: 2005-06-01
Anticipated expiration: 2024-11-26
Also published as: US20050114054A1; JP2005157801A; JP4065229B2; CN100367286C

Abstract

根据半导体集成电路的设计数据，计算与电源布线相关的一个阻抗，并根据所计算出的阻抗，分析电源噪声的频率特性。在阻抗计算中，可以计算不同电位的电源，例如，主电源和地之间的阻抗。或者，可以计算在电位基本相同的电源，例如，主电源和N阱电源之间的阻抗。所计算出的阻抗包括电源布线之间的布线电容、衬底电阻、连接到所述电源布线的封装阻抗等。因此，能够提供在设计过程的较早阶段用较小的计算量进行地分析半导体集成电路的电源噪声的方法。

Description

半导体集成电路电源噪声的分析方法

发明背景

发明领域

本发明涉及半导体集成电路电源噪声的分析方法，更具体地，涉及可用于采用附加电源来控制施加到电路衬底上的电压的半导体集成电路的半导体集成电路电源噪声的分析方法。

背景技术介绍

在已知的使半导体集成电路以高速工作的方法中，使用不同于提供电源和地线的主电源的一个附加电源来控制施加到电路衬底上的电压。注意，这里所述的“衬底电压”是指相对于控制晶体管沟道中的电荷数量的栅极电位的电位，并且在阱中提供晶体管的情况下指的是阱电压。图17A和17B示出了使用附加电源来控制施加到电路衬底上的电压的CMOS反相器的结构图。如图17A所示，该CMOS反相器包括一个P沟道晶体管91和一个N沟道晶体管92。这两个晶体管除具有三个端子(即，源极、漏极和栅极端子)之外还具有作为第四端子的衬底端子。这两个晶体管的漏极端子彼此相连，并且所述P沟道晶体管91的源极端子和所述N沟道晶体管92的源极端子分别连接到电源VDD和地VSS。所述P沟道晶体管91的衬底端子连接到一个N阱电源VSUBN，并且所述N沟道晶体管92的衬底端子连接到一个P衬底电源VSUBP。

图17B示出了所述CMOS反相器的剖面结构图。如图17B所示，在衬底93的一个表面上提供N阱94，并且分别在所述N阱94中和所述衬底93上提供所述P沟道晶体管91和所述N沟道晶体管92。另外，在所述N阱94中，提供一个阱接触95作为所述P沟道晶体管91的所述衬底端子，而在所述衬底93上，提供一个衬底接触96作为所述N沟道晶体管92的所述衬底端子。在许多常规半导体集成电路中，使用一个公共电源来作为所述电源VDD和所述N阱电源VSUBN。但是，在近年来的半导体集成电路中，例如，常常使用基本相同但电位不同的分离电源来作为所述电源VDD和所述N阱电源VSUBN，以实现高速操作。以高速工作的晶体管通常具有三阱结构，但是为了简化说明，这里介绍具有双阱结构的晶体管。

图18A到18C示出了通过测量施加到半导体集成电路上的电源电压而得到的结果图，在所述半导体集成电路中附加电源用来控制施加到其电路衬底上的电压。图18A到18C示出了所述电源VDD(实线)和所述N阱电源VSUBN(虚线)的电位在50MHz、100MHz、和200MHz的时钟信号频率下如何波动。从图18A到18C中所示的测量结果，显而易见，所述电源VDD的电源噪声和所述N阱电源VSUBN的电源噪声(即，电位波动)之间的相对关系随着所述时钟频率以非线性的方式变化。例如，在所述时钟信号频率为100MHz的情况下，N阱电源VSUBN的电源噪声比通过在所述时钟信号频率为50MHz和200MHz的情况下得到的测量结果预测的波动得更剧烈。

如果所述电源噪声以上述非线性的方式随所述时钟信号频率变化，所述半导体集成电路的工作频率可能与所述电源噪声增加时的频率相一致。如果使所述半导体集成电路以此频率工作，则电源噪声可能增加，从而改变晶体管的阈值和工作电流，由此改变晶体管的延迟值和输出电位，导致所述晶体管的失效。此外，在近年来的半导体集成电路中，随着精细工艺技术的发展，需要降低电源电压。而且，随着晶体管数量的增加，流过电路的电流量也增加。由于上述原因，在近年来的半导体集成电路中，关于电源波动的设计余量趋于不足。

用于分析半导体集成电路的电源噪声的常规已知方法采用IR-DROP分析工具或衬底噪声分析工具。所述IR-DROP分析工具通过电路模拟的方式来估计电源布线的电压降。在使用所述IR-DROP分析工具的方法中，首先，通过使用版图寄生提取(LPE)工具提取电源与地(参见图19)之间的电源电阻Rs和解耦电容Cd。接着，在加入封装等的电感Lp之后，通过使用例如在SPICE模拟器中所用的方法对包括晶体管的RLC电路进行瞬态分析，来估计所述电路中的电流和电压。然后，基于所估计的电流和电压产生显示所述电源和地的电位波动(即，噪声)的波形。在高频电路的情况下，片上电源的电感也影响电源噪声，所以在分析中也要加以考虑。

所述LPE工具以下面的方式提取所述半导体集成电路的布线电阻、线间电容和电感。例如，LPE工具从所述半导体集成电路的版图信息中提取如图20所示的具有三维结构的布线，并确定所述布线的材料。根据从所述半导体集成电路的外部施加的电压和所述布线材料的电导率来计算每条布线的电位。根据所述布线材料的电阻密度和所述布线的尺寸来计算所述布线的电阻。根据所述布线的相对部分的面积S、所述布线之间的距离d(参看图20)以及填充在所述布线之间的空间中的材料的介电常数，只对具有不同电位的两条布线计算所述线间电容。只对所述具有不同电位的两条布线计算线间电容的原因是为了使所述布线与影响晶体管的延迟时间的计算结果的寄生元件相区别。而且，能够以上述方式从电路信息中提取电感。

所述衬底噪声分析工具根据在理想条件下的电源和地之间的电流以及衬底电阻来分析衬底的噪声。例如，所述衬底噪声分析工具使用如图21所示的电路模型。根据电阻密度计算所述衬底电阻和阱电阻。通过将单位面积的结电容乘以结的总面积来计算结电容。

除了上述分析半导体集成电路的电源噪声的方法之外，还有已知的分析印制电路板的电源噪声的方法。例如，日本待审专利公开No.2001-175702公开了利用AC分析调整在印制电路板中将要提供的解耦电容的方法(参看图22)。

但是，上述分析电源噪声的方法存在以下问题。利用所述IR-DROP分析工具的方法存在以下问题：(1)分析需要等到版图过程和随后包括晶体管的整个设计完成之后才能进行；(2)由于计算中要考虑在电路中的包括晶体管在内的所有元件，所以需要相当长的计算时间；(3)由于只分析不同电位的点之间的寄生元件，所以不能分析相同电位的点之间的寄生元件所引发的噪声影响；并且(4)由于假设衬底阻抗为理想值——零，所以不能分析所述衬底阻抗对噪声的影响。如将在后面介绍的，本发明使用一种即使具有相同电位的布线也可以存在不同电位波动程度的电路模型。因此，不能再使用常规LPE工具提取的信息。

利用所述衬底噪声分析工具的方法存在以下问题：(1)虽然考虑了与直接控制衬底和阱的电源布线有关的封装阻抗，但是与不直接控制所述衬底和所述阱的电源布线有关的封装阻抗(即，连接到晶体管的源极或漏极端子的电源线)以及在半导体衬底上的电源阻抗(特别是由于所述封装的阻抗远远大于所述半导体衬底上的电源阻抗的原因而忽略了在所述半导体衬底上的电源阻抗)都没有被考虑；并且(2)由于没有考虑流出/入连接到所述晶体管的源极端子的电源和地的电流，所以所进行的分析没有考虑通过连接到所述电源和地的源极端子放大的噪声(特别是，虽然流过衬底接触的电流没有被影响，但是源极端子和漏极端子通过结电容影响所述电流。因此，由于其影响非常小的原因而忽略了所述影响)。

在日本待审专利公开No.2001-175702中公开的方法存在以下问题：(1)由于没有考虑在半导体集成电路中的电源布线，所以该方法不能用来分析半导体集成电路的电源噪声；(2)在芯片外面放置一个旁路电容作为抗噪声的措施不能令人满意地防止半导体集成电路的故障。

发明概述

因此，本发明的一个目的是提供一种分析半导体集成电路的电源噪声的方法，能够在设计的早期阶段用较小的计算量执行该方法，并且该方法可用于采用一个附加电源来控制电路衬底的电压的半导体集成电路。

本发明具有以下特征，以达到上述目的。

根据本发明的分析半导体集成电路的电源噪声的方法包括：根据所述半导体集成电路的设计数据计算与电源布线有关的阻抗的阻抗计算步骤；以及根据所计算出的阻抗分析所述电源噪声的频率特性的分析步骤。

优选，所述阻抗计算步骤计算所述半导体集成电路中包括两条或更多电源布线的路径的阻抗。在所述半导体集成电路具有电位较高的第一电源布线和电位较低的第二电源布线的情况下，所述阻抗计算步骤可以计算包括所述第一和第二电源布线的路径的阻抗。在所述半导体集成电路具有所述第一和第二电源布线，以及电位基本等于所述第一电源布线的电位的第三电源布线的情况下，所述阻抗计算步骤可以计算包括所述第一和第三电源布线的路径的阻抗。在所述半导体集成电路具有所述第一和第二电源布线，以及电位基本等于所述第二电源布线的电位的第三电源布线的情况下，所述阻抗计算步骤可以计算包括所述第二和第三电源布线的路径的阻抗。

而且，所述阻抗计算步骤可以计算一个包括线间电容或衬底阻抗的阻抗，所述线间电容或衬底阻抗存在于包括两条或更多电源布线的一条路径上，而且还可以计算包括连接到两条或更多电源布线的封装或印制电路板的阻抗的阻抗。而且，所述阻抗计算步骤可以计算包括被电阻元件、衬底电阻、电容元件、结电容或阱电容分开的两条或更多电源布线的一条路径的阻抗。

而且，所述阻抗计算步骤可以根据电源布线结构信息提取包括两条或更多电源布线的路径的阻抗。在所述半导体集成电路具有所述第一和第二电源布线，以及电位基本等于所述第一电源布线的电位的第三电源布线的情况下，所述阻抗计算步骤可以根据所述电源布线结构信息提取包括所述第一和第三电源布线的路径的阻抗。而且，在所述半导体集成电路具有所述第一和第二电源布线，以及电位基本等于所述第二电源布线的电位的第三电源布线的情况下，所述阻抗计算步骤可以根据所述电源布线结构信息提取包括所述第二和第三电源布线的路径的阻抗。

而且，所述阻抗计算步骤可以根据预定的电路模型合并局部电路的阻抗，以计算包括两条或更多电源布线的路径的阻抗。

而且，所述分析步骤可以根据计算出的阻抗计算所述半导体集成电路的谐振频率。而且，所述分析步骤可以根据计算出的阻抗计算电容值的范围或电感值的范围中的至少一个，从而所述半导体集成电路的谐振频率保持在预设的禁止范围之外。在这种情况下，设置所述禁止范围，从而至少包括所述半导体集成电路的工作频率或谐波频率中的一个。

而且，所述分析步骤可以根据计算出的阻抗计算将所述电源噪声保持在预定电平范围内的频率范围，并在计算出的频率范围内确定所述半导体集成电路的工作频率。而且，对于从由电容、电感和电阻值构成的组中选择的至少一个部件，根据计算出的阻抗，所述分析步骤可以计算在预设的频率范围内将所述电源噪声保持在预定的电平范围内的范围。在这种情况下，所述电平预定范围可以根据电路设计的延迟约束而改变。

在根据本发明的分析电源噪声的方法中，根据与电源布线有关的阻抗分析所述电源噪声的频率特性。因此，如果已经完成了布局规划过程(floor planning process)，并且已经得到了所述电源布线的结构，则即使版图过程没有完成也可以进行电源噪声分析的过程。另外，由于只对电源布线进行分析，所以可以用较小的计算量进行电源噪声分析。

另外，计算不同电位的电源布线之间的阻抗能够分析，例如，在电源与地之间将要产生的电源噪声。另外，计算电位基本相同的电源布线之间的阻抗能够分析，例如，在用附加电源控制电路衬底电压的半导体集成电路中的电源布线与衬底电源之间或者地与衬底地之间将要产生的电源噪声。

另外，通过计算包括线间电容和衬底阻抗的阻抗，能够分析使用常规电路模型不能分析的电源噪声，即，在电位基本相同的电源之间将要产生的电源噪声。另外，通过计算包括封装、印制电路板等的阻抗的一个阻抗，能够分析在实际工作环境中将要产生的半导体集成电路的电源噪声。另外，通过计算被电阻元件、衬底电阻、电容元件、结电容和阱电容中的任意一种分开的电源布线之间的阻抗，能够分析包括模拟电路的各种类型的半导体集成电路的电源噪声。

另外，根据电源布线结构信息提取电源布线之间的阻抗使得自动计算所述阻抗成为可能。提取电位基本相同的电源布线之间的阻抗具有相同的效果。另外，通过合并局部电路的阻抗计算电源布线之间的阻抗能够易于计算与由多个部件构成的半导体集成电路相关的阻抗。

另外，通过根据计算出的阻抗计算谐振频率，能够得到电源噪声最大的时钟信号频率，而不用相对于要进行分析的整个频率范围进行电源噪声分析。另外，通过根据计算出的阻抗得到使谐振频率保持在禁止范围之外的电容值等，能够根据得到的值进行电路设计、封装选择、印制电路板设计等。

另外，通过根据计算出的阻抗确定半导体集成电路的工作频率，能够保证所述半导体集成电路的电源噪声落在预定的电平范围内。另外，通过根据计算出的阻抗得到在预定的频率范围内将电源噪声保持在预定电平范围内的电容值等，能够根据得到的值进行电路设计、封装选择、印制电路板设计等。另外，通过根据电路设计的延迟约束改变上述预定的电平范围，能够根据所述延迟约束的限制(strictness)改变电源噪声分析的限制。

通过下面结合附图对本发明的详细介绍，本发明的这些和其它目的、特征、方案和优点将变得更加显而易见。

附图简述

图1是执行根据本发明的一个实施例用于分析电源噪声的方法的电源噪声分析装置的结构框图；

图2示出了在图1所示装置中所使用的第一电路模型；

图3示出了在图1所示装置中所使用的第二电路模型；

图4示出了图1所示装置的第一结构的细节的框图；

图5是用于说明在图1所示装置中所使用的电源布线结构数据的图；

图6是用于说明在图1所示装置中所使用的衬底结构数据的图；

图7示出了通过图1所示装置计算的电源阻抗的图；

图8示出了通过图1所示装置计算的衬底阻抗的图；

图9示出了通过图1所示装置计算的封装阻抗的图；

图10示出了通过图1所示装置给出的分析结果图；

图11示出了通过图1所示装置给出的其它的分析结果图；

图12示出了图1所示装置的第二结构的细节的框图；

图13示出了图1所示装置的第三结构的细节的框图；

图14示出了图1所示装置的第四结构的细节的框图；

图15示出了图1所示装置的第五结构的细节的框图；

图16示出了图1所示装置的第六结构的细节的框图；

图17A和17B示出了使用一个附加电源来控制衬底电压的CMOS反相器的结构图；

图18A到18C示出了使用一个附加电源来控制所述衬底电压的半导体集成电路的电源噪声的图；

图19示出了在常规IR-DROP分析工具中所用的电路模型的图；

图20示出了在常规LPE工具中所用的布线模型的图；

图21示出了在常规衬底噪声分析工具中所用的电路模型的图；以及

图22示出了分析印制电路板的电源噪声的常规方法的流程图。

优选实施例介绍

图1是执行根据本发明的一个实施例的用于分析半导体集成电路的电源噪声的方法的电源噪声分析装置的结构框图。图1所示的电源噪声分析装置包括一个阻抗计算部分11和一个分析部分12。要进行分析的半导体集成电路的设计数据20输入到所述电源噪声分析装置。所述阻抗计算部分11根据所输入的设计数据20计算电源布线的阻抗，并输出结果作为电源布线阻抗信息21。所述分析部分12根据所述电源布线阻抗信息21分析电源噪声的频率特性，并输出结果作为分析结果22。

所述阻抗计算部分11计算包括所述半导体集成电路的两条或更多电源布线的路径的阻抗。例如，考虑所述半导体集成电路具有电位较高的第一电源布线(下文中称作“高电位线”)和电位较低的第二电源布线(下文中称作“地线”)的情况。在这种情况下，所述阻抗计算部分11可以计算包括所述高电位线和所述地线的路径的阻抗。而且，考虑所述半导体集成电路除具有所述高电位线和所述地线之外，还具有连接到电路衬底并且电位与所述高电位线的电位基本相同的电源布线(下文中称作“衬底高电位线”)的情况。在这种情况下，所述阻抗计算部分11可以计算包括电位彼此基本相同的所述高电位线和所述衬底高电位线的路径的阻抗。而且，考虑所述半导体集成电路除具有所述高电位线和所述地线之外，还具有连接到所述电路衬底并且电位与所述地线的电位基本相同的电源布线(下文中称作“衬底地线”)的情况。在这种情况下，所述阻抗计算部分11可以计算包括电位彼此基本相同的所述地线和所述衬底地线的路径的阻抗。

所述阻抗计算部分11参考一个预定的电路模型合并计算出的局部电路的阻抗，从而计算包括两条或更多电源布线的路径的阻抗。下面介绍在所述阻抗计算部分11中所使用的电路模型。

电源噪声频率特性的分析要求至少能够识别在要进行分析的电路中包括电感和电容，并且容性阻抗小于与所述容性阻抗并联的电阻性阻抗的信息。另外，为了在电路设计过程中进行电源噪声分析，并由此在所述电路设计中反应分析结果，希望可以在半导体集成电路的布局规划阶段进行所述电源噪声分析。

但是，常规电路模型具有如下缺点：(1)没有提取在电位彼此相同的布线之间的寄生元件；(2)没有提取衬底阻抗与电源阻抗相连的网表(具体地，在所述电源分析中，衬底端子短路，而在衬底分析中，所述电源阻抗假设为理想值，零)；并且(3)由于参考晶体管进行分析，所以在版图完成之前不能进行分析，导致较长的处理时间。因此，在本实施例中，为了在设计的早期阶段用较小的计算量进行电源噪声的所述频率特性的分析，使用用来计算电源布线阻抗的一种新的电路模型。

图2示出了在所述阻抗计算部分11中所使用的第一电路模型的图。图2中所示的电路模型用于计算包括一条用来提供电源VDD的高电位线和一条用来提供N阱电源VSUBN的衬底高电位线的路径的阻抗。该电路模型的特征在于包括连接到所述两条电源布线的封装的电感Lp、在所述两条电源布线之间的布线电容Ci(即，在所述电源VDD和所述N阱电源VSUBN之间的布线电容)，以及在所述两条电源布线之间的阱电阻Rw(即，所述电源VDD和所述N阱电源VSUBN之间的阱电阻)。使用至少包括这三种元件的电路模型能够分析用常规电路模型不能分析的电位彼此基本相同的电源之间的电源噪声。注意到，在所述布线电容Ci较小(即，所述阻抗较大)的情况下，结电容Csd和阱电容Cw影响所述电源噪声。在这种情况下，要求考虑所述结电容Csd和所述阱电容Cw来进行分析。

注意到，除了封装的所述电感Lp之外，也可以使用安装半导体集成电路的印制电路板的阻抗。而且，也可以考虑靠近所述印制电路板上的芯片放置的元件的阻抗。如此，通过计算包括封装、印制电路板等阻抗的一个阻抗能够分析半导体集成电路在实际工作环境下可能产生的电源噪声。而且，如果所要求的分析结果的精度不高，则所述阱电阻Rw可以被认为是无穷大电阻。

所述阻抗计算部分11根据图2所示的电路模型计算包括高电位线和衬底高电位线的路径的阻抗。当改变时钟信号频率时，所述分析部分12使用，例如SPICE模拟器的AC分析功能计算点Q到点P(如图2所示)的电压放大率。当所述时钟信号频率达到一个特定值(即，谐振频率)时，所述电源VDD和所述N阱电源VSUBN之间的布线电容Ci与所述封装电感Lp谐振，导致所述电源噪声增加。

注意到，在计算包括地线和衬底地线的路径的阻抗的情况下，所述阻抗计算部分11可以采用与图2所示的电路模型相似的电路模型，并且所述电路模型包括连接到两条电源布线的封装电感、在所述两条电源布线之间的布线电容(即，地与衬底地之间的布线电容)，以及在所述两条电源布线之间的衬底阻抗(即，在所述地与所述衬底地之间的衬底电阻、阱电容和结电容)。

图3示出了在所述阻抗计算部分11中所使用的第二电路模型的图。在图3中所示的电路模型用来计算包括一条用于提供电源VDD的高电位线和一条用于提供地VSS的地布线的路径的阻抗。该模型的特征在于包括连接到所述两条电源布线的封装电感Lp、在所述两条电源布线之间的解耦电容Cd(即，所述电源和所述地之间的解耦电容)，以及衬底81和N阱82的组合的阻抗(包括扩散电阻、结电容、N阱电阻和衬底电阻)。注意到，如果所要求的分析结果的精度不高，则可以认为所述衬底81和所述N阱82的组合的阻抗为无穷大电阻。

所述阻抗计算部分11根据图3所示的电路模型计算包括所述高电位线和所述地线的路径的阻抗。所述分析部分12以与用于图2所示电路模型相似的方式分析电源噪声的频率特性。当所述时钟信号频率达到一个特定值(即，谐振频率)时，在所述电源和所述地之间的所述解耦电容Cd与所述封装电感Lp谐振，导致所述电源噪声增加。

综上所述，所述阻抗计算部分11计算包括两条或更多电源布线的路径的阻抗，所述两条或更多电源布线可以是一组高电位线和地线、一组电位基本相同的高电位线和衬底高电位线、一组电位基本相同的地线和衬底地线。而且，所述阻抗计算部分11可以计算在包括两条或更多电源布线的所述路径上存在的线间电容(具体地，在电源和N阱电源之间的布线电容Ci(图2)、地与衬底地之间的布线电容，或电源与地之间的解耦电容Cd(图3))。而且，所述阻抗计算部分11可以计算包括衬底阻抗(具体地，阱电阻Rw(图2)、地与衬底地之间的衬底电阻、阱电容、结电容，以及所述衬底81和所述N阱82的组合阻抗(图3))的阻抗，所述衬底阻抗存在于包括两条或更多电源布线的所述路径上。而且，所述阻抗计算部分11可以计算包括连接到所述两条或更多电源布线的封装电感Lp的阻抗(和/或印制电路板的阻抗)。

而且，所述阻抗计算部分11不计算包括被衬底电阻和阱电容分开的两条或更多电源布线的所述路径的阻抗，而是计算被电阻元件或电容元件分开的两条或更多电源布线的路径的阻抗。一些模拟半导体集成电路包括被电阻元件分开的两条或更多电源布线，并且一些模拟半导体集成电路包括被例如耦合电容等电容元件分开的两条或更多电源布线。而且在上述半导体的情况下，所述阻抗计算部分11可以使用具有与图2和图3所示的这些电路模型类似的特性的电路模型来计算包括两条或更多电源布线的路径的阻抗。这样，通过计算被电阻元件、衬底电阻、电容元件、结电容和阱电容中的任意一种分开的电源布线之间的阻抗，能够分析包括模拟电路在内的各种半导体集成电路的电源噪声。

参考图4到9，下面介绍所述阻抗计算部分11的细节。图4示出了图1所示的电源噪声分析装置的结构(第一结构)细节的框图。在图4中，电源布线结构数据41和衬底结构数据42对应于图1所示的所述设计数据20，并且电源布线寄生元件提取部分31、衬底寄生元件提取部分32和阻抗组合部分33对应于图1所示的所述阻抗计算部分11。

所述电源布线结构数据41是在布局规划或版图过程之后关于半导体集成电路的电源布线结构的数据。所述电源布线结构数据41包括用叠置的二维布线结构或三维结构表示的电源布线坐标数据(参看图5)。图5示出了用来提供电源VDD的高电位线和用来提供N阱电源VSUBN的衬底高电位线并排走线(run)的示例性结构。这两条电源布线在连接点85分别连接到衬底83和N阱84。使用上述电源布线结构数据41能够得到两条电源布线(从高电位线、地线、衬底高电位线和衬底地线中选择)并排走线的走线间距，以及所述两条电源布线连接到衬底、N阱或电源端的点的坐标。注意到，当得到所述走线间距时，通过过孔连接的布线作为单条布线处理。

所述衬底结构数据42是在布局规划或版图操作之后关于半导体集成电路的所述衬底结构的数据。所述衬底结构数据42包括衬底和阱接触的坐标、阱的尺寸和坐标、源极端子的扩散层的尺寸和坐标等(参看图6)。图6示出了在所述衬底83中提供所述N阱84，在所述N阱84中提供两个接触86的示例性结构。注意到，在图4所示的电源噪声分析装置中，假设所述电源布线结构数据41和所述衬底结构数据42是单独的数据类型，但是它们也可以当作一个数据单元来处理。

参考图4，电源布线技术信息43包括电源布线(包括高电位线、地线、衬底高电位线和衬底地线)的电阻密度和所述布线之间的材料的介电常数。衬底技术信息44包括衬底和阱的电阻密度和PN结电容。

所述电源布线寄生元件提取部分31根据所述电源布线结构数据41和所述电源布线技术信息43提取电源布线寄生阻抗信息45。更具体地，在电位不同的两条电源布线(例如，高电位线和地线)的情况下，所述电源布线寄生元件提取部分31采用与在LPE工具中所用的相同方法提取所述两条电源布线之间的寄生电容。在电位基本相同的两条电源布线(例如，高电位线和衬底高电位线)的情况下，所述电源布线寄生元件提取部分31为所述LPE工具提供使所述LPE工具将所述两条电源布线错误地识别为电位不同的电源布线，从而提取所述两条电源布线之间的寄生电容。另外，所述电源布线寄生元件提取部分31根据所述电源布线的长度计算每条电源布线的电阻(即，电源阻抗)，并且还计算连接到所述衬底的坐标。以这种方式，所述电源布线寄生元件提取部分31提取，例如包括一条用来提供电源VDD的高电位线和一条用来提供N阱电源VSUBN的衬底高电位线的路径的电源阻抗，如图7所示。

所述衬底寄生元件提取部分32根据所述衬底结构数据42和所述衬底技术信息44得到衬底阻抗信息46。更具体地，所述衬底寄生元件提取部分32根据所述衬底和阱的所述电阻密度以及接触之间的距离计算电阻值。所述衬底寄生元件提取部分32还根据PN结电容和在所述接触之间存在的接合表面的电容来计算电容值。这样计算出的电阻和电容值被包括在所述衬底阻抗信息46中。另外，所述衬底寄生元件提取部分32由所述衬底结构数据42得到所述接触的坐标。以这种方式，所述衬底寄生元件提取部分32提取，例如包括阱电阻Rw、源极和漏极之间的电容Csd以及阱电容Cw的衬底阻抗，如图8所示。如此，根据电源布线结构信息提取电源布线之间的阻抗，能够自动计算与电源布线有关的阻抗。

封装阻抗信息47包括根据所述封装结构利用例如电磁场模拟器已经分析过的封装的电阻、电容和电感值。所述封装阻抗信息47包括其中电阻Rp、电容Cp和电感Lp以图9所示方式连接的电路的阻抗。

所述阻抗组合部分33根据所述电源布线寄生阻抗信息45、所述衬底阻抗信息46和所述封装阻抗信息47得到所述电源布线阻抗信息21。例如，在使用图2所示的电路模型的情况下，所述阻抗组合部分33根据图2所示的电路模型组合在图7、8和9中所示的电路，并计算所得到电路的阻抗。此时，所述阻抗组合部分33根据接触的坐标、到所述衬底的连接的坐标和电源布线的名字在所述电源布线寄生阻抗信息45、所述衬底阻抗信息46和所述封装阻抗信息47之间进行匹配处理。如此，组合局部电路的阻抗，以计算在电源布线之间的阻抗，从而能够容易计算由多个元件构成的半导体集成电路上的电源布线的阻抗。

参考图10到16，下面介绍所述分析部分12的细节。如上所述，在改变时钟信号频率的同时，所述分析部分12使用，例如SPICE模拟器的AC分析功能计算在电路模型中设置的两点之间的电压放大率。可以使用如上所述的分析部分12得到时钟信号频率与电源噪声之间的关系来作为分析结果22。

图10示出了从所述分析部分12输出的所述分析结果22的图。在图10中，水平轴表示频率，而垂直轴表示电源噪声。在图10中，实线表示在考虑电源之间的布线电容的情况下的电源噪声，而虚线表示在不考虑电源之间的布线电容的情况下的电源噪声。根据本实施例所述的电源噪声分析装置使用如图2和3所示的考虑电源之间的所述布线电容的电路模型。因此，在改变时钟信号频率的同时分析电源噪声的情况下，如图10中的实线所示，当所述时钟信号频率达到一个谐振频率fm时，所述电源噪声最大。与不考虑电源之间的所述布线电容的常规方法相比，如图10中的虚线所示，即使在改变所述时钟信号频率时分析所述电源噪声，也不能得到所述电源噪声最大时的时钟信号频率。如上所述，根据本实施例的电源噪声分析方法考虑电源布线之间的布线电容，从而能够识别电路中的谐振现象，并因此容易得到最有可能引起电路故障的频率。

图11是以与图10相似的方式绘出的示出关于电源之间不同的布线电容，时钟信号频率与电源噪声之间的关系的图，其中所述电源之间的布线电容为C1、C2和C3(C1＜C2＜C3)。由图11中所示的分析结果显而易见，如果电源之间的所述布线电容从C1变化到C2到C3，所述谐振频率从fm1变到fm2到fm3。

在根据本实施例的电源噪声分析装置中，所述分析部分12可以具有与上述不同的功能。图12示出了图1所示的电源噪声分析装置的另一种结构(第二结构)的细节的框图。在图12中，谐振频率计算部分51对应于图1中所示的所述分析部分12。根据由所述阻抗计算部分11得到的所述电源布线阻抗信息21，所述谐振频率计算部分51通过下面示出的公式计算所述半导体集成电路的谐振频率71。具体地，假设由所述阻抗计算部分11计算出的电源布线的阻抗用等式|Z|＝jωL+1/jωC(其中L是电感值、C是电容值)来表示，当ωL＝1/ωC时，|Z|最小。因此，所述谐振频率fm由公式fm＝1/(2π(LC)^1/2)给出。当所述时钟信号频率与所述谐振频率fm一致时，所述半导体集成电路的电源噪声最大。

在用于印制电路板等的常规AC分析中，相对于要进行分析的整个频率范围来分析噪声特性。这样做的原因在于，在印制电路板等的设计中，由于多个部件的阻抗影响所述噪声特性，所以在大量的频率点出现谐振。与此相比，当分析半导体集成电路的电源噪声时，电源噪声仅仅受到布置在芯片外面和远离芯片的部件阻抗的很小的影响。因此，根据在由所述阻抗计算部分11计算出的所述阻抗中包含的所述电感值L和所述电容值C，可以唯一确定所述半导体集成电路的所述谐振频率fm。由此，可以得到所述电源噪声最大时的所述时钟信号频率，而不用对要进行分析的整个频率范围进行电源噪声分析。

图13示出了图1所示的电源噪声分析装置的又一种结构(第三结构)的细节的框图。在图13中，电感范围计算部分52对应于图1中所示的所述分析部分12。根据由所述阻抗计算部分11得到的所述电源布线阻抗信息21和一个给定的“禁止频率范围”61，所述电感范围计算部分52通过下面示出的公式计算出防止谐振频率落入所述禁止频率范围61中的电感值的一个范围(下文中称作“电感值范围”72)。具体地，假设由所述阻抗计算部分11计算出的电源布线的阻抗用公式|Z|＝jωL+1/jωC(其中L是电感值、C是电容值)来表示，并且所述禁止频率范围61的最小和最大值分别为f1和f2，f1和f2由公式f1＝1/(2π(L1C)^1/2)和f2＝1/(2π(L2C)^1/2)给出。因此，所述电感值范围72的边界值L1和L2分别由公式L1＝1/(C(2πf1)²)和L2＝1/(C(2πf2)²)给出。因此，所述电感范围计算部分52输出大于所述值L1或小于所述值L2的值的范围作为所述电感值范围72。如果进行所述电路设计、封装选择、印制电路板设计等，以使关于电源布线的所述阻抗的电感分量落入计算出的电感值范围，则能够保证所述谐振频率不落入从f1到f2的所述禁止范围。

图14示出了图1所示的电源噪声分析装置的又一种结构(第四结构)的细节的框图。在图14中，电容范围计算部分53对应于图1中所示的所述分析部分12。根据由所述阻抗计算部分11得到的所述电源布线阻抗信息21和一个给定的禁止频率范围61，所述电容范围计算部分53通过下面示出的公式计算出防止所述谐振频率落入所述禁止频率范围61中的电容值的一个范围(下文中称作“电容值范围”73)。具体地，假设由所述阻抗计算部分11计算出的电源布线的所述阻抗用公式|Z|＝jωL+1/jωC(其中L是电感值、C是电容值)，并且所述禁止频率范围61的最小和最大值分别为f1和f2，f1和f2由公式f1＝1/(2π(LC1)^1/2)和f2＝1/(2π(LC2)^1/2)给出。因此，所述电容值范围73的边界值C1和C2分别由公式C1＝1/(L(2πgf1)²)和C2＝1/(L(2πf2)²)给出。所述电容范围计算部分53输出大于所述值C1或小于所述值C2的值的范围作为所述电容值范围73。如果进行所述电路设计、封装选择、印制电路板设计等，以使与电源布线相关的所述阻抗的电容分量落入计算出的电容值范围，则能够保证所述谐振频率不落入从f1到f2的所述禁止范围。注意，在图13和图14所示的结构中，典型设置所述禁止频率范围61以包括半导体集成电路的工作频率和/或谐波频率。

图15示出了图1所示的电源噪声分析装置的又一种结构(第五结构)的细节的框图。在图15中，工作频率确定部分54对应于图1中所示的所述分析部分12。根据由所述阻抗计算部分11得到的所述电源布线阻抗信息21、一个给定的“允许频率范围”62和一个给定的“允许频率特性范围”63，所述工作频率确定部分54确定在所述允许频率范围62之内并将电源噪声保持在所述允许频率特性范围63内的频率来作为半导体集成电路的工作频率74。如果采用这样确定的所述工作频率，能够保证半导体集成电路的电源噪声落在预定的电平范围内。

图16示出了图1所示的电源噪声分析装置的又一种结构(第六结构)的细节的框图。在图16中，电感范围计算部分55对应于图1中所示的所述分析部分12。根据由所述阻抗计算部分11得到的所述电源布线阻抗信息21、一个给定的“频率检查范围”64和一个给定的“允许频率特性范围”63，所述电感范围计算部分55计算出在所述频率检查范围64中将电源噪声保持在所述允许频率特性范围63中的电感值的一个范围(下文中称作“电感值范围”75)。

代替所述电感范围计算部分55，所述电源噪声分析装置可以包括一个范围计算部分，该范围计算部分相对于从由电容、电感和电阻值构成的组中选择的至少一个部件，计算出在所述频率检查范围64中将电源噪声保持在所述允许频率特性范围63中的范围。如上所述，如果根据由所述电感范围计算部分55计算出的一个电感值等进行电路设计、封装选择、印制电路板设计等，则能够防止电源噪声超出给定频率范围中的给定允许范围。

在图15和图16所示结构中，可以根据电路设计的一个延迟约束改变给予所述分析部分12的所述允许频率特性范围63。这使得能够根据所述延迟约束的限制改变电源噪声分析的限制。

如上所述，在根据本实施例的电源噪声分析方法中，根据与电源布线相关的一个阻抗来分析电源噪声的所述频率特性。因此，如果已经完成了布局规划过程，并且得到了电源布线的结构，则即使版图过程没有完成也可以进行电源噪声分析的过程。另外，由于只对电源布线进行分析，所以可以用较小的计算量进行电源噪声分析的过程。

此外，通过计算电位基本相同的电源布线之间的阻抗，能够分析使用常规电路模型不能分析的电源噪声，即，在使用一个附加电源控制电路衬底电压的半导体集成电路中，在电源和衬底电源之间或者地和衬底地之间将要产生的电源噪声。

在设计过程的较早阶段用较小的计算量可以执行根据本发明的电源噪声分析方法。因此，该方法可用于各种半导体集成电路的电源噪声分析，特别是使用一个附加电源控制电路衬底电压的半导体集成电路的电源噪声分析。

虽然详细介绍了本发明，但是上述介绍在各个方面只是说明性的，而不是限定性的。应当理解，在不脱离本发明的范围的情况下可以做出大量的其它修改和变型。

Claims

1、一种分析半导体集成电路的电源噪声的方法，包括：

根据半导体集成电路的设计数据计算与电源布线有关的阻抗的一个阻抗计算步骤；以及

根据所计算出的阻抗分析所述电源噪声的频率特性的一个分析步骤。

2、根据权利要求1所述的方法，其中所述阻抗计算步骤计算所述半导体集成电路中包括两条或更多电源布线的一条路径的阻抗。

3、根据权利要求2所述的方法，其中，

所述半导体集成电路具有一条电位较高的第一电源布线和一条电位较低的第二电源布线，以及

所述阻抗计算步骤计算包括所述第一和第二电源布线的一条路径的阻抗。

4、根据权利要求2所述的方法，其中，

所述半导体集成电路具有一条电位较高的第一电源布线、一条电位较低的第二电源布线，和一条电位基本等于所述第一电源布线的电位的第三电源布线，并且

所述阻抗计算步骤计算包括所述第一和第三电源布线的一条路径的阻抗。

5、根据权利要求2所述的方法，其中，

所述半导体集成电路具有一条电位较高的第一电源布线、一条电位较低的第二电源布线，和一条电位基本等于所述第二电源布线的电位的第三电源布线，并且

所述阻抗计算步骤计算包括所述第二和第三电源布线的一条路径的阻抗。

6、根据权利要求2所述的方法，其中所述阻抗计算步骤计算一个包括线间电容的阻抗，所述线间电容存在于包括两条或更多电源布线的一条路径上。

7、根据权利要求2所述的方法，其中所述阻抗计算步骤计算一个包括衬底阻抗的阻抗，所述衬底阻抗存在于包括两条或更多电源布线的一条路径上。

8、根据权利要求2所述的方法，其中所述阻抗计算步骤计算包括连接到两条或更多电源布线的封装阻抗的阻抗。

9、根据权利要求2所述的方法，其中所述阻抗计算步骤计算包括连接到两条或更多电源布线的印制电路板阻抗的阻抗。

10、根据权利要求2所述的方法，其中所述阻抗计算步骤计算包括两条或更多电源布线的一条路径的阻抗，其中所述两条或更多电源布线被电阻元件、衬底电阻、电容元件、结电容或阱电容分开。

11、根据权利要求2所述的方法，其中所述阻抗计算步骤根据电源布线结构信息提取包括两条或更多电源布线的所述路径的阻抗。

12、根据权利要求11所述的方法，其中，

所述阻抗计算步骤根据所述电源布线结构信息提取包括所述第一和第三电源布线的一条路径的阻抗。

13、根据权利要求11所述的方法，其中，

所述阻抗计算步骤根据所述电源布线结构信息提取包括所述第二和第三电源布线的一条路径的阻抗。

14、根据权利要求2所述的方法，其中所述阻抗计算步骤根据一个预定的电路模型合并局部电路的阻抗，以计算包括两条或更多电源布线的所述路径的阻抗。

15、根据权利要求1所述的方法，其中所述分析步骤根据所计算出的阻抗计算所述半导体集成电路的谐振频率。

16、根据权利要求1所述的方法，其中所述分析步骤根据所计算出的阻抗计算电容值的范围或电感值的范围中的至少一个，从而所述半导体集成电路的谐振频率保持在一个预设的禁止范围之外。

17、根据权利要求16所述的方法，其中设置所述禁止范围，以使其至少包括所述半导体集成电路的工作频率或谐波频率中的一个。

18、根据权利要求1所述的方法，其中所述分析步骤根据所计算出的阻抗计算将所述电源噪声保持在一个预定电平范围内的频率范围，并在所计算出的频率范围内确定所述半导体集成电路的工作频率。

19、根据权利要求1所述的方法，其中根据所计算出的阻抗，所述分析步骤，关于从由电容、电感和电阻值构成的组中选择的至少一个部件，计算在一个预设的频率范围内将所述电源噪声保持在一个预定的电平范围内的范围。

20、根据权利要求18所述的方法，其中所述电平的预定范围根据电路设计的延迟约束而改变。

21、根据权利要求19所述的方法，其中所述电平的预定范围根据电路设计的延迟约束而改变。