CN115688649B - 一种时序预警电路系统、方法以及数字集成电路 - Google Patents

Abstract

本申请实施例公开了一种时序预警电路系统，该系统包括算法初始存储模块、算法计算模块以及算法结果比较模块；该算法初始存储模块用于，接收并保存控制电路传送的算法初始化数据发送至算法计算模块；该算法计算模块用于，对所选择的算法计算电路进行使能以及初始化，利用算法计算电路以及对应的计算数据进行运算得到计算结果，并将计算结果发送至算法结果比较模块；该算法结果比较模块用于，将接收到的计算结果与算法选择数据对应的标准结果数据进行比较，并输出预警信号至控制电路；实现了对数字集成电路时序的监测，并在数字集成电路的时序异常时输出预警信号以使数字集成电路的控制电路可以进行相关的调整来保证电路可靠性及降低芯片整体功耗。

Description

一种时序预警电路系统、方法以及数字集成电路

技术领域

本申请实施例涉及数字集成电路技术领域，尤其涉及一种时序预警电路系统、方法以及数字集成电路。

背景技术

随着信息时代的到来，集成电路技术的迅猛发展，无论在工业、通讯、汽车、物联网、人工智能等各种场合，芯片都占据着不可或缺的地位，随之而来的是对芯片的要求也越来越高。对芯片可靠性方面提出了更加严格的要求，相关技术中的数字集成电路，由于工作环境的影响而导致电路工作频率异常后，电路的工作时序周期会产生异常，同时电路会产生较大的功耗，现有技术对工作时序周期不能准确控制，相应不能对电路产生的功耗进行控制。

发明内容

为了克服相关技术中存在的问题，本申请实施例提供了一种时序预警电路系统、方法以及数字集成电路。

第一方面，本申请实施例提供了一种时序预警电路系统，用于数字集成电路，所述数字集成电路包括控制电路，所述系统包括算法初始存储模块、算法计算模块以及算法结果比较模块；所述算法计算模块包括多个算法计算电路以及和所述算法计算电路对应的第一存储电路，所述第一存储电路预存有和所述算法计算电路对应的计算数据；所述算法结果比较模块包括比较电路和第二存储电路，所述第二存储电路预存有对应于每个所述算法计算电路的标准结果数据；

所述算法初始存储模块的数据输入端与所述控制电路电气连接，所述算法初始存储模块的数据输出端与所述算法计算模块的数据输入端电气连接；所述算法初始存储模块用于，接收并保存所述控制电路传送的算法初始化数据；及将所述算法初始化数据发送至所述算法计算模块；

所述算法计算模块的数据输出端与所述算法结果比较模块的数据输入端电气连接；所述算法计算模块用于，接收所述控制电路传送的算法选择数据；根据所述算法选择数据使能对应的算法计算电路；根据接收到的所述算法初始化数据对所述算法计算电路进行初始化；在接收到所述控制电路传送的算法启动信号后，利用所述算法计算电路以及对应的计算数据进行运算得到计算结果，并将所述计算结果发送至所述算法结果比较模块；

所述算法结果比较模块的数据输出端与所述控制电路电气连接；所述算法结果比较模块用于，接收所述控制电路传送的所述算法选择数据；将接收到的所述计算结果与所述算法选择数据对应的标准结果数据进行比较，根据比较结果输出预警信号至所述控制电路。

第二方面，本申请实施例还提供了一种数字集成电路，包括控制电路；及本申请任一实施例所述的一种时序预警电路系统。

第三方面，本申请实施例还提供了一种时序预警方法，用于数字集成电路，所述数字集成电路包括一种时序预警电路系统以及控制电路，所述系统包括算法初始存储模块、算法计算模块以及算法结果比较模块；所述方法包括：

所述算法初始存储模块接收并保存所述控制电路传送的算法初始化数据；所述算法计算模块接收所述控制电路传送的算法选择数据，并根据所述算法选择数据使能对应的算法计算电路；算法结果比较模块接收所述控制电路传送的所述算法选择数据；

所述算法初始存储模块将所述算法初始化数据发送至所述算法计算模块；

所述算法计算模块根据接收到的所述算法初始化数据对所述算法计算电路进行初始化；在接收到所述控制电路传送的算法启动信号后，利用所述算法计算电路以及对应的计算数据进行运算得到计算结果，并将所述计算结果发送至所述算法结果比较模块；

所述算法结果比较模块将接收到的所述计算结果与所述算法选择数据对应的标准结果数据进行比较，根据比较结果输出预警信号至所述控制电路。

第四方面，本申请实施例还提供了另一种时序预警方法，用于数字集成电路，所述数字集成电路包括一种时序预警电路系统、存储器以及控制电路，所述系统包括算法初始存储模块、算法计算模块以及算法结果比较模块；所述方法包括：

在数字集成电路上电后，算法初始存储模块接收并保存控制电路传送的从存储器读取的算法初始化数据；算法计算模块接收所述控制电路传送的从所述存储器读取的算法选择数据，并根据所述算法选择数据使能对应的算法计算电路；算法结果比较模块接收所述控制电路传送的从所述存储器读取的所述算法选择数据；

所述算法初始存储模块将所述算法初始化数据发送至所述算法计算模块；

所述算法计算模块根据接收到的所述算法初始化数据对所述算法计算电路进行初始化；在接收到所述控制电路发送的算法启动信号后，利用所述算法计算电路对相应的计算数据进行运算得到计算结果，并将所述计算结果发送至所述算法结果比较模块；

所述算法结果比较模块将接收到的所述计算结果与所述算法选择数据对应的标准结果数据进行比较，根据比较结果输出预警信号至所述控制电路。

本申请实施例中，一种时序预警电路系统，用于数字集成电路，该系统包括算法初始存储模块、算法计算模块以及算法结果比较模块；该算法初始存储模块用于，接收并保存控制电路传送的算法初始化数据；及将算法初始化数据发送至算法计算模块；该算法计算模块用于，根据算法选择数据使能对应的算法计算电路；对算法计算电路进行初始化后，利用算法计算电路以及对应的计算数据进行运算得到计算结果，并将计算结果发送至算法结果比较模块；该算法结果比较模块用于，将接收到的计算结果与算法选择数据对应的标准结果数据进行比较，根据比较结果输出预警信号至控制电路；实现了对数字集成电路的工作时序的监测，并在数字集成电路的时序异常时输出预警信号以使数字集成电路的控制电路可以进行相关的调整来保证电路可靠性以及降低芯片整体功耗。

附图说明

图1为本申请实施例提供的一种时序预警电路系统的示意图；

图2为本申请实施例提供的一种时序预警电路系统的算法初始存储模块的示意图；

图3为本申请实施例提供的一种时序预警电路系统的算法计算模块的示意图；

图4为本申请实施例提供的一种时序预警电路系统的算法结果比较模块的示意图；

图5为本申请实施例提供的一种时序预警方法的作用过程的示意图；

图6为本申请实施例提供的另一种时序预警方法的作用过程的示意图。

具体实施方式

下面结合附图和实施例对本申请实施例作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请实施例，而非对本申请实施例的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请实施例相关的部分而非全部结构。

本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个，也不能理解为指示或暗示相对重要性。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。此外，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”，“串联”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

随着信息时代的到来，集成电路技术的迅猛发展，无论在工业、通讯、汽车、物联网、人工智能等各种场合，芯片都占据着不可或缺的地位，随之而来的是对芯片的要求也越来越高。对芯片可靠性方面提出了更加严格的要求，相关技术中的数字集成电路，由于工作环境的影响而导致电路工作频率异常后，电路的工作时序周期会产生异常，同时电路会产生较大的功耗，现有技术对工作时序周期不能准确控制，相应不能对电路产生的功耗进行控制。

基于此，本申请实施例提供一种时序预警电路系统100，来解决对数字集成电路的时序异常进行预警的问题。

图1为本申请实施例提供的一种时序预警电路系统100的示意图，该时序预警电路系统100用于数字集成电路，数字集成电路包括控制电路200，时序预警电路系统100包括算法初始存储模块110、算法计算模块120以及算法结果比较模块130；算法计算模块120包括多个算法计算电路120b以及和算法计算电路120b对应的第一存储电路120c，第一存储电路120c预存有和算法计算电路120b对应的计算数据；算法结果比较模块130包括比较电路和第二存储电路130a，第二存储电路130a预存有对应于每个算法计算电路120b的标准结果数据。

值得说明的是，不同的应用场景下，数字集成电路所需的正常工作频率是不同的，该时序预警电路系统100作为硬件电路集成于数字集成电路中，因而该时序预警电路系统100与数字集成电路所使用的时钟频率是一致的，若该时序预警电路系统100因数字集成电路的时序周期变化而无法正常工作，则可以进一步判断数字集成电路的时序周期异常，数字集成电路处于频率异常的状态。

算法初始存储模块110的数据输入端与控制电路200电气连接，算法初始存储模块110的数据输出端与算法计算模块120的数据输入端电气连接。在一个实施例中，如图2所示，算法初始存储模块110包括多个D类型触发器110a，多个D类型触发器110a数量大于等于所述算法初始化数据的位宽。由于不同算法计算电路120b的初始化数据不同，数据的宽度也不同，因此算法初始存储模块110需要设置足够数量的D类型触发器110a来满足初始化数据的不同位宽的需求。例如，一种时序预警电路系统100设置了5种算法计算电路120b，分别对应位宽a₁，a₂，a₃，a₄，a₅，若a₁>2>3>4>5，那么算法初始存储模块110至少设置a₁个D类型触发器110a，这样才能确保初始化数据的成功存储。

算法初始存储模块110用于，接收并保存控制电路200传送的算法初始化数据；及将算法初始化数据发送至算法计算模块120；算法计算模块120的数据输出端与算法结果比较模块130的数据输入端电气连接；算法计算模块120用于，接收控制电路200传送的算法选择数据；选择电路120a根据算法选择数据使能对应的算法计算电路120b；根据接收到的算法初始化数据对算法计算电路120b进行初始化；在接收到控制电路200传送的算法启动信号后，利用算法计算电路120b以及对应的计算数据进行运算得到计算结果，并将计算结果发送至算法结果比较模块130。

在一个实施例中，如图3所示，算法计算模块120包括多个算法计算电路120b以及选择电路120a，算法计算电路120b包括基础运算电路以及时序补偿电路。基础运算电路可以是用户通过软件模拟算法计算来设计实现的，因物理器件自身属性以及制造工艺的差异，软件模拟设计出来的基础运算电路的运行效果与实际物理实现的运行效果存在差异，因此需要在基础运算电路物理实现后，通过时序补偿电路来进一步消除该差异，从而确保算法计算电路的正常功能。例如，用户需要一个正常工作频率不超过80MHz频率的算法计算电路120b，即该算法计算电路120b正常工作至少需要12.5ns的时序周期，那么通过软件模拟设计后，实际物理实现得到的算法计算电路120b可能只需要11.7ns的时序周期就可以正常工作，那么如果直接使用该算法计算电路120b的话，即使算法计算电路120b工作超过80MHz频率的状态，也还是有可能维持正常的工作状态，那么时序预警电路系统100将无法在频率超过80MHz时进行预警，因此，在实际物理实现后，该算法计算电路120b只能作为基础运算电路，剩余的0.8ns的时序周期误差需要通过时序补偿电路进行补偿，从而最终得到正常工作至少需要12.5ns的时序周期的算法计算电路120b，满足数字集成电流的预警要求。

在前述实施例的基础上，值得说明的是，由于不同的算法计算电路120b的正常工作频率不同，用户根据具体的应用场景确定数字集成电路的工作频率后，需要进一步确定所选用的算法计算电路120b，并将选用的结果通过数字集成电路的控制电路200通知时序预警电路系统100。例如，用户可以在数字集成电路进入工作状态后，通过外部物理设备将表征所选用的算法计算电路120b的算法选择数据以及初始化该算法计算电路120b所需的算法初始化数据输入到数据集成电路的控制电路200以使控制电路200将该算法选择数据以及算法初始化数据传送至时序预警电路系统100，其中算法初始化数据配置给算法初始存储模块110，算法选择数据配置给算法计算模块120以及算法结果比较模块130。又例如，用户可以在数字集成电路正式投入使用前，将表征所选用的算法计算电路120b的算法选择数据以及初始化该算法计算电路120b所需的算法初始化数据预存到数字集成电路的存储器300，这样数字集成电路上电进入工作状态后控制电路200可以根据预置指令直接读取存储器300中的算法选择数据以及算法初始化数据，并将该算法选择数据以及算法初始化数据传送至时序预警电路系统100。此外，每一个算法计算电路120b都会配置有一个对应的存储电路，每一个算法计算电路120b对应的计算数据都是提前预置在存储电路中，在接收到算法启动信号后，所选择算法计算电路120b会根据对应的计算数据计算得到一个计算结果，在数字集成电路时序正常的情况下，每一次的计算结果应该都是一致且准确的。此外，算法计算电路120b在没有接收到算法启动信号的时候不会启动计算，可以节省时序预警电路系统100所产生的功耗。

算法结果比较模块130的数据输出端与控制电路200电气连接；算法结果比较模块130用于，接收控制电路200传送的算法选择数据；将接收到的计算结果与算法选择数据对应的标准结果数据进行比较，根据比较结果输出预警信号至控制电路200。

在一个实施例中，如图4所示，算法结果比较模块130包括比较器130b以及D类型触发器130c，比较器130b将接收到的计算结果与算法选择数据对应的标准结果数据进行比较后会输出不同的预警信号，该预警信号可以通过D类型触发器130c进行锁存，并输出到控制电路200，D类型触发器130c的锁存作用可以有效减少因环境因素干扰而产生错误的预警信号。

在前述实施例的基础上，值得说明的是，每个算法计算电路120b根据对应的计算数据计算出的标准结果数据都是通过存储电路提前预置在算法结果比较模块130中，算法结果比较模块130可以根据所接收到的算法选择数据匹配对应的标准结果数据来进行比较，并根据比较结果的不同输出预警信号。

在一个实施例中，时序预警电路系统100内置的多个算法计算电路120b的算法类型可以包括三角函数、除法、开平方根、循环冗余校验以及AES加密。每一个算法计算电路120b进行正常工作所需的时序周期是不同的，因此可以将能确保算法计算电路120b正常工作的最小时序周期作为数字集成电路正常工作的时序周期预警点，一旦数字集成电路的时序周期低于该最小时序周期，则可以认为数字集成电路处于频率异常的状态。例如，数字集成电路正常工作频率不能超过100MHz，那么可以选择同样正常工作频率不能超过100MHz的三角函数计算电路，在给定计算数据的情况下，三角函数计算电路正常工作应该得到同样的正常计算结果，将100MHz的频率换算成10ns的时序周期，三角函数计算电路的每次计算需要多个时序周期，每个时序周期都至少需要10ns。然而一旦数字集成电路的频率发生异常，比如，达到了120MHz，那么时序周期将小于10ns，也就意味着三角函数计算电路无法计算出正确的结果，因而可以根据计算结果与标准结果数据作比较进一步判定数字集成电路处于异常状态，并输出预警信号至控制电路200以使控制电路200可以判断电路是处于安全工作区还是处于亚健康工作区，进而通过相应的升压或降频等手段使数字集成电路回到安全工作区，以此来提高数字集成电路工作的可靠性，也降低数字集成电路的整体功耗。

在前述实施例的基础上，可能的实施方式还包括，预警信号包括用于表征正常的低电平信号和用于表征异常的高电平信号；低电平信号在计算结果与标准结果数据一致时输出，高电平信号在计算结果与标准结果数据不一致时输出。本实施例通过高低电平信号的输出，以简单的方式实现了对时序预警的输出。

本申请实施例还提供一种数字集成电路，包括控制电路200；及本申请任一实施例所述的一种时序预警电路系统100。

在一个实施例中，数字集成电路还包括存储器300，存储器300内预存有算法初始化数据以及算法选择数据；控制电路200在数字集成电路上电后，从存储器300中读取算法初始化数据以及算法选择数据，并传送给时序预警电路系统100。本实施例的数字集成电路具备对工作时序的监测，实现了在数字集成电路的时序异常时输出预警信号以使数字集成电路的控制电路200可以进行相关的调整来保证电路可靠性以及降低芯片整体功耗。此外，设置存储器300的预存操作也可以使数字集成电路在投入使用后无需人工再作算法初始化数据以及算法选择数据的配置，减少因人工失误而导致配置异常的情况。

本申请实施例还提供一种时序预警方法，该方法用于数字集成电路，数字集成电路包括一种时序预警电路系统100以及控制电路200，时序预警电路系统100包括算法初始存储模块110、算法计算模块120以及算法结果比较模块130；结合图5，该方法包括：

算法初始存储模块110接收并保存控制电路200传送的算法初始化数据；算法计算模块120接收控制电路200传送的算法选择数据，并根据算法选择数据使能对应的算法计算电路120b；算法结果比较模块130接收控制电路200传送的算法选择数据；

算法初始存储模块110将算法初始化数据发送至算法计算模块120；

算法计算模块120根据接收到的算法初始化数据对算法计算电路120b进行初始化；在接收到控制电路200传送的算法启动信号后，利用算法计算电路120b以及对应的计算数据进行运算得到计算结果，并将计算结果发送至算法结果比较模块130；

算法结果比较模块130将接收到的计算结果与算法选择数据对应的标准结果数据进行比较，根据比较结果输出预警信号至控制电路200。

本实施例的方法实现了在数字集成电路的时序异常时输出预警信号以使数字集成电路的控制电路200可以进行相关的调整来保证电路可靠性以及降低芯片整体功耗。

本申请实施例还提供另一种时序预警方法，用于数字集成电路，数字集成电路包括一种时序预警电路系统100、存储器300以及控制电路200，时序预警电路系统100包括算法初始存储模块110、算法计算模块120以及算法结果比较模块130；结合图6，该方法包括：

在数字集成电路上电后，算法初始存储模块110接收并保存控制电路200传送的从存储器300读取的算法初始化数据；算法计算模块120接收控制电路200传送的从存储器300读取的算法选择数据，并根据算法选择数据使能对应的算法计算电路120b；算法结果比较模块130接收控制电路200传送的从存储器300读取的算法选择数据；

算法初始存储模块110将算法初始化数据发送至算法计算模块120；

算法计算模块120根据接收到的算法初始化数据对算法计算电路120b进行初始化；在接收到控制电路200发送的算法启动信号后，利用算法计算电路120b对相应的计算数据进行运算得到计算结果，并将计算结果发送至算法结果比较模块130；

算法结果比较模块130将接收到的计算结果与算法选择数据对应的标准结果数据进行比较，根据比较结果输出预警信号至控制电路200。

本实施例的方法实现了在数字集成电路的时序异常时输出预警信号以使数字集成电路的控制电路200可以进行相关的调整来保证电路可靠性以及降低芯片整体功耗。此外，设置存储器300的预存操作也可以使数字集成电路在投入使用后无需人工再作算法初始化数据以及算法选择数据的配置，减少因人工失误而导致配置异常的情况。

本申请实施例中的时序预警方法用于前文所述的时序预警电路系统100，在时序预警电路系统100的实施例中已对整个方案进行详细描述，时序预警方法中未尽的描述，可以参考前文时序预警电路系统100的实施例，时序预警方法具备相同的技术效果。

需要说明的是，本方案中对各步骤的编号仅用于描述本方案的整体设计框架，不表示步骤之间的必然先后关系。在整体实现过程符合本方案整体设计框架的基础上，均属于本方案的保护范围，描述时文字形式上的先后顺序不是对本方案具体实现过程的排他限定。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种时序预警电路系统，用于数字集成电路，所述数字集成电路包括控制电路，其特征在于，所述系统包括算法初始存储模块、算法计算模块以及算法结果比较模块；所述算法计算模块包括多个算法计算电路以及和所述算法计算电路对应的第一存储电路，所述第一存储电路预存有和所述算法计算电路对应的计算数据；所述算法结果比较模块包括比较电路和第二存储电路，所述第二存储电路预存有对应于每个所述算法计算电路的标准结果数据；

所述算法初始存储模块的数据输入端与所述控制电路电气连接，所述算法初始存储模块的数据输出端与所述算法计算模块的数据输入端电气连接；所述算法初始存储模块用于，接收并保存所述控制电路传送的算法初始化数据；及将所述算法初始化数据发送至所述算法计算模块；

所述算法计算模块的数据输出端与所述算法结果比较模块的数据输入端电气连接；所述算法计算模块用于，接收所述控制电路传送的算法选择数据；根据所述算法选择数据使能对应的算法计算电路；根据接收到的所述算法初始化数据对所述算法计算电路进行初始化；在接收到所述控制电路传送的算法启动信号后，利用所述算法计算电路以及对应的计算数据进行运算得到计算结果，并将所述计算结果发送至所述算法结果比较模块；

所述算法结果比较模块的数据输出端与所述控制电路电气连接；所述算法结果比较模块用于，接收所述控制电路传送的所述算法选择数据；将接收到的所述计算结果与所述算法选择数据对应的标准结果数据进行比较，根据比较结果输出预警信号至所述控制电路。

2.根据权利要求1所述的系统，其特征在于，所述算法初始存储模块包括多个D类型触发器，所述多个D类型触发器数量大于等于所述算法初始化数据的位宽。

3.根据权利要求1所述的系统，其特征在于，所述多个算法计算电路的算法类型包括三角函数、除法、开平方根、循环冗余校验以及AES加密。

4.根据权利要求1所述的系统，其特征在于，每个所述算法计算电路包括基础运算电路以及时序补偿电路。

5.根据权利要求1所述的系统，其特征在于，所述比较电路包括比较器以及D类型触发器。

6.根据权利要求1所述的系统，其特征在于，所述预警信号包括用于表征正常的低电平信号和用于表征异常的高电平信号；所述低电平信号在所述计算结果与所述标准结果数据一致时输出，所述高电平信号在所述计算结果与所述标准结果数据不一致时输出。

7.一种数字集成电路，其特征在于，包括控制电路；及权利要求1至6任一项所述的系统。

8.根据权利要求7所述的数字集成电路，其特征在于，所述数字集成电路还包括存储器，所述存储器内预存有算法初始化数据以及算法选择数据；所述控制电路在所述数字集成电路上电后，从所述存储器中读取所述算法初始化数据以及所述算法选择数据。

9.一种时序预警方法，用于数字集成电路，所述数字集成电路包括一种时序预警电路系统以及控制电路，所述系统包括算法初始存储模块、算法计算模块以及算法结果比较模块；其特征在于，所述方法包括：

所述算法初始存储模块接收并保存所述控制电路传送的算法初始化数据；所述算法计算模块接收所述控制电路传送的算法选择数据，并根据所述算法选择数据使能对应的算法计算电路；算法结果比较模块接收所述控制电路传送的所述算法选择数据；

所述算法初始存储模块将所述算法初始化数据发送至所述算法计算模块；

所述算法计算模块根据接收到的所述算法初始化数据对所述算法计算电路进行初始化；在接收到所述控制电路传送的算法启动信号后，利用所述算法计算电路以及对应的计算数据进行运算得到计算结果，并将所述计算结果发送至所述算法结果比较模块；

所述算法结果比较模块将接收到的所述计算结果与所述算法选择数据对应的标准结果数据进行比较，根据比较结果输出预警信号至所述控制电路。

10.一种时序预警方法，用于数字集成电路，所述数字集成电路包括一种时序预警电路系统、存储器以及控制电路，所述系统包括算法初始存储模块、算法计算模块以及算法结果比较模块；其特征在于，所述方法包括：

在数字集成电路上电后，算法初始存储模块接收并保存控制电路传送的从存储器读取的算法初始化数据；算法计算模块接收所述控制电路传送的从所述存储器读取的算法选择数据，并根据所述算法选择数据使能对应的算法计算电路；算法结果比较模块接收所述控制电路传送的从所述存储器读取的所述算法选择数据；

所述算法初始存储模块将所述算法初始化数据发送至所述算法计算模块；

所述算法计算模块根据接收到的所述算法初始化数据对所述算法计算电路进行初始化；在接收到所述控制电路发送的算法启动信号后，利用所述算法计算电路对相应的计算数据进行运算得到计算结果，并将所述计算结果发送至所述算法结果比较模块；

所述算法结果比较模块将接收到的所述计算结果与所述算法选择数据对应的标准结果数据进行比较，根据比较结果输出预警信号至所述控制电路。

Images