CN111157878A - 焊点测试结构及其测试方法 - Google Patents

Abstract

本发明涉及一种焊点测试结构及其测试方法，用于测试芯片与PCB板之间的焊接引脚，包括信号发送模组、传输链路模组和测试分析模组。本发明通过信号发送模组产生并发送测试信号至第一焊接引脚；再通过传输链路模组将所述测试信号从第一焊接引脚传输至所述测试分析模组，并根据所述焊点的阻值，产生相应的信号传输延迟；最后使用所述测试分析模组测试所述信号传输的延迟时间，并根据所述延迟时间和传输链路模组中的元件参数，获取测试焊点的阻值。本发明基于延迟时间的测量方法，准确地评价了焊接引脚的焊点退化情况，降低了环境因素对测试结果的影响。

Description

焊点测试结构及其测试方法

技术领域

本发明涉及芯片制造技术领域，特别是涉及一种焊点测试结构及其测试方法。

背景技术

随着芯片集成度的不断提升，芯片晶粒与封装的形式逐步变化，尤其是高密度集成CoWoS(Chip on wafer on Substrate)、多晶圆堆叠(WoW，wafer on wafer)等封装技术出现，需要将芯片的设定引脚焊接在PCB板上，以形成芯片的集成，因此导致芯片内部也存在多层基板和焊点。

温度等因素会导致芯片内部基板、外部PCB在温度的影响下发生形变，尤其是大尺寸芯片的焊点受到拉伸与压缩的力较大，从而迫使焊点产生裂纹，裂纹不断累积会导致焊点发生分离，从而导致焊点失效，引起集成电路工作失效。由于焊点失效过程是一个缓慢的过程，因此可以对焊点失效过程进行监测，实现对断裂的提前预警。

X射线测试是一种测试精度较高的直接扫描式的焊点检测方法，但是需要X光检测设备进行支持，缺乏灵活性和便捷性。进一步地，技术人员利用焊球与焊点的电阻和寄生电容，在芯片内部设置环形振荡器，使环形振荡器产振荡，焊点退化会导致其电阻增大，而环形振荡器的振荡频率与焊点的阻值直接相关，因此可以通过监测振荡频率的变化，发现焊点的变化。但是，环形振荡器对环境温度、电压等条件的变化非常敏感，导致其测量频率变化因素无法直接归因于焊点的退化，导致对焊点阻值的变化不敏感。

发明内容

基于此，有必要针对目前焊点退化的检测结构和检测方法易受环境因素影响，导致测试精度不足的问题，提供一种焊点测试结构及其测试方法。

为了实现本发明的目的，本发明采用如下技术方案：

一种焊点测试结构，用于测试芯片与PCB板之间的焊接引脚，包括：

信号发送模组，用于产生并发送测试信号至第一焊接引脚；

传输链路模组，用于将所述测试信号从第一焊接引脚传输至所述测试分析模组，并根据所述焊点的阻值，产生相应的信号传输延迟；

测试分析模组，用于测试所述信号传输的延迟时间，并根据所述延迟时间和传输链路模组中的元件参数，获取测试焊点的阻值。

在其中一个实施例中，所述传输链路模组包括外部传输链路，用于传输所述测试信号，并产生信号传输延迟，所述外部传输链路包括：

焊点短接线，设于待测试的第一焊接引脚和第二焊接引脚之间，用于传输测试信号；

电容，所述电容的一端与所述焊点短接线连接，另一端接地，所述电容与测试焊点的寄生电阻共同产生信号传输延迟。

在其中一个实施例中，所述焊点测试结构还包括：

内部传输链路，设于第一焊接引脚与多路复用器的第一输入端之间；

多路复用器，所述多路复用器的第一输入端连接所述内部传输链路的第一焊接引脚，第二输入端连接所述外部传输链路的第二焊接引脚，所述多路复用器的输出端连接所述测试分析模组的输入端。

在其中一个实施例中，所述测试分析模组包括：

与门，所述与门的第一输入端连接所述信号发送模组的输出端，第二输入端连接所述传输链路模组的输出端，所述与门的输出端连接延迟测试模块的输入端；

延迟测试模块，用于测试并输出所述信号传输的延迟时间。

在其中一个实施例中，所述延迟测试模块包括：

延时链，所述延时链包括多个串行设置的延时单元；

寄存器组，所述寄存器组包括多个寄存器，所述寄存器与所述延时单元一一对应，用于锁存相应延时单元的输出数据；

数据转换器，与所述寄存器组连接，用于将所述寄存器组锁存的数据转换为信号传输的延迟时间。

在其中一个实施例中，所述测试分析模组包括至少两个并行设置的所述延迟测试模块，所述测试分析模组还包括：

数据融合模块，与所述至少两个延迟测试模块连接，用于接收所述至少两个延迟测试模块输出的延迟时间，并根据所述延迟时间和设定的计算逻辑，获取加权延迟时间；

判定模块，用于根据所述加权延迟时间和预设的时间阈值，输出相应的判定信号。

在其中一个实施例中，所述延迟测试模块包括：

延时链，所述延时链包括多个串行设置的延时单元；

寄存器组，所述寄存器组包括多个寄存器，所述寄存器与所述延时单元一一对应，用于锁存相应延时单元的输出数据；

数据监测器，用于监测设定的寄存器的锁存数据，并根据所述监测结果输出相应的信号。

在其中一个实施例中，所述延时单元采用反相器电路、缓存器电路、进位链电路和逻辑门电路中的一种。

在其中一个实施例中，所述信号发送模组发送的测试信号为设定的序列信号。

本发明的技术方案还提供了一种焊点测试方法，包括：

校准延时链，获取延时测量矩阵；

激活内部传输链路，获取测试信号的内部延迟时间；

激活外部传输链路，获取测试信号的外部延迟时间；

根据所述内部延迟时间和外部延迟时间，获取焊点延迟时间；

根据所述焊点延迟时间，获取焊点阻值。

在其中一个实施例中，所述获取焊点延迟时间的步骤后，还包括：

预设一时间阈值；

比较所述焊点延迟时间与时间阈值，若所述焊点延迟时间大于时间阈值，输出预警信号，否则重复所述获取内部延迟时间、外部延迟时间和焊点延迟时间的步骤。

上述焊点测试结构，用于测试芯片与PCB板之间的焊接引脚，包括信号发送模组、传输链路模组和测试分析模组。本发明通过信号发送模组产生并发送测试信号至第一焊接引脚；再通过传输链路模组将所述测试信号从第一焊接引脚传输至所述测试分析模组，并根据所述焊点的阻值，产生相应的信号传输延迟；最后使用所述测试分析模组测试所述信号传输的延迟时间，并根据所述延迟时间和传输链路模组中的元件参数，获取测试焊点的阻值。本发明基于焊接引脚的焊点退化会导致的阻值增大的现象，通过传输链路模组中的电路设计，将阻值变化转换为信号传输时的延迟时间变化，再通过测试分析模组中的数字电路设计，获取准确的信号延迟时间，并通过延迟时间和传输链路模组中的元件参数，逆向推算获得了准确的焊接引脚的焊点阻值，从而准确地评价焊接引脚的焊点退化情况，降低了环境因素对测试结果的影响。

附图说明

图1为一实施例中的焊点测试结构的示意图；

图2为一实施例中的包含外部传输链路的焊点测试结构的示意图；

图3为图2实施例中的外部传输链路的等效电路图；

图4为一示例中的信号传输延迟时间的仿真结果图；

图5为另一示例中的信号传输延迟时间的仿真结果图；

图6为一实施例中的包含内部和外部传输链路的焊点测试结构的示意图；

图7为一实施例中的测试分析模组的结构和连接示意图；

图8为一实施例中的包括多个延迟测试模块的焊点测试结构的示意图；

图9为另一实施例中的测试分析模组的结构和连接示意图；

图10为一实施例中的焊点测试方法的流程图；

图11为一实施例中的激活内部传输链路的示意图；

图12为一实施例中的激活外部传输链路的示意图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

在本发明的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

图1是一实施例中的焊点测试结构的示意图，测试芯片焊接于PCB板上，并将设定的焊接引脚Pin1、Pin2与PCB板上的对应点进行互联，本实施例中的焊点测试结构用于测试芯片与PCB板之间的所述焊接引脚，对焊接引脚的焊点退化情况进行实时的精确监测，从而防止焊点失效导致的集成电路失效。如图1所示，本实施例的焊点测试结构包括：

信号发送模组100，用于产生并发送测试信号至第一焊接引脚Pin1；

传输链路模组200，用于将所述测试信号从第一焊接引脚Pin1传输至所述测试分析模组300，并根据所述焊点的阻值，产生相应的信号传输延迟；

测试分析模组300，用于测试所述信号传输的延迟时间，并根据所述延迟时间和传输链路模组200中的元件参数，获取测试焊点的阻值。

本发明基于焊接引脚的焊点退化会导致的阻值增大的现象，通过传输链路模组200中的模拟电路设计，将阻值变化转换为信号传输时的延迟时间变化，再通过测试分析模组300中的数字电路设计，获取准确的信号延迟时间，并通过延迟时间和传输链路模组200中的元件参数，逆向推算获得焊接引脚处的阻值，从而准确评价焊接引脚的焊点退化情况。与传统技术的环形振荡器结构相比，本实施例中的焊点测试结构的各个组件受环境因素的影响更小，因此可以降低环境因素对测试结果的影响。

在一实施例中，如图2所示，所述传输链路模组200包括外部传输链路210，用于传输所述测试信号，并产生信号传输延迟，所述外部传输链路210包括：

焊点短接线211，设于待测试的第一焊接引脚Pin1和第二焊接引脚Pin2之间，用于传输测试信号；

电容212，所述电容212的一端与所述焊点短接线211连接，另一端接地，所述电容212与测试焊点的寄生电阻共同产生信号传输延迟。

如图3所示为图2实施例中的外部传输链路210的等效电路图。其中两个焊接引脚中可以发送信号的引脚定义为第一焊接引脚Pin1，可以等效为一个信号发送源；可以接收信号的引脚定义为第二焊接引脚Pin2，可以等效为一个信号接收源。第一焊接引脚Pin1处存在寄生电阻R1，第二焊接引脚Pin2处存在寄生电阻R2，两个所述寄生电阻R1和R2串联在外部传输链路210上，所述寄生电阻R1、寄生电阻R2和电容212共同构成RC延时网络，从而对传输的信号进行延时。根据RC延时网络的延时原理可知，电容212越大，充电至相同电压所需的电荷越多，延迟时间越长；电阻越大，充电电流越小，延迟时间越长。因此，需要根据焊点的实际阻值变化范围，选择恰当的电容212，从而快速、准确的获得焊接引脚的焊点阻值变化情况。

在本示例中，所述电容212的电容值为10nF，以1.8V的脉冲信号为例，图4～图5为所述等效电路的信号传输延迟时间的仿真结果，如图4所示，当寄生电阻R1和R2的阻值均为1mΩ时，信号延迟时间小于100ps，如图5所示，当焊点退化导致寄生电阻R1和R2的阻值均增大为10mΩ时，相应的信号延迟时间延长至大于500ps。从此仿真结果也可以发现，信号延迟时间与寄生电阻R1和R2的阻值存在对应关系，可以通过测量接收到信号的延迟时间，反向推断出寄生电阻的变化，从而反映焊点的退化情况。

在一实施例中，如图6所示，所述焊点测试结构还包括：

内部传输链路220，设于第一焊接引脚Pin1与多路复用器230的第一输入端S1之间，用于获取测试分析模组300的内部延迟时间；

多路复用器230，所述多路复用器230的第一输入端S1连接所述内部传输链路220的第一焊接引脚Pin1，第二输入端S2连接所述外部传输链路210的第二焊接引脚Pin2，所述多路复用器230的输出端D连接所述测试分析模组300的输入端。

除所述外部传输链路210以外，本实施例中还设置了内部传输链路220，这是由于虽然前述实施例中的焊点测试结构已经比传统技术的结构受环境因素的影响更小，但是环境温度、电压等因素实际上也会对所述测试分析模组300存在一定的影响，因此本实施例中设置内部传输链路220，可以通过内部延迟时间校正的方法进一步减少环境因素对测试结果的影响。

具体地，本实施例先通过多路复用器230激活内部传输链路220，获取测试分析模组300自身固有的内部延迟时间，再通过多路复用器230激活外部传输链路210，获取外部延迟时间，以内部延迟时间作为基准，从而剔除外部延迟时间中环境因素造成的延迟，校正获得更加准确的焊点寄生电阻导致的焊点延迟时间。

在一实施例中，如图7所示，所述测试分析模组300包括：

与门310，所述与门310的第一输入端连接所述信号发送模组100的输出端，第二输入端连接所述传输链路模组200的输出端，所述与门310的输出端连接延迟测试模块320的输入端；

延迟测试模块320，用于测试并输出所述信号传输的延迟时间。

本实施例所述信号发送模组100在时钟信号的控制下发送上升沿脉冲的测试信号，该脉冲信号被分为两路，一路脉冲信号到达所述与门310的第一输入端，并使能所述与门310；另一路脉冲信号经过所述传输链路模组200的延迟和所述多路复用器230后，到达与门310的第二输入端，当与门310的两个输入端均为高电平时，高电平信号进入所述延迟测试模块320，再获取所述高电平信号在延时测试模块中的传递时间，进而获得所述测试信号在传输链路模组200上的延迟时间。

在如图7所示的实施例中，所述延迟测试模块320包括：

延时链321，所述延时链321包括多个串行设置的延时单元3211；

寄存器组322，所述寄存器组322包括多个寄存器3221，所述寄存器3221与所述延时单元3211一一对应，用于锁存相应延时单元3211的输出数据；

数据转换器323，与所述寄存器组322连接，用于将所述寄存器组322锁存的数据转换为信号传输的延迟时间。

传统的信号传输延迟方法通常使用时钟计数来进行测量，那么测试结果必然为N个时钟周期，测量精度为时钟周期，而时钟周期受限于芯片工作频率，因此时钟周期通常较大。在本实施例中，所测试的延迟时间通常为ps量级，如一示例中，延迟时间为25ps，若使用时钟计数的方法进行测量，需要时钟频率为1/25ps＝40GHz，对于芯片而言，该时钟频率无法实现。

所以在本实施例中，使用测试精度更高的延时链321配合寄存器组322的方式进行测量。本实施例中的延时单元3211采用反相器电路、缓存器电路、进位链电路和逻辑门电路中的一种，采用以上任一电路形成的延时单元3211的延时较小，单个延时单元3211的延迟时间可以达到20ps以内，因此可以实现比时钟计数更高的测试精度，更加准确的反映信号在延时链321上的传递时间，其中，所述延时单元的数量应当不小于时钟周期与单个延时单元3211的延迟时间的比值，防止测试结果超出延时链321的测试量程。

在一示例中，为了进一步提高延迟时间的测量精度，如图8所示，所述测试分析模组300包括至少两个并行设置的所述延迟测试模块320，所述测试分析模组300还包括：

数据融合模块330，与所述至少两个延迟测试模块320连接，用于接收所述至少两个延迟测试模块320输出的延迟时间，并根据所述延迟时间和设定的计算逻辑，获取加权延迟时间；

判定模块340，用于根据所述加权延迟时间和预设的时间阈值，输出相应的判定信号。

对于一个延迟测试模块320而言，内部延时链321中的各延时单元3211会存在一定的偏差，使每个延时单元3211的延迟略有不同，进而导致每一个延时单元3211的输出变化对应的延迟变化也不相同。而本实施例中，设置多个并行的延迟测试模块320，先通过对多条延时链321的前期测试，获取每条延时链321的每个延时单元3211的延时量，进而得到一个延时测量矩阵，再使用数据融合模块330根据延时测量矩阵对每条延时链321的测试结果进行组合和校正，获取比单条延时链321更加准确的延迟时间测试结果。

在另一实施例中，如图9所示，所述延迟测试模块320包括：

延时链321，所述延时链321包括多个串行设置的延时单元3211；

寄存器组322，所述寄存器组322包括多个寄存器3221，所述寄存器3221与所述延时单元3211一一对应，用于锁存相应延时单元3211的输出数据；

数据监测器324，用于监测设定的寄存器3221的锁存数据，并根据所述监测结果输出相应的信号。

本实施例通过所述数据监测器324，直接监测固定位置的寄存器3221的输出结果，如图9中所示的监测第三个寄存器和第四个寄存器，当判定所监测寄存器的输出结果满足焊点退化的预警条件时，输出预警信号，从而简化了延迟测试模块320的电路结构和测试逻辑。

在一示例中，所述信号发送模组100发送的测试信号为单个上升沿脉冲信号，用于单次测量延迟时间。在另一示例中，所述信号发送模组100发送的测试信号为设定的序列信号，如一占空比为50％、具有五个上升沿脉冲、总长度为10ns的序列信号，其中所述占空比、脉冲个数和总长度可以根据实际的延迟时间进行恰当的选择，本示例中通过所述序列信号可以进行延迟时间的多次测量，从而进一步提高测试精度。

如图10所示为一实施例中的焊点测试方法的流程图，包括以下步骤：

S100：校准延时链321，获取延时测量矩阵；

S200：激活内部传输链路220，获取测试信号的内部延迟时间；

S300：激活外部传输链路210，获取测试信号的外部延迟时间；

S400：根据所述内部延迟时间和外部延迟时间，获取焊点延迟时间；

S500：根据所述焊点延迟时间，获取焊点阻值。

此处以多条延时链321配合数据融合模块330的焊点测试结构进一步解释所述测试步骤，在S100步骤中，先在芯片使用前进行延时链321校准，利用外部信号对所述延时链321进行测量。假设延迟测试模块320中包括M条延时链321，每条延时链321包括N个延时单元3211，那么通过所述延时链321测量，可以获得第i条延时链321中第一延时单元～第N延时单元中各个延时单元3211的延时量td1～tdN，并形成每一条延时链321的延时矢量Si＝{td1,….,tdN}i，则M条延时链321共同构成以下M行N列的延时测量矩阵S：

如图11所示为S200步骤中通过多路复用器230激活的内部传输链路220，加粗线路为所述测试信号经过内部传输链路220的传输路径的示意图。信号发送模组100在时钟信号的控制下，发送一个上升沿脉冲测试信号，所述测试信号被分为两路，一路信号用于使能与门310，使高电平信号能通过由延时单元3211串联构成的延时链321；另一路信号通过多路复用器230，并沿着每条延时链321内部第一延时单元→第N延时单元的方向传递。当时钟信号的下一个上升沿到达时，寄存器组322的寄存器3221锁存相应延时单元3211的输出值；通过数据转换器323，统计每个寄存器组322内部数据矢量Ni(i∈[1，M])，该数据矢量由多个1和多个0构成，信号到达的寄存器内部数据为1，信号未到达的寄存器内部数据为0，如一示例中共有五个寄存器，信号到达第三个寄存器，那么所述内部数据矢量Ni为{1,1,1,0,0}，再利用所述延时测量矩阵S计算每条延时链321上的延迟时间，并对多条延时链321的数据进行融合，获得此时的延迟时间矩阵Tthis：

即Tthis中每一行为第i条延时链321中Ni矢量中数值为1的延时单元3211的延时之和。每个所述测试芯片根据其自身特性，具有初始延时矩阵Tthis_init，测试芯片安装后，先获取其初始延时矩阵Tthis_init。对比所述延时时间矩阵Tthis和初始延时矩阵Tthis_init，可以得到时延变化比例系数矩阵K：

利用该比例系数矩阵K修正所述延时测量矩阵S，可以获得如下的修正测量矩阵S’＝K.*S，所述修正测量矩阵S’用于消除温度、电压对延时时间测量结果的影响：

在S300步骤中，激活外部传输链路210进行外部延时测量(如图12所示)，信号发送模组100在时钟信号的控制下，发送一个上升沿脉冲测试信号，所述测试信号被分为两路，一路信号用于使能与门310，使高电平信号能通过由延时单元3211串联构成的延时链321；另一路信号通过第一焊接引脚Pin1-第二焊接引脚Pin2-多路复用器230，并沿着每条延时链321内部第一延时单元→第N延时单元的方向传递。当时钟信号的下一个上升沿到达时，寄存器组322的寄存器3221锁存相应延时单元3211的输出值；通过数据转换器323，统计每个寄存器组322内部数据矢量Ci(i∈[1，M])。

在S400步骤中，利用修正测量矩阵S’计算此时的延时时间tdelay：

其中，mean(Tdelay^T)表示求解Tdelay^T中每一列元素的平均值。

在S500中基于所述焊点延迟时间tdelay，利用信号RC网络延迟计算方法，通过预设的电容212的电容值，可以计算获得焊接引脚的焊点阻值。

在一实施例中，所述S400步骤中获取焊点延迟时间的步骤后，还包括：

S510：预设一时间阈值；

S520：比较所述焊点延迟时间与时间阈值，若所述焊点延迟时间大于时间阈值，输出预警信号，否则重复所述获取内部延迟时间、外部延迟时间和焊点延迟时间的步骤。

本实施例通过预设一时间阈值的预警条件，实现对焊接引脚的焊点阻值的实时监控和警示，从而及时发现芯片中焊接引脚的退化情况，进行相应的焊点修补或芯片更换，有效地避免了焊点失效导致的芯片失效问题。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种焊点测试结构，用于测试芯片与PCB板之间的焊接引脚，其特征在于，包括：

信号发送模组，用于产生并发送测试信号至第一焊接引脚；

传输链路模组，用于将所述测试信号从第一焊接引脚传输至所述测试分析模组，并根据所述焊点的阻值，产生相应的信号传输延迟；

测试分析模组，用于测试所述信号传输的延迟时间，并根据所述延迟时间和传输链路模组中的元件参数，获取测试焊点的阻值。

2.根据权利要求1所述的焊点测试结构，其特征在于，所述传输链路模组包括外部传输链路，用于传输所述测试信号，并产生信号传输延迟，所述外部传输链路包括：

焊点短接线，设于待测试的第一焊接引脚和第二焊接引脚之间，用于传输测试信号；

电容，所述电容的一端与所述焊点短接线连接，另一端接地，所述电容与测试焊点的寄生电阻共同产生信号传输延迟。

3.根据权利要求2所述的焊点测试结构，其特征在于，所述焊点测试结构还包括：

内部传输链路，设于第一焊接引脚与多路复用器的第一输入端之间；

多路复用器，所述多路复用器的第一输入端连接所述内部传输链路的第一焊接引脚，第二输入端连接所述外部传输链路的第二焊接引脚，所述多路复用器的输出端连接所述测试分析模组的输入端。

4.根据权利要求3所述的焊点测试结构，其特征在于，所述测试分析模组包括：

与门，所述与门的第一输入端连接所述信号发送模组的输出端，第二输入端连接所述传输链路模组的输出端，所述与门的输出端连接延迟测试模块的输入端；

延迟测试模块，用于测试并输出所述信号传输的延迟时间。

5.根据权利要求4所述的焊点测试结构，其特征在于，所述延迟测试模块包括：

延时链，所述延时链包括多个串行设置的延时单元；

寄存器组，所述寄存器组包括多个寄存器，所述寄存器与所述延时单元一一对应，用于锁存相应延时单元的输出数据；

数据转换器，与所述寄存器组连接，用于将所述寄存器组锁存的数据转换为信号传输的延迟时间。

6.根据权利要求5所述的焊点测试结构，其特征在于，所述测试分析模组包括至少两个并行设置的所述延迟测试模块，所述测试分析模组还包括：

数据融合模块，与所述至少两个延迟测试模块连接，用于接收所述至少两个延迟测试模块输出的延迟时间，并根据所述延迟时间和设定的计算逻辑，获取加权延迟时间；

判定模块，用于根据所述加权延迟时间和预设的时间阈值，输出相应的判定信号。

7.根据权利要求4所述的焊点测试结构，其特征在于，所述延迟测试模块包括：

延时链，所述延时链包括多个串行设置的延时单元；

寄存器组，所述寄存器组包括多个寄存器，所述寄存器与所述延时单元一一对应，用于锁存相应延时单元的输出数据；

数据监测器，用于监测设定的寄存器的锁存数据，并根据所述监测结果输出相应的信号。

8.根据权利要求5～7任一项所述的焊点测试结构，其特征在于，所述延时单元采用反相器电路、缓存器电路、进位链电路和逻辑门电路中的一种。

9.根据权利要求1所述的焊点测试结构，其特征在于，所述信号发送模组发送的测试信号为设定的序列信号。

10.一种焊点测试方法，包括：

校准延时链，获取延时测量矩阵；

激活内部传输链路，获取测试信号的内部延迟时间；

激活外部传输链路，获取测试信号的外部延迟时间；

根据所述内部延迟时间和外部延迟时间，获取焊点延迟时间；

根据所述焊点延迟时间，获取焊点阻值。

11.根据权利要求10所述的焊点测试方法，其特征在于，所述获取焊点延迟时间的步骤后，还包括：

预设一时间阈值；

比较所述焊点延迟时间与时间阈值，若所述焊点延迟时间大于时间阈值，输出预警信号，否则重复所述获取内部延迟时间、外部延迟时间和焊点延迟时间的步骤。

Images