CN109194458A - 延时校准输出装置及方法 - Google Patents
延时校准输出装置及方法 Download PDFInfo
- Publication number
- CN109194458A CN109194458A CN201810961324.XA CN201810961324A CN109194458A CN 109194458 A CN109194458 A CN 109194458A CN 201810961324 A CN201810961324 A CN 201810961324A CN 109194458 A CN109194458 A CN 109194458A
- Authority
- CN
- China
- Prior art keywords
- delay
- chain element
- data
- signal
- delay chain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0041—Delay of data signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0037—Delay of clock signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Tests Of Electronic Circuits (AREA)
- Pulse Circuits (AREA)
Abstract
本申请提供一种延时校准输出装置及方法。所述装置包括第一延时链单元、第二延时链单元、脉冲计数单元、时延处理单元、时延参考单元及校准输出单元。第一延时链单元用于传输被测信号并产生第一传输数据;第二延时链单元用于传输参考信号并产生第二传输数据;脉冲计数单元用于得到第二延时链单元的计数数据;时延处理单元用于根据时钟信号及第二延时链单元的计数数据得到实际时延数据;时延参考单元中存储有第一参考时延数据及第二参考时延数据;校准输出单元用于根据第一参考时延数据、第二参考时延数据、实际时延数据、第二传输数据及第一传输数据,校准输出第一延时链单元当前对应的延时值。所述装置的延时校准成本低,延时校准精准度高。
Description
技术领域
本申请涉及延时值校准技术领域,具体而言,涉及一种延时校准输出装置及方法。
背景技术
现有的基于FPGA(Field-Programmable Gate Array,现场可编程门阵列)的时间数字转换器(Time-to-Digital Converter,TDC)中,一般会采用测量被测信号的粗时间加细时间的方式得到该被测信号的传输时间,其中粗时间可直接使用系统时钟信号进行计数的方式得到,而细时间通常会基于FPGA内部的延时链结构对被测信号进行延时测量后得到。但是由于FPGA内部延时链的延时值会随着温度和/或电压的变化而发生变化,所以如果不对测量出的延时值进行校准,将产生测量偏差。
目前,业界主流通常采用为FPGA内部的延时链结构增加一个温度传感器或外部采用恒温晶振输入的方式对测量出的延时值进行校准。但这类延时值校准方案需要花费较高的延时值校准成本,且对应的延时值校准精准度及延时值测量效率不高。
发明内容
为了克服现有技术中的上述不足,本申请的目的在于提供一种延时校准输出装置及方法,所述延时校准输出装置的实现成本低,整体的延时值校准精准度及延时值测量效率高,能够通过两个延时链单元中传输参考信号的延时链单元对传输被测信号的延时链单元进行快速延时校准,输出校准精准度高的与被测信号对应的延时值。
就装置而言,本申请实施例提供一种延时校准输出装置,所述装置包括第一延时链单元、第二延时链单元、脉冲计数单元、时延处理单元、时延参考单元及校准输出单元,其中所述第一延时链单元与所述第二延时链单元外接同一时钟信号,且每个延时链单元包括多个延时模块;
所述第一延时链单元外接被测信号,用于对输入的所述被测信号进行传输,并在当前工作环境下产生用于表示所述被测信号的传输情况的第一传输数据;
所述第二延时链单元外接参考信号,用于对输入的所述参考信号进行传输,并在当前工作环境下产生用于表示所述参考信号的传输情况的第二传输数据;
所述脉冲计数单元用于对所述第二延时链单元上的所述参考信号的脉冲个数进行计数,并对所述第二延时链单元中的各延时模块落入所述参考信号脉冲的次数进行计数,得到对应的计数数据;
所述时延处理单元与所述脉冲计数单元电性连接,用于根据所述时钟信号及所述第二延时链单元当前对应的计数数据,计算得到所述第二延时链单元在当前工作环境下的实际时延数据;
所述时延参考单元中存储有于同一工作环境下传输所述参考信号时的与所述第一延时链单元对应的第一参考时延数据,及与所述第二延时链单元对应的第二参考时延数据;
所述校准输出单元分别与所述第一延时链单元、所述第二延时链单元、所述时延处理单元及所述时延参考单元电性连接,用于根据所述第一参考时延数据、所述第二参考时延数据、所述实际时延数据、所述第二传输数据及所述第一传输数据,校准输出所述第一延时链单元当前对应的延时值。
就方法而言,本申请实施例提供一种延时校准输出方法,应用于上述的延时校准输出装置,所述延时校准输出装置中存储有于同一工作环境下传输参考信号时的与第一延时链单元对应的第一参考时延数据,及与第二延时链单元对应的第二参考时延数据,所述方法包括:
控制所述第一延时链单元在当前工作环境下传输被测信号,控制所述第二延时链单元在当前工作环境下传输所述参考信号,并得到所述第一延时链单元传输所述被测信号时产生的第一传输数据,及所述第二延时链单元传输所述参考信号时产生的第二传输数据;
对所述第二延时链单元上传输的所述参考信号的脉冲个数进行计数,并对所述第二延时链单元中的各延时模块落入所述参考信号脉冲的次数进行计数,得到所述第二延时链单元对应的计数数据;
根据时钟信号及所述第二延时链单元当前对应的计数数据,计算得到所述第二延时链单元在当前工作环境下的实际时延数据;
根据所述第一参考时延数据、所述第二参考时延数据、所述实际时延数据、所述第二传输数据及所述第一传输数据,校准输出所述第一延时链单元当前对应的延时值。
相对于现有技术而言,本申请实施例提供的延时校准输出装置及方法具有以下有益效果:所述延时校准输出装置的实现成本低,整体的延时值校准精准度及延时值测量效率高,能够通过两个延时链单元中传输参考信号的延时链单元对传输被测信号的延时链单元进行快速延时校准,输出校准精准度高的与被测信号对应的延时值。所述延时校准输出装置包括第一延时链单元、第二延时链单元、脉冲计数单元、时延处理单元、时延参考单元及校准输出单元,其中所述第一延时链单元与所述第二延时链单元外接同一时钟信号,且每个延时链单元包括多个延时模块。所述第一延时链单元外接被测信号,用于对输入的所述被测信号进行传输,并在当前工作环境下产生用于表示所述被测信号的传输情况的第一传输数据。所述第二延时链单元外接参考信号,用于对输入的所述参考信号进行传输,并在当前工作环境下产生用于表示所述参考信号的传输情况的第二传输数据。所述脉冲计数单元用于对所述第二延时链单元上的所述参考信号的脉冲个数进行计数,并对所述第二延时链单元中的各延时模块落入所述参考信号脉冲的次数进行计数,得到对应的计数数据。所述时延处理单元与所述脉冲计数单元电性连接,用于根据所述时钟信号及所述第二延时链单元当前对应的计数数据,计算得到所述第二延时链单元在当前工作环境下的实际时延数据。所述时延参考单元中存储有于同一工作环境下传输所述参考信号时的与所述第一延时链单元对应的第一参考时延数据,及与所述第二延时链单元对应的第二参考时延数据。所述校准输出单元分别与所述第一延时链单元、所述第二延时链单元、所述时延处理单元及所述时延参考单元电性连接,用于根据所述第一参考时延数据、所述第二参考时延数据、所述实际时延数据、所述第二传输数据及所述第一传输数据,校准输出所述第一延时链单元当前对应的延时值,从而通过两个延时链单元中传输参考信号的延时链单元对传输被测信号的延时链单元进行快速延时校准,输出校准精准度高的与被测信号对应的延时值,降低延时值校准输出成本,确保延时值校准精准度及延时值测量效率。
为使本申请的上述目的、特征和优点能更明显易懂,下文特举本申请较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对本申请权利要求保护范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的延时校准输出装置的方框示意图之一。
图2为图1中所示的延时链单元的方框示意图。
图3为本申请实施例提供的延时校准输出装置的方框示意图之二。
图4为本申请实施例提供的延时校准输出方法的流程示意图之一。
图5为本申请实施例提供的延时校准输出方法的流程示意图之二。
图标:10-延时校准输出装置;11-第一延时链单元;12-第二延时链单元;13-脉冲计数单元;14-时延处理单元;15-时延参考单元;16-校准输出单元;17-信号切换单元;18-随机信号单元。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中,需要说明的是,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
下面结合附图,对本申请的一些实施方式作详细说明。在不冲突的情况下,下述的实施例及实施例中的特征可以相互组合。
请参照图1,是本申请实施例提供的延时校准输出装置10的方框示意图之一。在本申请实施例中,所述延时校准输出装置10的延时校准实现成本低,整体的延时值校准精准度及延时值测量效率高,能够对被测信号进行延时测量,并通过两个延时链单元中传输参考信号的延时链单元对传输所述被测信号的延时链单元进行快速延时校准,输出校准精准度高的与被测信号对应的延时值。其中,所述延时校准输出装置10包括第一延时链单元11、第二延时链单元12、脉冲计数单元13、时延处理单元14、时延参考单元15及校准输出单元16。
在本实施例中,所述第一延时链单元11可外接被测信号,用于对输入的所述被测信号进行传输,并对所述被测信号进行延时值测量。所述第二延时链单元12外接参考信号,用于对输入的所述参考信号进行传输,并对所述参考信号进行延时值测量。
其中,所述第一延时链单元11与所述第二延时链单元12外接同一时钟信号。所述第一延时链单元11在当前工作环境下传输所述被测信号时,会在所述时钟信号的作用下产生用于表示所述被测信号的传输情况的第一传输数据。所述第二延时链单元12在当前工作环境下传输所述参考信号时,会在所述时钟信号的作用下产生用于表示所述参考信号的传输情况的第二传输数据。
请参照图2,是图1中所示的延时链单元的方框示意图。在本实施例中,所述第一延时链单元11与所述第二延时链单元12中的每个延时链单元包括触发器阵列、译码器及多个延时模块。
在本实施例中,每个延时链单元包括的多个延时模块相互级联,所述多个延时模块的第一级联延时模块的输入端外接对应的输入信号,其他级联延时模块的输入端与前一级联延时模块的输出端连接,从而通过所述多个延时模块对该延时链单元对应的所述输入信号进行延时传输测量。其中,当所述第一延时链单元11外接所述被测信号时,该第一延时链单元11对应的输入信号即为所述被测信号;当所述第二延时链单元12外接所述参考信号时,该第二延时链单元12对应的输入信号即为所述参考信号。
在本实施例中,每个所述延时链单元包括的所述触发器阵列包括多个触发器,每个触发器对应连接一个所述延时模块,用于在所述时钟信号上升沿到来时锁存该延时链单元中各延时模块的信号输出,得到该延时链单元在当前工作环境下传输所述输入信号时的温度计码数据。其中,所述触发器可以是D触发器,所述D触发器的时钟输入端外接所述时钟信号,所述D触发器的信号输入端与对应延时模块的输出端连接。
在本实施例中,每个所述延时链单元包括的所述译码器与所述触发器阵列中各触发器电性连接,用于对该延时链单元当前对应的温度计码数据进译码转换,得到对应的传输数据。其中,若所述触发器为D触发器,则同一延时链单元中的所述译码器的数据输入端与各触发器的信号输出端连接,以通过所述译码器的数据输出端输出对应的传输数据。
在本实施例中,所述第一传输数据可以表示所述被测信号在所述第一延时链单元11中传输时,于所述第一延时链单元11中的哪个延时模块处传输完所述被测信号对应的所有脉冲。所述第二传输数据可以表示所述参考信号在所述第二延时链单元12中传输时,于所述第二延时链单元12中的哪个延时模块处传输完所述参考信号对应的所有脉冲。其中,所述第一传输数据与所述第二传输数据均可在对应译码器的译码转换作用下,以二进制码数据的形式存在。
请再次参照图1,在本实施例中,所述脉冲计数单元13用于对所述第二延时链单元12上传输的所述参考信号的脉冲个数进行计数,并对所述第二延时链单元12中的各延时模块落入有所述参考信号脉冲的次数进行计数,得到所述第二延时链单元12在当前工作环境下与所述参考信号对应的计数数据。
在本实施例中,所述时延处理单元14与所述脉冲计数单元13电性连接,用于根据所述时钟信号的时钟周期及所述第二延时链单元12当前对应的计数数据,计算得到所述第二延时链单元12在当前工作环境下的实际时延数据。其中所述实际时延数据包括所述参考信号在当前工作环境下传输到所述第二延时链单元12中每个延时模块时的与该延时模块对应的实际延时值。
在本实施例中,所述时延参考单元15中存储有所述第一延时链单元11与所述第二延时链单元12于同一工作环境下传输所述参考信号时的与所述第一延时链单元11对应的第一参考时延数据,及与所述第二延时链单元12对应的第二参考时延数据。其中,所述第一参考时延数据包括所述参考信号在所述同一工作环境下传输到所述第一延时链单元11中每个延时模块时的与该延时模块对应的第一参考延时值,所述第二参考时延数据包括所述参考信号在所述同一工作环境下传输到所述第二延时链单元12中每个延时模块时的与该延时模块对应的第二参考延时值。
在本实施例中,所述校准输出单元16分别与所述第一延时链单元11、所述第二延时链单元12、所述时延处理单元14及所述时延参考单元15电性连接,用于根据所述第一参考时延数据、所述第二参考时延数据、所述实际时延数据、所述第二传输数据及所述第一传输数据,校准输出所述第一延时链单元11在当前工作环境下传输所述被测信号时所对应的延时值,从而实现传输所述参考信号的第二延时链单元12对传输所述被测信号的第一延时链单元11的快速延时校准,并输出校准精准度高的与被测信号对应的延时值。
在本实施例中,所述延时校准输出装置10还可以包括信号切换单元17,所述信号切换单元17外接所述被测信号及所述参考信号,用于对所述被测信号及所述参考信号进行信号切换。其中,所述信号切换单元17与所述第一延时链单元11电性连接,用于切换所述被测信号或所述参考信号输入到所述第一延时链单元11中进行传输。
在本申请实施例中,当所述信号切换单元17切换所述参考信号输入到所述第一延时链单元11时,所述第一延时链单元11与所述第二延时链单元12将于同一工作环境下对所述参考信号进行传输,此时所述脉冲计数单元13还用于对所述第一延时链单元11及所述第二延时链单元12于所述同一工作环境下传输的所述参考信号的脉冲个数进行计数,并对所述第一延时链单元11及所述第二延时链单元12中的各延时模块落入有所述参考信号脉冲的次数进行计数,得到第一延时链单元11及所述第二延时链单元12各自于所述同一工作环境下与所述参考信号对应的计数数据。
此时,所述时延处理单元14还用于根据所述时钟信号的时钟周期、所述第一延时链单元11的于所述同一工作环境下与所述参考信号对应的计数数据,及所述第二延时链单元12的于同一工作环境下与所述参考信号对应的计数数据,计算得到所述第一延时链单元11对应的第一参考时延数据,以及所述第二延时链单元12对应的第二参考延时数据。
所述时延参考单元15与所述时延处理单元14电性连接,用于对由所述时延处理单元14计算得到的所述第一延时链单元11对应的第一参考时延数据,以及所述第二延时链单元12对应的第二参考延时数据进行存储。
请参照图3,是本申请实施例提供的延时校准输出装置10的方框示意图之二。在本申请实施例中,所述参考信号为随机信号,所述延时校准输出装置10还可以包括,所述随机信号单元18用于产生随机信号,并以产生的随机信号作为所述参考信号。所述延时校准输出装置10在得到所述第一延时链单元11对应的第一参考时延数据及所述第二延时链单元12对应的第二参考延时数据后,控制所述信号切换单元17切换输入到所述第一延时链单元11的输入信号为所述被测信号,控制随机信号单元18按照定时间隔地向所述第二延时链单元12输入信号内容为随机信号的所述参考信号,以通过所述第一延时链单元11、第二延时链单元12、脉冲计数单元13、时延处理单元14、时延参考单元15及校准输出单元16之间的配合,实现传输所述参考信号的第二延时链单元12对传输所述被测信号的第一延时链单元11的快速延时校准,并输出校准精准度高的与被测信号对应的延时值。其中所述定时间隔可由定时器进行控制。
请参照图4,是本申请实施例提供的延时校准输出方法的流程示意图之一。在本申请实施例中,所述延时校准输出方法应用于图1或图3所示的延时校准输出装置10,所述延时校准输出装置10中存储有于同一工作环境下传输参考信号时的与第一延时链单元11对应的第一参考时延数据,及与第二延时链单元12对应的第二参考时延数据,其中所述第一延时链单元11与所述第二延时链单元12外接同一时钟信号,且每个延时链单元包括多个延时模块。下面对图4所示的延时校准输出方法的具体流程和步骤进行详细阐述。
步骤S210,控制第一延时链单元11在当前工作环境下传输被测信号,控制第二延时链单元12在当前工作环境下传输参考信号,并得到所述第一延时链单元11传输所述被测信号时产生的第一传输数据,及所述第二延时链单元12传输所述参考信号时产生的第二传输数据。
在本实施例中,所述延时校准输出装置10在开始对被测信号进行延时测量时,会通过所述信号切换单元17切换所述被测信号输入到所述第一延时链单元11中,并通过所述随机信号单元18向所述第二延时链单元12输入信号内容为随机信号的参考信号,此时所述第一延时链单元11与所述第二延时链单元12将处于同一当前工作环境下,所述第一延时链单元11将在所述时钟信号的作用下产生与当前工作环境及所述被测信号对应的第一传输数据,所述第二延时链单元12将在所述时钟信号的作用下产生与当前工作环境及所述参考信号对应的第二传输数据。
步骤S220,对所述第二延时链单元12上传输的所述参考信号的脉冲个数进行计数,并对所述第二延时链单元12中的各延时模块落入所述参考信号脉冲的次数进行计数,得到所述第二延时链单元12对应的计数数据。
在本实施例中,所述延时校准输出装置10通过所述脉冲计数单元13对所述第二延时链单元12在当前工作环境下传输的所述参考信号的脉冲个数进行计数,并对所述第二延时链单元12中的各延时模块落入所述参考信号脉冲的次数进行计数,得到所述第二延时链单元12在当前工作环境下传输所述参考信号时所对应的计数数据。
步骤S230,根据时钟信号及所述第二延时链单元12当前对应的计数数据,计算得到所述第二延时链单元12在当前工作环境下的实际时延数据。
在本实施例中,所述步骤S230可由所述时延处理单元14执行,所述根据时钟信号及所述第二延时链单元12当前对应的计数数据,计算得到所述第二延时链单元12在当前工作环境下的实际时延数据的步骤包括:
根据所述第二延时链单元12中的各延时模块落入所述参考信号脉冲的次数,计算得到所述参考信号在传输到每个延时模块时的与该延时模块对应的脉冲落入总次数;
分别将所述第二延时链单元12中每个延时模块对应的脉冲落入总次数与所述参考信号的脉冲个数进行比值计算,并将计算出的每个延时模块对应的次数比值与所述时钟信号的时钟周期进行相乘运算,得到所述实际延时数据中每个延时模块对应的实际延时值。
其中,所述参考信号在传输到每个延时模块时的与该延时模块对应的脉冲落入总次数,为所述第二延时链单元12中从第一级联延时模块到该延时模块之间的所有延时模块各自对应的落入有所述参考信号脉冲的次数之和。
步骤S240,根据第一参考时延数据、第二参考时延数据、所述实际时延数据、所述第二传输数据及所述第一传输数据,校准输出所述第一延时链单元11当前对应的延时值。
在本实施例中,所述步骤S240可由所述校准输出单元16执行,所述第一参考时延数据包括所述参考信号在所述同一工作环境下传输到所述第一延时链单元11中每个延时模块时的与该延时模块对应的第一参考延时值,所述第二参考时延数据包括所述参考信号在所述同一工作环境下传输到所述第二延时链单元12中每个延时模块时的与该延时模块对应的第二参考延时值。其中,所述实际时延数据、所述第一参考时延数据及所述第二参考时延数据在所述延时校准输出装置10中可按照表格、矩阵、数组等方式中的任意一种进行存储。
所述根据第一参考时延数据、第二参考时延数据、所述实际时延数据、所述第二传输数据及所述第一传输数据,校准输出所述第一延时链单元11当前对应的延时值的步骤包括:
根据所述第一传输数据在所述第一参考时延数据中查找与所述第一传输数据对应的第一参考延时值;
根据所述第二传输数据在所述第二参考时延数据中查找与所述第二传输数据对应的第二参考延时值;
根据所述第二传输数据在所述实际时延数据中查找与所述第二传输数据对应的实际延时值,并计算所述第二参考延时值与所述实际延时值之间的延时比值;
将所述延时比值与所述第一参考延时值进行相乘运算,得到并输出校准后的所述第一延时链单元11当前对应的延时值。
请参照图5,是本申请实施例提供的延时校准输出方法的流程示意图之二。在本申请实施例中,在所述步骤S210之前,所述延时校准输出方法还可以包括步骤S207、步骤S208及步骤S209。
步骤S207,控制所述第一延时链单元11与所述第二延时链单元12于同一工作环境下对所述参考信号进行传输。
在本实施例中,所述延时校准输出装置10可通过所述信号切换单元17切换所述参考信号输入到所述第一延时链单元11中,以使所述第一延时链单元11与所述第二延时链单元12于同一工作环境下对所述参考信号进行传输,并各自对所述参考信号进行延时测量。
步骤S208,对所述第一延时链单元11及所述第二延时链单元12上传输的所述参考信号的脉冲个数进行计数,并对所述第一延时链单元11及所述第二延时链单元12中的各延时模块落入所述参考信号脉冲的次数进行计数,得到所述第一延时链单元11及所述第二延时链单元12各自对应的计数数据。
在本实施例中,所述延时校准输出装置10通过所述脉冲计数单元13对所述第一延时链单元11及所述第二延时链单元12在同一工作环境下传输的所述参考信号的脉冲个数进行计数,并对所述第一延时链单元11及所述第二延时链单元12中的各延时模块落入有所述参考信号脉冲的次数进行计数,得到所述第一延时链单元11及所述第二延时链单元12在所述同一工作环境下传输所述参考信号时所对应的计数数据。
步骤S209,根据时钟信号、所述第一延时链单元11的与所述参考信号对应的计数数据,及所述第二延时链单元12的与所述参考信号对应的计数数据,计算得到所述第一延时链单元11对应的第一参考时延数据,以及所述第二延时链单元12对应的第二参考延时数据。
在本实施例中,所述步骤S209可由所述时延处理单元14执行,并于所述时延参考单元15中存储所述时延处理单元14计算得到的所述第一参考时延数据及所述第二参考延时数据。其中,所述根据时钟信号、所述第一延时链单元11的与所述参考信号对应的计数数据,及所述第二延时链单元12的与所述参考信号对应的计数数据,计算得到所述第一延时链单元11对应的第一参考时延数据,以及所述第二延时链单元12对应的第二参考延时数据的步骤包括:
针对所述第一延时链单元11及所述第二延时链单元12中的每个延时链单元,根据每个延时链单元中的各延时模块落入所述参考信号脉冲的次数,计算得到所述参考信号在传输到该延时链单元中每个延时模块时的与该延时模块对应的脉冲落入总次数;
分别将该延时链单元中的每个延时模块对应的脉冲落入总次数与该延时链单元传输的所述参考信号的脉冲个数进行比值计算,并将计算出的每个延时模块对应的次数比值与所述时钟信号的时钟周期进行相乘运算,得到所述第一参考时延数据中每个延时模块对应的第一参考延时值,以及所述第二参考时延数据中每个延时模块对应的第二参考延时值。
综上所述,在本申请实施例提供的延时校准输出装置及方法中,所述延时校准输出装置的实现成本低,整体的延时值校准精准度及延时值测量效率高,能够通过两个延时链单元中传输参考信号的延时链单元对传输被测信号的延时链单元进行快速延时校准,输出校准精准度高的与被测信号对应的延时值。所述延时校准输出装置包括第一延时链单元、第二延时链单元、脉冲计数单元、时延处理单元、时延参考单元及校准输出单元,其中所述第一延时链单元与所述第二延时链单元外接同一时钟信号,且每个延时链单元包括多个延时模块。所述第一延时链单元外接被测信号,用于对输入的所述被测信号进行传输,并在当前工作环境下产生用于表示所述被测信号的传输情况的第一传输数据。所述第二延时链单元外接参考信号,用于对输入的所述参考信号进行传输,并在当前工作环境下产生用于表示所述参考信号的传输情况的第二传输数据。所述脉冲计数单元用于对所述第二延时链单元上的所述参考信号的脉冲个数进行计数,并对所述第二延时链单元中的各延时模块落入所述参考信号脉冲的次数进行计数,得到对应的计数数据。所述时延处理单元与所述脉冲计数单元电性连接,用于根据所述时钟信号及所述第二延时链单元当前对应的计数数据,计算得到所述第二延时链单元在当前工作环境下的实际时延数据。所述时延参考单元中存储有于同一工作环境下传输所述参考信号时的与所述第一延时链单元对应的第一参考时延数据,及与所述第二延时链单元对应的第二参考时延数据。所述校准输出单元分别与所述第一延时链单元、所述第二延时链单元、所述时延处理单元及所述时延参考单元电性连接,用于根据所述第一参考时延数据、所述第二参考时延数据、所述实际时延数据、所述第二传输数据及所述第一传输数据,校准输出所述第一延时链单元当前对应的延时值,从而通过两个延时链单元中传输参考信号的延时链单元对传输被测信号的延时链单元进行快速延时校准,输出校准精准度高的与被测信号对应的延时值,降低延时值校准输出成本,确保延时值校准精准度及延时值测量效率。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (10)
1.一种延时校准输出装置,其特征在于,所述装置包括第一延时链单元、第二延时链单元、脉冲计数单元、时延处理单元、时延参考单元及校准输出单元,其中所述第一延时链单元与所述第二延时链单元外接同一时钟信号,且每个延时链单元包括多个延时模块;
所述第一延时链单元外接被测信号,用于对输入的所述被测信号进行传输,并在当前工作环境下产生用于表示所述被测信号的传输情况的第一传输数据;
所述第二延时链单元外接参考信号,用于对输入的所述参考信号进行传输,并在当前工作环境下产生用于表示所述参考信号的传输情况的第二传输数据;
所述脉冲计数单元用于对所述第二延时链单元上的所述参考信号的脉冲个数进行计数,并对所述第二延时链单元中的各延时模块落入所述参考信号脉冲的次数进行计数,得到对应的计数数据;
所述时延处理单元与所述脉冲计数单元电性连接,用于根据所述时钟信号及所述第二延时链单元当前对应的计数数据,计算得到所述第二延时链单元在当前工作环境下的实际时延数据;
所述时延参考单元中存储有于同一工作环境下传输所述参考信号时的与所述第一延时链单元对应的第一参考时延数据,及与所述第二延时链单元对应的第二参考时延数据;
所述校准输出单元分别与所述第一延时链单元、所述第二延时链单元、所述时延处理单元及所述时延参考单元电性连接,用于根据所述第一参考时延数据、所述第二参考时延数据、所述实际时延数据、所述第二传输数据及所述第一传输数据,校准输出所述第一延时链单元当前对应的延时值。
2.根据权利要求1所述的装置,其特征在于,所述装置还包括信号切换单元;
所述信号切换单元外接所述被测信号及所述参考信号,用于对所述被测信号及所述参考信号进行切换;
所述信号切换单元与所述第一延时链单元电性连接,用于切换所述被测信号或所述参考信号输入到所述第一延时链单元中进行传输。
3.根据权利要求2所述的装置,其特征在于,当所述信号切换单元切换所述参考信号输入到所述第一延时链单元,且所述第一延时链单元与所述第二延时链单元处于同一工作环境下时,
所述脉冲计数单元,还用于对所述第一延时链单元及所述第二延时链单元上的所述参考信号的脉冲个数进行计数,并对所述第一延时链单元及所述第二延时链单元中的各延时模块落入所述参考信号脉冲的次数进行计数,得到第一延时链单元及所述第二延时链单元各自对应的计数数据;
所述时延处理单元,还用于根据所述时钟信号、所述第一延时链单元的与所述参考信号对应的计数数据,及所述第二延时链单元的与所述参考信号对应的计数数据,计算得到所述第一延时链单元对应的第一参考时延数据,以及所述第二延时链单元对应的第二参考延时数据;
所述时延参考单元与所述时延处理单元电性连接,用于对所述第一延时链单元对应的第一参考时延数据,以及所述第二延时链单元对应的第二参考延时数据进行存储。
4.根据权利要求1-3中任意一项所述的装置,其特征在于,每个延时链单元还包括触发器阵列及译码器;
每个所述延时链单元包括的多个延时模块相互级联,用于对输入信号进行延时传输;
每个所述延时链单元包括的所述触发器阵列包括多个触发器,每个触发器对应连接一个所述延时模块,用于在所述时钟信号上升沿到来时锁存该延时链单元中各延时模块的信号输出,得到该延时链单元在当前工作环境下传输所述输入信号时的温度计码数据;
每个所述延时链单元包括的所述译码器与所述触发器阵列电性连接,用于对该延时链单元当前对应的温度计码数据进译码转换,得到对应的传输数据。
5.根据权利要求4所述的装置,其特征在于,所述装置还包括随机信号单元;
所述随机信号单元用于产生随机信号,并以产生的随机信号作为所述参考信号。
6.一种延时校准输出方法,其特征在于,应用于权利要求1-5中任意一项所述的延时校准输出装置,所述延时校准输出装置中存储有于同一工作环境下传输参考信号时的与第一延时链单元对应的第一参考时延数据,及与第二延时链单元对应的第二参考时延数据,所述方法包括:
控制所述第一延时链单元在当前工作环境下传输被测信号,控制所述第二延时链单元在当前工作环境下传输所述参考信号,并得到所述第一延时链单元传输所述被测信号时产生的第一传输数据,及所述第二延时链单元传输所述参考信号时产生的第二传输数据;
对所述第二延时链单元上传输的所述参考信号的脉冲个数进行计数,并对所述第二延时链单元中的各延时模块落入所述参考信号脉冲的次数进行计数,得到所述第二延时链单元对应的计数数据;
根据时钟信号及所述第二延时链单元当前对应的计数数据,计算得到所述第二延时链单元在当前工作环境下的实际时延数据;
根据所述第一参考时延数据、所述第二参考时延数据、所述实际时延数据、所述第二传输数据及所述第一传输数据,校准输出所述第一延时链单元当前对应的延时值。
7.根据权利要求6所述的方法,其特征在于,所述根据所述第一参考时延数据、所述第二参考时延数据、所述实际时延数据、所述第二传输数据及所述第一传输数据,校准输出所述第一延时链单元当前对应的延时值的步骤包括:
根据所述第一传输数据在所述第一参考时延数据中查找与所述第一传输数据对应的第一参考延时值;
根据所述第二传输数据在所述第二参考时延数据中查找与所述第二传输数据对应的第二参考延时值;
根据所述第二传输数据在所述实际时延数据中查找与所述第二传输数据对应的实际延时值,并计算所述第二参考延时值与所述实际延时值之间的延时比值;
将所述延时比值与所述第一参考延时值进行相乘运算,得到并输出校准后的所述第一延时链单元当前对应的延时值。
8.根据权利要求7所述的方法,其特征在于,所述根据时钟信号及所述第二延时链单元当前对应的计数数据,计算得到所述第二延时链单元在当前工作环境下的实际时延数据的步骤包括:
根据所述第二延时链单元中的各延时模块落入所述参考信号脉冲的次数,计算得到所述参考信号在传输到每个延时模块时的与该延时模块对应的脉冲落入总次数;
分别将所述第二延时链单元中每个延时模块对应的脉冲落入总次数与所述参考信号的脉冲个数进行比值计算,并将计算出的每个延时模块对应的次数比值与所述时钟信号的时钟周期进行相乘运算,得到所述实际延时数据中每个延时模块对应的实际延时值。
9.根据权利要求6-8中任意一项所述的方法,其特征在于,所述方法还包括:
控制所述第一延时链单元与所述第二延时链单元于同一工作环境下对所述参考信号进行传输;
对所述第一延时链单元及所述第二延时链单元上传输的所述参考信号的脉冲个数进行计数,并对所述第一延时链单元及所述第二延时链单元中的各延时模块落入所述参考信号脉冲的次数进行计数,得到第一延时链单元及所述第二延时链单元各自对应的计数数据;
根据所述时钟信号、所述第一延时链单元的与所述参考信号对应的计数数据,及所述第二延时链单元的与所述参考信号对应的计数数据,计算得到所述第一延时链单元对应的第一参考时延数据,以及所述第二延时链单元对应的第二参考延时数据。
10.根据权利要求9所述的方法,其特征在于,所述根据所述时钟信号、所述第一延时链单元的与所述参考信号对应的计数数据,及所述第二延时链单元的与所述参考信号对应的计数数据,计算得到所述第一延时链单元对应的第一参考时延数据,以及所述第二延时链单元对应的第二参考延时数据的步骤包括:
针对所述第一延时链单元及所述第二延时链单元中的每个延时链单元,根据每个延时链单元中的各延时模块落入所述参考信号脉冲的次数,计算得到所述参考信号在传输到该延时链单元中每个延时模块时的与该延时模块对应的脉冲落入总次数;
分别将该延时链单元中的每个延时模块对应的脉冲落入总次数与该延时链单元传输的所述参考信号的脉冲个数进行比值计算,并将计算出的每个延时模块对应的次数比值与所述时钟信号的时钟周期进行相乘运算,得到所述第一参考时延数据中每个延时模块对应的第一参考延时值,以及所述第二参考时延数据中每个延时模块对应的第二参考延时值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810961324.XA CN109194458B (zh) | 2018-08-22 | 2018-08-22 | 延时校准输出装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810961324.XA CN109194458B (zh) | 2018-08-22 | 2018-08-22 | 延时校准输出装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109194458A true CN109194458A (zh) | 2019-01-11 |
CN109194458B CN109194458B (zh) | 2020-12-15 |
Family
ID=64919123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810961324.XA Active CN109194458B (zh) | 2018-08-22 | 2018-08-22 | 延时校准输出装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109194458B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111157878A (zh) * | 2019-12-31 | 2020-05-15 | 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) | 焊点测试结构及其测试方法 |
CN112557883A (zh) * | 2021-02-26 | 2021-03-26 | 坤元微电子(南京)有限公司 | 一种脉冲信号参数测试系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7855585B2 (en) * | 2006-06-09 | 2010-12-21 | Micron Technology, Inc. | Local coarse delay units |
CN102148652A (zh) * | 2011-02-17 | 2011-08-10 | 上海奇微通讯技术有限公司 | 一种测量网络时钟同步的系统和方法 |
CN103684437A (zh) * | 2013-02-04 | 2014-03-26 | 中国科学院电子学研究所 | 延时链控制码自适应的快速延时锁定环路 |
CN106612111A (zh) * | 2016-12-30 | 2017-05-03 | 深圳市志奋领科技有限公司 | 一种高精度延迟时钟校准的系统及方法 |
US20180090186A1 (en) * | 2016-09-26 | 2018-03-29 | Samsung Electronics Co., Ltd. | Memory device and divided clock correction method thereof |
-
2018
- 2018-08-22 CN CN201810961324.XA patent/CN109194458B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7855585B2 (en) * | 2006-06-09 | 2010-12-21 | Micron Technology, Inc. | Local coarse delay units |
CN102148652A (zh) * | 2011-02-17 | 2011-08-10 | 上海奇微通讯技术有限公司 | 一种测量网络时钟同步的系统和方法 |
CN103684437A (zh) * | 2013-02-04 | 2014-03-26 | 中国科学院电子学研究所 | 延时链控制码自适应的快速延时锁定环路 |
US20180090186A1 (en) * | 2016-09-26 | 2018-03-29 | Samsung Electronics Co., Ltd. | Memory device and divided clock correction method thereof |
CN106612111A (zh) * | 2016-12-30 | 2017-05-03 | 深圳市志奋领科技有限公司 | 一种高精度延迟时钟校准的系统及方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111157878A (zh) * | 2019-12-31 | 2020-05-15 | 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) | 焊点测试结构及其测试方法 |
CN112557883A (zh) * | 2021-02-26 | 2021-03-26 | 坤元微电子(南京)有限公司 | 一种脉冲信号参数测试系统 |
CN112557883B (zh) * | 2021-02-26 | 2021-05-25 | 坤元微电子(南京)有限公司 | 一种脉冲信号参数测试系统 |
Also Published As
Publication number | Publication date |
---|---|
CN109194458B (zh) | 2020-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108401445B (zh) | 用于测量时间的电路、方法及相关芯片、系统和设备 | |
KR950007336A (ko) | 모든 디지탈 접촉식 시간지연 칼리브레이터 | |
US10491201B2 (en) | Delay circuit, count value generation circuit, and physical quantity sensor | |
TW201541103A (zh) | 老化偵測電路及其方法 | |
US10929102B2 (en) | True random number generator | |
CN109194458A (zh) | 延时校准输出装置及方法 | |
CN103257569A (zh) | 时间测量电路、方法和系统 | |
CN108061848B (zh) | 基于fpga的加法进位链延时的测量方法及系统 | |
CN103927147A (zh) | 用于随机数产生器的延迟装置及方法及其随机数产生器 | |
CN106612111A (zh) | 一种高精度延迟时钟校准的系统及方法 | |
US20190187628A1 (en) | Use of ring oscillators for multi-stop time measurements | |
CN104124945A (zh) | 占空比校准电路 | |
CN113253597A (zh) | 时间数字转换装置和光学测距传感器 | |
CN102754344B (zh) | 连续测量的时间数字转换器 | |
EP3751382A1 (en) | Sequence signal generator and sequence signal generation method | |
US7009913B2 (en) | Sequence controller | |
CN104298150A (zh) | 一种基于fpga专用逻辑资源的tdc实现方法及其装置 | |
RU2449299C1 (ru) | Микроконтроллерный измерительный преобразователь для резистивного датчика | |
CN115373633A (zh) | 一种真随机数生成器以及真随机数生成方法 | |
CN107766642B (zh) | 基于占空比测量的反馈式复用器puf结构装置 | |
CN215769392U (zh) | 一种时间数字转换装置和光学测距传感器 | |
Iovev et al. | Application of PLC as a Gateway in a Network of Smart Power Transducers | |
US6480512B1 (en) | Method and device for converting bit rate of serial data | |
CN109495107B (zh) | 一种分频方法、移位寄存器及片上系统 | |
US4728816A (en) | Error and calibration pulse generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20211019 Address after: 201100 room 321, No. 28, Yuanwen Road, Minhang District, Shanghai Patentee after: SHANGHAI SIMINICS PHOTOELECTRIC TECHNOLOGY Co.,Ltd. Patentee after: Shandong xingsec Photoelectric Technology Co.,Ltd. Address before: 200333 room 213, 1f, 1989 Zhennan Road, Putuo District, Shanghai Patentee before: SHANGHAI SIMINICS PHOTOELECTRIC TECHNOLOGY Co.,Ltd. |
|
TR01 | Transfer of patent right |