JP2015023186A - 電極、電極材料及び電極形成方法 - Google Patents

電極、電極材料及び電極形成方法 Download PDF

Info

Publication number
JP2015023186A
JP2015023186A JP2013150890A JP2013150890A JP2015023186A JP 2015023186 A JP2015023186 A JP 2015023186A JP 2013150890 A JP2013150890 A JP 2013150890A JP 2013150890 A JP2013150890 A JP 2013150890A JP 2015023186 A JP2015023186 A JP 2015023186A
Authority
JP
Japan
Prior art keywords
conductive
electrode
fine particles
conductive material
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013150890A
Other languages
English (en)
Other versions
JP6134884B2 (ja
Inventor
學 盆子原
Manabu Bonshihara
學 盆子原
中村 博文
Hirobumi Nakamura
博文 中村
奇偉 何
Kii Ka
奇偉 何
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZYCUBE KK
ZyCube Co Ltd
Original Assignee
ZYCUBE KK
ZyCube Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZYCUBE KK, ZyCube Co Ltd filed Critical ZYCUBE KK
Priority to JP2013150890A priority Critical patent/JP6134884B2/ja
Publication of JP2015023186A publication Critical patent/JP2015023186A/ja
Application granted granted Critical
Publication of JP6134884B2 publication Critical patent/JP6134884B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 半導体製造技術の微細化に応じて、より高密度に配置可能な、低抵抗かつ高信頼性の貫通・埋込電極の形成方法を提供する。【解決手段】 基板50の開孔51内に第1導電材のペースト56を充填して乾燥させる工程と、開孔51内に充填されたペースト56を固相焼結して、多孔質の第1導電体57を生成する工程と、第1導電体57を覆うように第2導電材のペーストを塗布する工程と、前記第2導電材のペーストを熱処理して融解させ、第1導電体57に含浸させる工程とを備える。【選択図】 図1A

Description

本発明は、半導体チップの三次元積層に好適な貫通用または埋込用の電極(以下、それぞれを「貫通電極」または「埋込電極」といい、両者を併せて「貫通・埋込電極」ということがある)に関する。
さらに言えば、本発明は、基板の開孔内に形成される貫通・埋込電極(以下、基板と貫通・埋込電極を含む構成を「電極構造」ということがある)と、その電極を形成する材料及び方法に関するものである。
半導体チップの三次元積層に必須の基板上の開孔の内部に貫通電極を形成する方法として、従来、概ね以下の3つ方法が知られている。しかし、いずれも次のような難点があるため、実用するには問題がある。
第一の方法は、液相堆積の代表例であるコンフォーマル銅めっき法である。この方法では、無電解めっき液を用いて、開孔の内壁に沿って緻密な銅の薄膜を形成する。この場合、銅の薄膜は、開孔の内壁全面を覆うだけであり、開口の内部は充填されない。これは、既に量産で利用されている技術であるが、貫通電極の片側の端面に窪みが生じるため、配線アライメント工程において貫通電極の直径より大きな接続線パターンを要する。したがって、この方法で形成された貫通電極では、高密度の配線は困難である。
第二の方法は、銅メタル充填法である。この方法では、気相成長の典型例として、高価なイオン化スパッター装置あるいはメタルCVD装置を要するだけでなく、処理時間も長くなり、結果的に製造コストが高くなる。更に、貫通電極の全体が緻密な銅であるため、貫通電極の弾性率が大きく、しかも、半導体基板(例えばシリコンウェハ)と比較して、熱膨張率差が大きいため、加工工程の温度サイクル等の熱衝撃により過大な内部応力が発生する。その結果、半導体基板にクラックを発生させる可能性もある。
第三の方法は、導電性金属ペースト充填法である。この方法では、導電性金属ペーストの稀釈剤にモノマーが使用されるため、乾燥後の有機残留物が多くなり、貫通電極の導通抵抗が高くなる。その影響で、回路設計に制限がかかるだけでなく、電気特性の不安定にもつながる。
上述した三つの方法の改良案は多数開示されており、前記充填法の改良案が比較的多く提案されている。
例えば、特許文献1には、金属粉末の懸濁液を圧力とフィルターによって開孔に堆積させる方法が開示されている。図4は、特許文献1の図1である。同図において、貫通孔102を有する基板101が、フィルター140の上部に配置されている。130は金属微粒子の懸濁液である。ピストン120を押し下げることにより、金属微粒子の懸濁液130が貫通孔102の内部に押し込まれて堆積する。基板101を取り出して乾燥させてから、再度、導電性ペーストを貫通孔102の内部に充填して硬化させると、貫通電極が形成される。この方法では、金属成分を2回堆積させることで、貫通電極の金属比率を高めて、貫通電極の導電性の改善に寄与する。
特許文献2には、ブレードを用いて金属ペーストに振動を印加しながら塗布し、同時にウェハ基板の反対側から吸引圧を加えて、金属ペーストを開孔に沈着させて焼結する方法が開示されている。図5は、特許文献2の図1である。この手法は、金属ペーストの充填密度を高めることにより、貫通電極の導電性を確保する。
特許文献3には、少量の金属ペーストを塗布した後、真空環境で熱と高速振動を加えて溶融金属を貫流し、沈着させる方法が開示されている。
特許文献1〜3の方法では、それぞれが謳っている目的は達成されているが、加工工程が既存回路パターンに与えるダメージ、補助材(支持ガラス基板等)の脱着、半導体デバイスの実装の全工程を総合的に考慮すると、実用するには支障がある。
特開2011−054907号公報 特開2011−071153号公報 特開2009−277927号公報
貫通電極では、加工工程の変温サイクルにおいて材料間の熱膨張係数差に起因してクラックが発生したりして信頼性が低下することと、電極構成材料の導電率に起因して信号伝達特性が低下することが、製品性能の高度化とその品質保証を達成する際の最大の課題である。
また、半導体製造技術の微細化に伴って生じる、より高密度な配置に対する要求にも配慮すべきである。そのためには、貫通電極のサイズを小さくしても、小さくする前と同等の信号伝達特性と信頼性が必要である。
本発明は、以上のような事情を考慮してなされたものであり、その目的は、半導体製造技術の微細化に応じて、より高密度に配置可能な、低抵抗かつ高信頼性の貫通・埋込電極と、その形成方法を提供することにある。
ここに明記しない本発明の他の目的は、以下の説明及び添付図面から明らかになる。
上述した目的を達成するため、本発明では、多孔質体の弾性率と強度が開孔率に反比例することと、多孔質体の(含浸)非完全置換型固溶体の力学特性が概ね多孔質体と同じ特性を示すことに着目し、更に、貫通・埋込電極の通過電流は高周波電流であることを考慮している。
本発明の貫通・埋込電極は、
第1導電材を焼結させて形成された、多孔質の第1導電体(多孔質焼結体)と、
前記第1導電材とは異なる第2導電材を含むと共に、前記第1導電体の空隙部に充填・固化された第2導電体と
を備えてなることを特徴とするものである。
本発明の貫通・埋込電極は、上記のような構成を持つので、半導体製造技術の微細化に応じて、より高密度に配置可能で、低抵抗かつ高信頼性の貫通電極または埋込電極が得られる。
本発明の貫通・埋込電極の好ましい例では、前記空隙部に充填された前記第2導電体を含む前記第1導電体が、非完全置換型固溶体とされる。
本発明の貫通・埋込電極の形成方法は、
基板に形成された開孔内に配置される貫通・埋込電極を形成する方法であって、
ペースト状の第1導電材を焼結させることで多孔質の第1導電体を形成する工程と、
前記第1導電材とは異なる第2導電材を前記第1導電体の空隙に充填・固化させて、第2導電体を形成する工程とを備え、
前記空隙に充填された前記第2導電体を含む前記第1導電体が、貫通・埋込電極を構成することを特徴とするものである。
本発明の貫通・埋込電極の形成方法は、上記のような工程を含むので、半導体製造技術の微細化に応じて、より高密度に配置可能で、低抵抗かつ高信頼性の貫通電極または埋込電極を、低コストで形成することができる。
本発明の貫通・埋込電極の形成方法の好ましい例では、前記空隙に充填された前記第2導電体を含む前記第1導電体が、非完全置換型固溶体とされる。
前記第1導電材を焼結させる工程では、低融点焼結処理を使用するのが好ましい。
前記の「基板」は、前記貫通・埋込電極が配置される開孔を持つ板であればよい。例えば、既に多数のデバイスが集積化されたシリコンウェハや、デバイスの電気接続を仲介する無地の板又は配線パターンを施した板である。「基板」の材質は、任意であり、例えば、シリコンや化合物半導体、樹脂、セラミック、ガラス等である。
前記の「貫通・埋込電極」は、図1B(k)に示されたように、基板の両面に形成されたデバイスや電気配線パターンを相互に電気接続するため、基板をその厚さ方向に貫通し、基板の両面から接続端子として露出するケース(貫通電極)と、図2B(k)に示されたように、基板の一方の面に接続端子として露出し、基板の他方の面では内部配線と接続されるケース(埋込電極)と、図3(b)、(c)、(d)に示されたように、基板の一方の面に接続端子として露出し、基板の他方の面では複数の内部配線と接続されるケース(埋込電極)がある。
前記の「開孔」は、基板の一方の主面(例えば第1主面)から、基板の他方の主面(例えば第2主面)に向かって延在し、内部に貫通電極が埋設される孔である。基板を貫通する場合と貫通しない場合の2種類がある。「開孔」の断面は円形であることが多いが、これに限らない。電気接続の理由で、「開孔」の内壁は絶縁性であることが必要である。基板の材質が導電性である場合(例えばシリコン)には、「開孔」の内壁も導電性であるから、その内壁に絶縁層を付着させる必要がある。
前記の「ペースト」とは、固形成分としての導電性微粒子を分散液(溶媒)の中で分散させることによって生成された粘性懸濁液である。使用する分散液(溶媒)を揮発(気化)させた後に、有機残留物を生じないものが好ましい。蟻酸、カルボン酸等のCOOH系の酸や、ロジンワックス(松脂)等、導電性微粒子の表面の活性を保持するための還元剤を含んでもよい。
分散液(溶媒)としては、エチレングリコール、ブチルアルコール、エステルアルコール等の多価アルコールや、ターピネオール、パインオイル、ブチルカルビトールアセテート、ブチルカルビトール、カルビトール、パークロールが好適に使用できる。これらの分散液(溶媒)は、レジストへの攻撃性が低く、且つ、比較的低温(50℃未満)で揮発するため、塗布後の乾燥が容易になる、という利点がある。これらの分散液(溶媒)のうち、多価アルコールは、室温〜100℃程度での乾燥が可能であるので、特に好ましい。
前記の「第1導電材」は、金属、合金、金属化合物もしくは半導体の微粒子、または、有機系もしくは無機系の材料からなる核(コア)に導電性被膜(スキン)を被覆して形成された微粒子、または、それらの双方から成る。その粒径は、概ね0.3〜10μmとして観察される。例えば、実際の粒径が0.1μm以下であっても、静電力等によって凝集されるため、概ね0.3〜10μmとして観察されることが多い。
第1導電材として好適に使用できる材料としては、例えば、以下のようなものがあるが、本発明はこれらに限定されるものではない。
金属としては、タングステン、モリブデン、クロム、インジウム、スズ、金、銀等がある。
金属化合物としては、上記金属(タングステン等)を構成成分とする化合物がある。構成成分の比率にはいろいろなものがあるので、「化合物」ではなく、「混合物」と言うこともできる。
半導体としては、シリコン、ゲルマニウム、化合物半導体、シリコンカーバイト、カーボン等がある。
有機材料からなる核(コア)に導電性被膜(スキン)を被覆して形成された微粒子としては、樹脂材料などからなる核(コア)の表面に、インジウム、金、銀、白金、スズなどの金属被膜(スキン)をメッキした導電性微粒子がある。
無機材料からなる核(コア)に導電性被膜(スキン)を被覆して形成された微粒子としては、金属、シリコン、ゲルマニウムなどの半導体、シリコンカーバイト、カーボン系物質、ダイヤモンドライク物質、窒化シリコン、窒化アルミ、ボロシリケートガラス、窒化ボロンセラミックス等からなる核(コア)の表面に、メッキ等によって任意の導電性被膜(スキン)を被覆した導電性微粒子がある。
導電性被膜(スキン)としては、インジウム、インジウム合金、ニッケル・金、金、銀、銅、白金、スズ、亜鉛、ビスマス、ガリウム、カドミウム、チタン、タンタルなどが好適に使用できる。
第1導電材が、無機材料からなる核(コア)に導電性被膜(スキン)を被覆して形成された導電性微粒子を含んでいる場合、その導電性微粒子は、例えば、核(コア)をタングステンとし、導電性被膜(スキン)をインジウム、スズ、銅、貴金属類(金、銀、白金など)のうちの少なくとも一つとするのが好ましい。
核(コア)に導電性被膜(スキン)を被覆して形成された導電性微粒子の場合、核(コア)と導電性被膜(スキン)の間の剥離強度を増大させるため、核(コア)の表面に、「銅、ニッケル、チタン、タンタル等の金属(これらはバリア性を持つ金属である)のいずれか、あるいは、それらの少なくとも二つの組合せからなる中間被覆層を設け、その上に導電性被膜(スキン)を被覆してもよい。また、この中間被覆層により、核(コア)の電気抵抗を低減させる等、電気的特性を改善することもできる。
第1導電材を選定する際の基準としては、下記の三点が考えられる。
(1)良好な信頼性を確保するために、第1導電材は、基板との熱膨張係数差が小さく、多孔質焼結体と基板の熱膨張係数が3倍を超えないことが推奨される。この制約は、第1導電材を含む半導体デバイス基板が高温雰囲気に曝された時に、当該基板との熱膨張係数差に起因して発生した内部応力が、当該基板を破損しないために必要なものである。
(2)良好な信号伝達特性を確保するために、第1導電材としては、電気抵抗が小さいものが好ましい。
(3)焼結(拡散結合)温度を300℃以下とする。貫通・埋込電極が形成される基板の大部分が、多数のデバイスが集積化されたシリコンウェハであることを考慮すると、周辺のデバイス回路にダメージを与えないようにするために、焼結(拡散結合)温度は、集積回路製造プロセス中の最高温度よりも低い温度に制限することも必要である。
前記の「第2導電材」は、低融点の金属、合金、半導体のうちの少なくとも一つの微粒子から成る。第2導電材の材質は、第1導電材とは異なっていることが必要である。第2導電材の粒径は、第1導電材の粒径より小さいことが好ましい。第2導電材の融点は、第1導電材の焼結温度、またはその焼結合金部分(焼結体)が溶融する温度を超えない値とするのが好ましい。
第2道電材として好適な例としては、インジウム系合金、スズ系合金(スズ銀、金スズ等)、ビスマス系合金(スズ、ビスマス等)、ガリウム系合金、亜鉛系合金、ハンダ類等の低融点金属系の合金や、合金率0パーセントの低融点金属であるインジウム、スズ、ガリウム、ビスマス等がある。表1には、その典型的な配合例が示されているが、本発明はこれらの配合例に限定されるものではない。
Figure 2015023186
前記のペーストを塗布する手法としては、公知の手法を使用できるので、その説明は省略する。しかし、ペーストの充填速度の増大やボイド発生の防止などに留意することが必要である。
前記の「低温焼結処理」とは、通常は、300℃を超えない低温熱処理であればよい。加熱によってペーストの液体成分が気化し、水素窒素フォーミングガス等の還元性雰囲気か、ペーストに含まれる蟻酸、カルボン酸等の「COOH系の酸」、ジンワックス(松脂)等の還元剤により、活性化されたペーストの固形成分である微粒子同士が部分的に接触した部分(接触部)の近辺で拡散結合が生じるため、多孔質の第1導電体が形成(焼結)される。
この場合、拡散結合の温度は、ペーストの固形成分である微粒子(または微粒子の導電性被膜(スキン))の融点温度よりも、遥かに低い。
ペーストの固形成分である微粒子(または微粒子の導電性被膜(スキン))を、異なる金属を適切に組み合わせて構成すると、拡散結合で生じた合金の融点温度を焼結温度より遥かに高くすることができる。これは、後続工程での処理において極めて有利な現象である。
多孔質焼結体における空隙の大きさと空隙の占有比率は、固形成分である微粒子の大きさや外形などに依存する。この空隙に第2導電材を含浸させて固化させることで、貫通電極または埋込電極が得られる。
前記の「含浸」の手法としては、例えば、第2導電材を含有するペーストを、基板上で多孔質の第1導電体の上に塗布・浸透させてから、熱処理で第2導電材を溶融させる手法がある。こうすることで、第2導電材が第1導電体の空隙に沈着・再固化されるので、前記の「第2導電体」が得られる。
第2導電材の融点が低い場合は、塗布機械で第2導電材を溶融させ、予熱した基板上の多孔質の第1導電体の上に、真空雰囲気または還元性雰囲気あるいは不活性ガス雰囲気で塗布・浸透させた後、冷却することにより、第2導電体を得ることもできる。
本発明の貫通・埋込電極では、第1導電体の成分容積比率が第2導電体の成分容積比率よりも大きいことが好ましい。これは、第1導電体の力学特性を貫通・埋込電極の力学特性として保持するためである。
本発明の貫通・埋込電極の形成工程において、基板上に形成されたデバイスや配線パターンとの電気接続は、基板の材質と、デバイスや配線パターンの配置の複雑度によって変化するが、これらは公知であるから、ここでの説明は省略する。
複雑な周辺要因を省いた基本的な貫通・埋込電極の形成工程は、概ね以下の(1)〜(7)の工程である。
(1)基板の一方の面(第1主面)からの開孔工程
(2)開孔の内壁に絶縁層を形成する工程
(3)開孔に第1導電材を固形成分とするペーストを塗布し、堆積・充填する工程
(4)低温焼結処理工程
(5)多孔質の第1導電体の上に第2導電材を固形成分とするペースト(あるいは第2導電材の溶融液)を塗布・堆積する工程
(6)第2導電材を溶融・含浸させる工程
(7)基板の第1主面または第2主面、あるいは第1主面と第2主面の双方を平滑化する工程
これらの七つの工程のうち、上記工程(2)は、基板が樹脂あるいはセラミックの場合には不要である。
上記工程(3)は、必要な固形成分の堆積量を得るため、複数回、繰り返して実施することが必要な場合もある。また、固形成分の堆積を促すため、基板に予熱をかけながら実施することもある。
上記工程(4)は、処理温度を第1導電材の成分構成に合わせて設定する。必要に応じて、水素窒素フォーミングガス等の還元性雰囲気や、窒素ガスやアルゴンガスなどの不活性ガス雰囲気で実施することもある。
上記工程(5)は、上記工程(3)と同様に、複数回、繰り返して実施することもある。塗布物が金属溶融液である場合、真空雰囲気か、弱い還元性を示すミックス雰囲気などが必要になると予想される。
上記工程(6)は、通常、真空雰囲気が必要であるが、塗布物が金属溶融液の場合には、不要となる場合もある。
上記工程(7)は、貫通・埋込電極の露出端によって凹凸が生じるため、平坦でなくなっている基板の表面を、後続工程のために平坦化する工程である。
最後に、本発明の貫通・埋込電極及びその形成方法の基本概念について説明する。
変温サイクル中に貫通・埋込電極に与えられる熱衝撃を検討すると、この熱衝撃は貫通・埋込電極の容積変化により基板の開孔の内壁に与えられる圧力変動に起因すると考えられる。理論上は、貫通・埋込電極が、基板と同様の熱膨張係数の材料から形成されていれば、応力は発生しない。
貫通・埋込電極の使用環境では、貫通・埋込電極を通過する電流は主に高周波電流であるから、貫通・埋込電極の導通抵抗を軽減する際に、表皮効果は無視できない要因である。
そこで、例えば、基板の熱膨張係数に近い熱膨張係数を持つ微粒子を核(コア)とし、その表面に低電気抵抗の導電性被膜(スキン)を被覆することで導電性粒子(第1導電材)を生成し、その導電性粒子を堆積して焼結させれば、連続した空隙部を持つ多孔質導電体(多孔質焼結体)(第1導電体)が得られる。その時、導電性微粒子の導電性被膜(スキン)同士の接触部が相互に連結されるため、立体網目状の導通路が生成される。この多孔質導電体(多孔質焼結体)では、どの断面でも、前記接触部の表面同士の連結線が同口径の柱の外周線よりも長いので、より広い導通表面積が得られるのである。
また、前記連結線の断線部分を接続するために、第2導電材の溶融液を多孔質導電体(多孔質焼結体)の空隙部に含浸させて再固化させるので、より好ましい導通路が確保できる。
その結果、基板の熱膨張係数に近い熱膨張係数を持つと共に、高周波における導電性が同口径の金属体の導電性に近い貫通・埋込電極が得られる。
前記核(コア)が金属または合金である場合、貫通・埋込電極を構成成分の分布にムラがある金属体とみなすことができるので、貫通・埋込電極を通過する電流が低周波または直流であっても、高い導電性を確保できる。
本発明の貫通・埋込電極の形成方法では、高価な設備を必要としないので、製造コストを効果的に抑制できるという利点がある。
本発明の貫通・埋込電極では、半導体製造技術の微細化に応じて、より高密度に配置可能で、低抵抗かつ高信頼性の貫通電極または埋込電極が得られる、という効果がある。
本発明の貫通・埋込電極の形成方法では、半導体製造技術の微細化に応じて、より高密度に配置可能で、低抵抗かつ高信頼性の貫通電極または埋込電極を、低コストで形成することができる、という効果がある。
本発明の第1実施形態の貫通電極の形成工程を示す図である。 本発明の第1実施形態の貫通電極の形成工程を示す図で、図1Aの続きである。 本発明の第2実施形態の埋込電極の形成工程を示す図である。 本発明の第2実施形態の埋込電極の形成工程を示す図で、図2Aの続きである。 本発明の第3実施形態の埋込電極の形成工程を示す図である。 従来の貫通電極の形成方法の一例を示す図である。 従来の貫通電極の形成方法の他の例を示す図である。 本発明の第4実施形態に係る貫通・埋込電極の形成方法に使用される多面体導体粒子(多面体の導電性微粒子)の例を示す説明図である。 本発明の第4実施形態に係る貫通・埋込電極の形成方法に使用される金属微粒子(金属製の導電性微粒子)の例を示す説明図である。 本発明の第4実施形態に係る貫通・埋込電極の形成方法に使用されるメッキ付き金属微粒子(金属製の導電性微粒子)の例を示す説明図である。 本発明の第4実施形態に係る貫通・埋込電極の形成方法に使用されるメッキ付き金属微粒子(金属製の導電性微粒子)の他の例を示す説明図である。 本発明の第4実施形態に係る貫通・埋込電極の形成方法に使用されるメッキ付き金属微粒子(金属製の導電性微粒子)のさらに他の例を示す説明図である。 本発明の第4実施形態に係る貫通・埋込電極の形成方法で形成される貫通・埋込電極の内部における各種微粒子の状態の例を示す説明図である。 本発明の第4実施形態に係る貫通・埋込電極の形成方法で形成される貫通・埋込電極の内部における各種微粒子の状態の他の例を示す説明図である。 本発明の第4実施形態に係る貫通・埋込電極の形成方法で形成される貫通・埋込電極の内部構造を示す説明図で、図6Dに示した金属微粒子の接合状態を模式的に示している。
以下、本発明の好適な実施形態について、図面を参照して説明する。但し、本発明は多くの異なる形態で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細な構造と材料選択を様々に変更し得ることは、当業者であれば容易に理解される。
従って、本発明は、本実施形態の記載内容に限定して解釈されるものではない。なお、以下の説明において、同一部分又は同等機能を有する部分には同一の符号を付し、その説明は省略する。
(第1実施形態)
図1A及び図1Bは、本発明の第1実施形態に係る貫通電極の形成方法を示す。本実施形態は、電極の両端が基板の両面から接続端子として露出するケースであり、この電極は貫通電極となる。貫通電極を内蔵するこの基板は、インターポーザとして機能する。
まず、図1A(a)に示したように、基板50を用意する。
次に、図1A(b)に示すように、基板51に開孔51を形成する。開孔51は、基板50の第1主面52(図では上側の面)から第2主面53(図では下側の面)に至るまで貫通している。開孔51の内径は、数μmから数100μmである。
次に、図1A(c)に示すように、開孔51の内壁に絶縁層54を形成する。形成手法によっては、同図に示すように、開孔51の内壁だけではなく、絶縁層54が第1主面52と第2主面53の上にも形成される。但し、基板50の材質が絶縁性の場合は、絶縁層54を形成することは不要である。
基板50の材質は種々選択できるが、シリコンあるいはゲルマニウムなどの半導体基板、化合物半導体の基板等、半導体デバイスを実装する半導体基板と同等レベルの熱膨張係数を有するガラスやセラミックス基板などが、好適に使用できる。
次に、図1A(d)に示すように、ガラス等の材質の支持板55を基板50の第2主面53に装着する。第2主面53上に絶縁層54が存在する場合は、支持板55は絶縁層54を介して第2主面53に装着されることになる。支持板55は、開孔51の底部(第2主面53側の開口部)を塞ぐ役割を有する。
次に、図1A(e)に示すように、第1主面52側の開口部から、第1導電材を含有するペースト56を開孔51に充填・堆積させる。この時、ペースト56の一部が開孔51からはみ出るようにする。
第1導電材を含有するペースト56の例としては、例えば、核(コア)の大きさの200分の1から10分の1程度の厚さ(本実施形態の場合は、0.0015μmから0.05μmの厚さ)のスズ被膜(スキン)で被覆された、粒径あるいは外形概略寸法が0.3μmから0.5μmの大きさのタングステンの微粒子(導電材微粒子)と、同じく例えば、核(コア)の大きさの200分の1から10分の1程度の厚さ(本実施形態の場合は、0.0015μmから0.05μmの厚さ)の銀被膜(スキン)で被覆された、粒径あるいは外形概略寸法が0.3μmから0.5μmの大きさのタングステンの微粒子(導電材微粒子)とを、1対1の割合で、分散液と揮発性溶媒に加えて調合した、85w%の粘性混濁液が挙げられる。この粘性混濁液は、スズ被膜(スキン)で被覆されたタングステン核(コア)からなる導電性微粒子と、銀被膜(スキン)で被覆されたタングステン核(コア)からなる導電性微粒子を含んでいるから、核(コア)は同じ金属からなり、被膜(スキン)が異なる金属からなる、二種類の導電性粒子を含んでいることになる。勿論、ペースト56を構成する物質とそれらの含有量、溶媒などは、ここに例示した内容に限定されない。
これらの被膜(ここでは、メッキまたは置換等で被覆されたスズおよび銀の被膜)の厚さは、核(コア)(ここではタングステン微粒子)との体積比率が異なる被膜接合点での溶融部分が、核(コア)によって作られる空隙部を充填してしまわない厚さ以下にする必要がある。この空隙部は、次の加工段階で別の溶融金属によって充填される必要があるため、一部で固定されてはいても、全体としては連続したものである必要があるからである。また、この空隙部が溶融金属によって十分に充填されず、それによってボイドが生じると、抵抗成分が増えてしまい、貫通電極の導電率が低下するからである。
なお、上記空隙部の不完全充填に起因する貫通電極の導電率低下の程度が少ないときは、貫通電極の使用目的に支障が生じないことがある。その場合には、上述した被膜(スキン)の厚さに対する条件は不要である。また、上記空隙部の充填をしなくても、貫通電極の導電率を所望のレベル以上に調整できる場合は、後述するようなペースト59を用いて上記空隙部を充填する処理自体を省略することも可能である。
ペースト56の充填には、マイクロピペットやスクリーン印刷など周知の手法が利用される。塗布機械の性能、塗布速度、堆積密度等を考慮して、ペースト56中の導電性微粒子の粒径と固形分比(希釈剤割合)の調整で、容易に対応できる。使用機械は、比較的安価なジェット・ディスペンサとするのが好ましい。選定機種の性能によって、塗布の繰り返し回数が異なる。一般的仕様なら、概ね2回の繰り返しを要する。
次に、図1A(f)に示すように、還元性雰囲気での低温焼結処理によって、開孔51の中に多孔質の第1導電体57を形成する。還元性雰囲気での低温焼結処理によって、ペースト56に含まれる揮発性の液体成分が散逸され、ペースト56に含まれる固形成分の導電性微粒子同士が収縮沈着して互いに部分接触する。そして、活性化された導電性微粒子の表面にある金属被膜(ここではスズおよび銀の被膜)の間に拡散結合が起きて、多孔質の第1導電体57として焼結する。その際の収縮沈着の度合いは、ペースト56中の固形成分の含有量によって変わる。
上述したペースト56の例では、ペースト56に含まれている二種類の導電性粒子の核(コア)が、いずれもタングステンであり、それら導電性粒子の被膜(スキン)がスズと銀であるから、焼結体である第1導電体57の主たる構成要素は、タングステン微粒子であり、各々のタングステン微粒子の周囲に配置された被膜状のスズと銀が相互に結合して導電路を形成する。
本実施形態における低温焼結処理の条件は、例えば、2%のHを還元剤として含有するN雰囲気で、温度は230℃とする。勿論、この条件に限定されるわけではない。
図1B(g)は、多孔質の第1導電体57を構成する固形成分の導電性微粒子58の部分接触状態を示す説明図である。固形成分の導電性微粒子58の部分接触により、導電性微粒子58の間に連続した空隙部が生じている。
次に、図1B(h)に示すように、第2導電材を含有するペースト59を、多孔質の第1導電体57の上にそれを覆うように塗布・堆積させる。そして、低温熱処理により、ペースト59は一時的に溶融させ、その後、沈着・再固化させる。こうして、貫通電極を構成する非完全置換型固溶体60が、開孔51の内部に形成される。このとき、第2導電体としてのペースト59の一部の熔湯(第2導電材)61は、多孔質の第1導電体57の空隙部(図1B(g)を参照)に浸透し、空隙部をすべて充填する(図1B(i)を参照)。こうして形成された非完全置換型固溶体60が、本実施形態に係る貫通電極を構成する。
ペースト59の一例を挙げると、インジウム系合金(例えば、インジウム52%、スズ48%、融点約120℃)のペーストで、含有されているインジウム系合金の導電性微粒子が粒径0.03μmから0.05μmとされ、固形成分(導電性微粒子)が80〜99wt%とされるのが好ましい。この配合割合であれば、インジウム系合金の導電性微粒子の凝集を防ぎ、且つ充填材を十分に供給できるからである。
多孔質の第1導電体57の空隙部に含浸されたペースト59の熔湯(第2導電材、インジウム系合金)61が、第1導電体57の導電性微粒子58との接触面に拡散結合しながら(いわゆる金属同士の濡れを起こしながら)、固化して非完全置換型固溶体60となる過程を、概念的に、図1B(i)に示す。
次に、図1B(j)に示すように、貫通電極を構成する非完全置換型固溶体60の形成過程で生じた凸起部を除去し、基板50の第1主面52側を平坦化する。この平坦化工程は、機械的な研磨やCMP(化学反応と機械研磨とを併用した平坦化工程)といった周知の手法で実施できる。
最後に、図1B(k)に示すように、基板50の第2主面53から支持板55を取り外してから、貫通電極を構成する非完全置換型固溶体60の一端部に接触するように、第2主面53側に電気配線層66を形成し、非完全置換型固溶体60の他端部に接触するように、第1主面52側に電気配線層65を形成する。
以上の工程により、基板50の開孔51に非完全置換型固溶体60からなる貫通電極が形成された構造(貫通電極構造)と、この貫通電極に電気的に接続された電気配線層65及び66が形成される。
以上述べたように、本実施形態に係る貫通・埋込電極の形成方法は、従来の各種の貫通電極形成法に比べて、高価な設備を要せず、比較的に短時間で、基板全体の信頼性の低下がなく、信号伝達特性の劣化がない良導電性の貫通電極を形成することが可能となる。
また、貫通・埋込電極の形成時に230℃を超える高温処理工程を避けることができるため、既に回路が形成されていて高温処理ができない半導体デバイスや有機系デバイス用の半導体やガラスやセラミックなどの基板ウェハ上に、貫通電極を形成する方法として、有効である。
このように、300℃以上の高温熱処理を含まないため、例えばシリコンウェハに既に構成されているデバイスの特性変動や劣化を伴わない。さらに、貫通電極の導電率が大きいため、大電流あるいは高速信号が通過しにくい貫通電極のサイズを小さくすることが可能となり、且つ低製造コストの高集積化や3次元積層化を達成することも可能となる。
なお、貫通電極の導電率を所望のレベル以上に調整できるために、ペースト59を用いた上記空隙部の充填処理を省略した場合、貫通電極は多孔質の第1導電体57(多孔質焼結体)のみから構成される。これは、後述する第2〜第4実施形態についても、同様に適用される。
(第2実施形態)
図2A及び図2Bは、本発明の第2実施形態に係る埋込電極の形成方法を示す。本実施形態は、基板の片面に電極が接続端子として露出し、他方の面では、既に築かれた半導体デバイスの配線に基板の内部から接続されるケースであり、この電極は埋込電極となる。
まず、図2A(a)に示すように、半導体ウェハ等の基板250の第2主面253(図では下側の面)側に、公知の方法により、トランジスタ70を形成する。トランジスタ70は、ゲート電極72と、ゲート電極72の両側に配置された一対の拡散層71を有している。一対の拡散層71には、配線層73がそれぞれ接続されている。ゲート電極72と配線層73は、絶縁層74(酸化膜であることが多い)内に配置されている。
次に、図2A(b)に示すように、周知のパターン形成工程とそれに続くエッチング工程により、開孔251を形成する。具体的に言えば、反応性イオンエッチング等により、基板250を、第1主面252(図では上側の面)側から第2主面253側の絶縁膜74まで、選択的に除去する。開孔251は、基板250を貫通している。
次に、図2A(c)に示すように、ふっ酸(HF)ガス雰囲気中での反応性イオンエッチングなどにより、開孔251を介して、絶縁層74の第1主面252側を選択的にエッチングし、開孔251の直下にある配線層273を露出させる。
次に、図2A(d)に示すように、開孔251の内壁と第1主面252に絶縁層254を形成する。この時、露出した配線層73の表面(底の面)にも絶縁層254が形成されるので、周知の手法により除去する。形成手法によっては、同図に示すように、開孔251の内壁だけではなく、絶縁層254が第1主面252の上にも形成される。
以上の工程により、「底面に導体が配置された開孔」が形成される。それ以降の工程は、上述した第1実施形態と同様であるので、簡単に説明する。
すなわち、絶縁層254の形成工程に続いて、図2A(e)に示すように、上述した第1実施形態と同様にして、第1主面252側の開口部から、第1導電材を含有するペースト256を開孔251に充填・堆積させる。この時、ペースト256の一部が開孔51からはみ出るようにする。
次に、図2A(f)に示すように、上述した第1実施形態と同様にして、開孔251の中に多孔質の第1導電体257を形成する。還元性雰囲気での低温焼結処理によって、ペースト256に含まれる揮発性の液体成分が散逸され、ペースト256に含まれる固形成分の導電性微粒子同士が収縮沈着して互いに部分接触する。そして、活性化された導電性微粒子の表面にある金属被膜の間に拡散結合が起きて、多孔質の第1導電体257として焼結する。その際の収縮沈着の度合いは、ペースト256中の固形成分の含有量によって変わる。
図2B(g)は、多孔質の第1導電体257を構成する固形成分の導電性微粒子258の部分接触状態を示す説明図である。固形成分の導電性微粒子258の部分接触により、導電性微粒子258の間に連続した空隙部が生じている。
次に、図2B(h)に示すように、上述した第1実施形態と同様にして、第2導電材を含有するペースト259が、多孔質の第1導電体257の上にそれを覆うように塗布・堆積させる。そして、低温熱処理により、ペースト259は一時的に溶融させ、その後、沈着・再固化させる。こうして、埋込電極を構成する非完全置換型固溶体260が、開孔251の内部に形成される。このとき、第2導電体としてのペースト259の一部の熔湯261は、多孔質の第1導電体257の空隙部(図2B(g)を参照)に浸透し、空隙部をすべて充填する(図2B(i)を参照)。こうして形成された非完全置換型固溶体260が、本実施形態に係る埋込電極を構成する。
多孔質の第1導電体257の空隙部に含浸されたペースト259の熔湯261が、第1導電体257の導電性微粒子258との接触面に拡散結合しながら(いわゆる金属同士の濡れを起こしながら)、固化して非完全置換型固溶体260となる過程を、概念的に、図2B(i)に示す。
次に、図2B(j)に示すように、上述した第1実施形態と同様にして、埋込電極を構成する非完全置換型固溶体260の形成過程で生じた凸起部を除去し、基板250の第1主面252側を平坦化する。
最後に、図2B(k)に示すように、埋込電極を構成する非完全置換型固溶体260の一端部に接触するように、第1主面252側に電気配線層265を形成する。
以上の工程により、基板250の開孔251に埋込電極(非完全置換型固溶体260)が形成された構造(埋込電極構造)と、この埋込電極に電気的に接続された電気配線層265及び273が形成される。
(第3実施形態)
図3は、本発明の第3実施形態に係る埋込電極の形成方法を示す。本実施形態は、上述した第2実施形態において多層配線を用いた場合である。したがって、図3では、上述した第2実施形態を示す図2A及び図2Bと同一番号は、同一構成要素を示している。
まず、図3(a)に示すように、半導体ウェハ等の基板250の第2主面253(図では下側の面)側に、公知の方法により、トランジスタ70を形成する。トランジスタ70は、ゲート電極72と、ゲート電極72の両側に配置された一対の拡散層71を有している。一方の拡散層71には、複数の配線層73a、73b、73cが接続されている。ゲート電極72と配線層73a、73b、73cは、絶縁層74(酸化膜であることが多い)内に配置されている。これらの配線層の間には層間配線270が配置されており、隣接する配線層(図では、第1層73aと第2層73b)の間を電気的に接続している。このような複数の配線層および層間配線は、シリコン集積回路では多用されている。
次に、図3(b)に示すように、上述した第2実施形態と同様にして、第2層の配線層73bに到達する埋込電極を形成するための開孔251bを形成する。その後は、上述した第2実施形態と同様にして、開孔251bに埋込電極が形成される。
図3では、第二層の配線層73bへの埋込電極を形成する場合が示されているが、本発明はこれに限らず、他の層の配線層への埋込電極の形成も可能である。図3(c)には第三層の配線層73cへの埋込電極を形成する場合の開孔251cが示されている。このように、多層配線構造では、指定された任意の配線層に対して埋込電極を形成することが可能である。
図3(d)では、第二層の配線層73bと第三層の配線層73cの両者に対して共通の埋込電極を形成する場合の開孔251bcが示されている。このような構成に対して埋込電極を形成すると、配線層73bと73cの層間配線が形成されると同時に、これら両者を第1主面252側へ引き出すことが可能となる。即ち、1個の埋込電極に複数の機能を持たせることが可能である。
(第4実施形態)
図6A〜6Hは、本発明の第4実施形態に係る貫通・埋込電極の形成方法に使用される導電性微粒子と、導電性微粒子同士の種々の接合構造(結合態様)を示している。なお、図6A〜6Hを参照して以下に説明する種々の導電性微粒子は、上述した第2及び第3実施形態に係る多孔質焼結体257あるいは非完全置換型固溶体260にも適用可能である。
図6Aは、上述した第1実施形態に係る多孔質焼結体57あるいは非完全置換型固溶体60に用いる導電性微粒子58に代えて使用できる、多面体導体粒子(多面体の導電性微粒子)の例を示す。
ここに例示された多面体導体粒子(多面体の導電性微粒子)358は、(i)は直方体状、(ii)は円筒状、(iii)は表面に突起のある略楕円体状、(iv)は表面に突起のある略球体状、(v)は円筒状、(vii)は表面に微細突起のある球体状、(viii)は表面に突起のある略楕円体状、(ix)は球体状、(x)は直方体状、(x)は星形状であるが、これら以外の形状も可能である。このように、導電性微粒子58の形状としては、種々のもの採用することができる。
多面体導体微粒子(多面体の導電性微粒子)358は、単体金属や合金、あるいは金属・合金以外の導体でも形成できる(この場合は、核(コア)のみが存在し、被膜(スキン)は存在しない)し、有機材料または無機材料よりなる核(コア)の表面を導電性被膜(スキン)(例えば金属被膜)で覆うことによっても形成できる。
図6Bは、金属微粒子(金属製の導電性微粒子)458の例を示す。
ここに例示された金属微粒子458は、W、Mo,またはSi単体よりなる微粒子を核(コア)としており、その核(コア)の表面をメッキ法などによってNi、Cu、Sn、Au、Ag等の導電性被膜(スキン)で覆うことによって、形成することができる。ここでは、金属微粒子458の形状として、(i)〜(iv)の四種類が例示してある。
図6Cは、メッキ付き金属微粒子(金属製の導電性微粒子)558の例を示す。
符号658は、W、Mo、Si等からなる微粒子であり、メッキ付き金属微粒子558の核(コア)となるものである。符号589は、核(コア)となる微粒子658の最外面に配置されたAu、Ag、またはPt(比較的高融点の金属)の被膜(スキン)(導電性被膜)を示す。符号689は、Au、Ag、またはPtの被膜589の内側(つまり、コア微粒子658と被膜589の間)に配置されたNi、Cu、Ti、Cr、またはTa(比較的高融点の金属)の被膜(スキン)(導電性被膜)を示す。符号789は、コア微粒子658の表面を被覆するSn単体、Sn−Ag合金、またはSn−Ag−Cu合金(比較的低融点の金属)の被膜(スキン)を示す。
したがって、メッキ付き金属微粒子558の一方は、W、Mo、Si等からなる核(コア)658と、核(コア)658の表面を被覆するNi、Cu、Ti、Cr、またはTaの被膜(スキン)689と、Au、Ag、またはPtの被膜(スキン)589から構成されている。換言すれば、このメッキ付き金属微粒子558は、核658の周囲に、二つの異なる比較的高融点の金属被膜589と689を備えたものである。
また、メッキ付き金属微粒子558の他方は、W、Mo、Si等からなる核(コア)658と、核(コア)658の表面を被覆するSn単体、Sn−Ag合金、またはSn−Ag−Cu合金(比較的低融点の金属)の被膜(スキン)789から構成されている。換言すれば、このメッキ付き金属微粒子558は、核658の周囲に、一つの比較的低融点の金属被膜789を備えたものである。
図6Cに示した二つの導電性微粒子558は、併用する(同時使用する)のが好ましい。例えば、コア微粒子658としてWを選択し、さらに、二種類の比較的高融点の金属被膜589と689に表面被覆されたコア微粒子(W)からなるメッキ付き金属粒子558を「第1導電性微粒子」とし、比較的低融点の金属被膜789に表面被覆されたコア微粒子(W)からなるメッキ付き金属粒子558を「第2導電性微粒子」として、これら二つの導電性微粒子を混合することで、第1導電材を含有するペースト56として使用できるペーストが得られる。このような二種類の導電性粒子を併用することにより、焼結温度が1100℃以上のW単体の微粒子を焼結して得た焼結体の特性と同じレベルの似た特性を有する多孔質焼結体(貫通・埋込電極)を、300℃以下の低温で形成でき、その点で大きな意義がある。
図6Dは、図6Cに示したメッキ付き金属微粒子(金属製の導電性微粒子)558の寸法を小さくして、水素、窒素等の還元性雰囲気内で200℃から250℃程度の比較的低温度で、相互拡散などにより部分的Au−Sn共晶合金よりなる接合部589、789を形成した例を示す。
この例では、W、Mo、Si等からなる核(コア)658と、核(コア)658の表面を被覆するNi、Cu、Ti、Cr、またはTaの被膜(スキン)689と、Au、Ag、またはPtの被膜(スキン)589から構成された金属微粒子558と、W、Mo、Si等からなる核(コア)658と、核(コア)658の表面を被覆するSn単体、Sn−Ag合金、またはSn−Ag−Cu合金の被膜(スキン)789から構成された金属微粒子558との結合部分に、網目状の部分的Au−Sn共晶合金接合部861が形成されている。この部分的Au−Sn共晶合金接合部861の融点は、275℃以上になるため、処理温度を半導体デバイスの実装時の負荷温度265℃以下に抑えて、十分強度を維持することができる利点がある。
図6Eは、表面メッキ付きの金属微粒子(金属性製の導電性微粒子)558のさらに他の例を示している。
符号878は、Cuが含浸された多面体のW粒子を核(コア)とし、その核(コア)の表面をSnの被膜(スキン)で覆った金属微粒子を示す。符号978は、AgまたはCuが含浸された多面体のWまたはMo粒子を核(コア)とし、その核(コア)の表面をAu被膜(スキン)で覆った金属微粒子を示す。このCuが含浸された多面体のW粒子を用いた金属微粒子558であれば、多面体のW粒子単体を用いた場合よりも、電気伝導性と熱伝導性が良くなるから、これら二つの金属微粒子878及び978を用いて生成された多孔質焼結体(貫通・埋込電極)は、その内部のCu含有率が60重量%以下であれば、Wの熱膨張率に近い熱膨張率を持つ。
図6F及び図6Gは、貫通・埋込電極の内部における各種微粒子の状態を示す。
貫通・埋込電極を構成する多孔質焼結体57、257が、開孔51、251の内部に充填されており、基板50、250の厚さ方向(図6F及び図6Gでは上下方向)の電気的接続を実現している。このような構成にすることで、貫通・埋込電極を構成する多孔質焼結体57、257とシリコン等の基板50,250との熱膨張率差を小さく保持できるため、開孔51、251での応力破壊の発生を防止できる。更に、貫通・埋込電極の電気抵抗を下げることもできるうえ、貫通・埋込電極を通じた放熱特性も良好になる。
図6Hは、図6Dに示した貫通・埋込電極の内部構造を模式的に示す。同図の貫通・埋込電極は、W、Mo、Si等からなる核(コア)658と、その表面を被覆するNi、Cu、Ti、Cr、またはTaの被膜(スキン)689及びAu、Ag、またはPtの被膜(スキン)589からなる金属微粒子558と、W、Mo、Si等からなる核(コア)658と、その表面を被覆するSn単体、Sn−Ag合金、またはSn−Ag−Cu合金の被膜(スキン)789からなる金属微粒子558とを含んでいる。同図に示すように、二種類の導電性微粒子の結合部に、網目状または部分的Au−Sn共晶合金接合部861が形成されることで、多孔質焼結体(貫通・埋込電極)の母材が構成されており、その母材の周囲に存在する空隙部がインジウムまたはインジウム合金(熔湯)61、261で充填されている。
以上述べたように、本発明の第4実施形態に係る貫通・埋込電極の形成方法では、二種類の比較的低融点の金属被膜589と689に表面被覆されたコア微粒子(例えばWの微粒子)からなる第1導電性微粒子と、比較的高融点の金属789に表面被覆された、前記第1導電性微粒子と同種のコア微粒子(例えばWの微粒子)からなる第2導電性微粒子とを準備し、両者を混合することにより、図6A〜6Hに示した多面体導電粒子358,458,558を用いて部分的合金接合部589、789、網目状Au−Sn共晶合金接合部861を有する良導電性と、良放熱・良熱伝導性による低熱抵抗特性と低熱膨張特性を併せ持つ電極構造を提供することができる。
更に、300℃以下で疑似焼結体ができるため、275℃で導電性微粒子同士の強い接合ができ、したがって、W単体による焼結体とよく似た特性が維持できる。よって、電子部品実装に対する耐性が優れた電極または電極構造が実現できる。
本発明により、貫通・埋込電極の信頼性や信号伝達特性を大幅に改善することができる。この改善により、半導体製造技術の微細化に伴う高密度な貫通・埋込電極の配置が可能となる。
ここで、図6C〜図6Eに示された導電性粒子、つまり、本発明の貫通・埋込電極に好適に使用できる材料(電極材料)について、以下のように補足説明する。
(1)図6Bに示された、核(コア)の表面に単一の被膜(スキン)が被覆された微粒子458について
核(コア)として使用できる微粒子は、上述したW、Mo,またはSi単体よりなる微粒子のほか、Si以外の半導体の微粒子、インコネル等の合金の微粒子、SiC、AlN等のセラミックの微粒子、ホウ珪酸ガラス、テンパックスガラス、イーグルガラス等の無機材料の微粒子、ポリイミド変性材料等の有機材料の微粒子、有機材料と無機材料の混合体の微粒子が使用可能である。
被膜(スキン)として使用できる導電材は、上述したNi、Cu、Sn、Au、Agのほか、Pd、Co、Cr、Cu−Sn、Ni−Au、Zn、Alが使用可能である。
(2)図6Cに示された、二つの異なる比較的高融点の金属被膜589と689を備えた微粒子558について
核(コア)658として使用できる微粒子は、図6Bに示された微粒子458と同じである。
最外面に配置された比較的高融点の金属被膜589として使用できる材料は、上述したAu、Ag、またはPtに加えて、Pd、Cuまたはそれらの合金が使用可能である。
核(コア)658と最外面の金属被膜589の間に配置された比較的高融点の金属被膜689として使用できる材料は、上述したNi、Cu、Ti、Cr、またはTaのほか、Pd、Coが使用可能である。
(3)図6Cに示された、一つの比較的低融点の金属被膜789を備えた微粒子558について
核(コア)658として使用できる微粒子は、図6Bに示された微粒子458と同じである。
比較的低融点の金属被膜789として使用できる材料は、上述したSn単体、Sn−Ag合金、またはSn−Ag−Cu合金のほか、Zn、Bi、Ga、Pb、Cu−Snまたはそれらの合金が使用可能である。
(4)図6Eに示された、Cu含浸W粒子の表面をSn被膜(スキン)で覆った金属微粒子878について
核(コア)として使用できる微粒子は、図6Bに示された微粒子458と同じである。含浸させることができる材料としては、上記Cuのほか、Ag、Zn、Al、Ni、Cdが使用可能である。
被膜(スキン)として使用できる材料は、上述したSn単体のほか、Zn、Cu、Cd、Cu−Sn、Cu−Sn−Agまたはそれらの合金が使用可能である。
(5)図6Eに示された、AgまたはCu含浸WまたはMo粒子の表面をAu被膜(スキン)で覆った金属微粒子978について
核(コア)として使用できる微粒子は、図6Bに示された微粒子458と同じである。含浸させることができる材料としては、上記Ag、Cuのほか、Ag、Zn、Al、Ni,Cdが使用可能である。
被膜(スキン)として使用できる材料は、上述したAuのほか、Ag、Pt、Pd、Zn、Cu、Cu−Sn、Cu−Sn−Agなどが使用可能である。
以上、本発明の好適な実施形態について図面を参照しながら説明した。本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明はここに記載した内容に限定して解釈されるものではない。
本発明による貫通・埋込電極およびその形成方法は、半導体分野、特に3次元化構造での基本的な要素技術であるから、本発明は単に貫通電極や埋込電極に留まらず、これらを応用した3次元集積回路(メモリ回路、演算処理回路、ドライバなど)やセンサシステムに広く適用可能である。
50、250 基板
51 開孔
52、252 第1主面
53、253 第2主面
54、74、254 絶縁層
55 支持板
56、59、256、259 ペースト
57、257 第1導電体(多孔質焼結体)
60、260 第2導電体(非完全置換型固溶体)
61、261 熔湯(金属あるいは合金)
58、258、358、458、558、658 導電性微粒子
65、66、73、73a、73b、73c、265 配線層
70 トランジスタ
71 拡散層
72 ゲート電極
251、251b、251c、251bc 開孔
270 層間配線
861 網目状・部分的Au−Sn合金接合部
878 Cu含浸W粒子を核とし、その表面をSn被膜で覆った金属微粒子
978 Ag、Cuを含浸したW、Mo粒子を核とし、その表面をAu被膜で覆った金属微粒子

Claims (5)

  1. 第1導電材を300℃未満の温度で焼結して形成された、多孔質の第1導電体と、
    前記第1導電材とは異なると共に前記第1導電材の焼結温度より低い融点を持つ金属または合金よりなる第2導電材を、前記第1導電体の空隙部に充填・固化してなる第2導電体と
    を備えてなることを特徴とする貫通・埋込電極。
  2. 前記第1導電材または前記第1導電材が、網目状または立体網目状の合金接合部を有していると共に、基板の熱膨張係数の3倍を超えない熱膨張係数を有している請求項1に記載の貫通・埋込電極。
  3. 表面が導電性被膜で覆われ且つ粒径が0.5〜10μmである導電性微粒子を含み、
    前記導電性微粒子が、前記導電性被膜の融点が異なる2種類以上の導電性粒子の混合体であるか、前記導電性被膜が種類の異なる金属または合金を含む多層構造となっており、
    前記導電性被膜の厚さが、前記導電性微粒子の外形寸法の10分の1から200分の1であることを特徴とする電極材料。
  4. 前記導電性微粒子が、タングステン、モリブデンを含む金属、合金、金属化合物、半導体、ガラス、セラミック、または有機材料であって、基板の熱膨張率に近いもの、またはそれらの混合物である請求項3に記載の電極材料。
  5. 基板に形成された開孔内に配置される貫通・埋込電極を形成する方法であって、
    前記開孔内に第1導電材のペーストを充填して乾燥させる工程と、
    前記開孔内に充填された前記第1導電材のペーストを固相焼結して、多孔質の第1導電体を生成する工程と、
    前記第1導電体を覆うように第2導電材のペーストを塗布する工程と、
    前記第2導電材のペーストを熱処理して融解させ、前記第1導電体に含浸させる工程と
    を備えていることを特徴とする貫通・埋込電極の形成方法。
JP2013150890A 2013-07-19 2013-07-19 電極、電極材料及び電極形成方法 Active JP6134884B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013150890A JP6134884B2 (ja) 2013-07-19 2013-07-19 電極、電極材料及び電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013150890A JP6134884B2 (ja) 2013-07-19 2013-07-19 電極、電極材料及び電極形成方法

Publications (2)

Publication Number Publication Date
JP2015023186A true JP2015023186A (ja) 2015-02-02
JP6134884B2 JP6134884B2 (ja) 2017-05-31

Family

ID=52487378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013150890A Active JP6134884B2 (ja) 2013-07-19 2013-07-19 電極、電極材料及び電極形成方法

Country Status (1)

Country Link
JP (1) JP6134884B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017179466A (ja) * 2016-03-30 2017-10-05 三菱マテリアル電子化成株式会社 銀被覆樹脂粒子及びその製造方法並びに該粒子を含む導電ペースト
WO2020217361A1 (ja) * 2019-04-24 2020-10-29 日立化成株式会社 シリコン貫通電極を有する基板の製造方法、シリコン貫通電極を有する基板及びシリコン貫通電極形成用銅ペースト

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094242A (ja) * 2000-09-14 2002-03-29 Denso Corp プリント多層基板の層間接続用材料およびこれを用いたプリント多層基板の製造方法
JP2005259845A (ja) * 2004-03-10 2005-09-22 Sharp Corp 導電性ペーストによるビア充填方法
JP2007139995A (ja) * 2005-11-17 2007-06-07 Hitachi Displays Ltd 表示装置およびその製造方法
JP2010147308A (ja) * 2008-12-19 2010-07-01 Canon Inc 配線基板の製造方法、およびインクジェット記録ヘッド用基板の製造方法
WO2011021364A1 (ja) * 2009-08-20 2011-02-24 パナソニック株式会社 半導体装置およびその製造方法
JP2011519150A (ja) * 2008-02-26 2011-06-30 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー シリコン太陽電池用導電ペーストおよびグリッド電極
JP2011142052A (ja) * 2010-01-08 2011-07-21 Hitachi Chem Co Ltd 銅導体インク及び導電性基板及びその製造方法
JP2012009546A (ja) * 2010-06-23 2012-01-12 Hitachi Ltd 薄膜製造方法、薄膜付基板および薄膜製造装置
JP2012142414A (ja) * 2010-12-28 2012-07-26 Panasonic Corp 半導体装置及びその製造方法並びにそれを用いた積層型半導体装置
JP2013115177A (ja) * 2011-11-28 2013-06-10 Napura:Kk 微細空間内に機能部分を形成する方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094242A (ja) * 2000-09-14 2002-03-29 Denso Corp プリント多層基板の層間接続用材料およびこれを用いたプリント多層基板の製造方法
JP2005259845A (ja) * 2004-03-10 2005-09-22 Sharp Corp 導電性ペーストによるビア充填方法
JP2007139995A (ja) * 2005-11-17 2007-06-07 Hitachi Displays Ltd 表示装置およびその製造方法
JP2011519150A (ja) * 2008-02-26 2011-06-30 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー シリコン太陽電池用導電ペーストおよびグリッド電極
JP2010147308A (ja) * 2008-12-19 2010-07-01 Canon Inc 配線基板の製造方法、およびインクジェット記録ヘッド用基板の製造方法
WO2011021364A1 (ja) * 2009-08-20 2011-02-24 パナソニック株式会社 半導体装置およびその製造方法
JP2011142052A (ja) * 2010-01-08 2011-07-21 Hitachi Chem Co Ltd 銅導体インク及び導電性基板及びその製造方法
JP2012009546A (ja) * 2010-06-23 2012-01-12 Hitachi Ltd 薄膜製造方法、薄膜付基板および薄膜製造装置
JP2012142414A (ja) * 2010-12-28 2012-07-26 Panasonic Corp 半導体装置及びその製造方法並びにそれを用いた積層型半導体装置
JP2013115177A (ja) * 2011-11-28 2013-06-10 Napura:Kk 微細空間内に機能部分を形成する方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017179466A (ja) * 2016-03-30 2017-10-05 三菱マテリアル電子化成株式会社 銀被覆樹脂粒子及びその製造方法並びに該粒子を含む導電ペースト
WO2020217361A1 (ja) * 2019-04-24 2020-10-29 日立化成株式会社 シリコン貫通電極を有する基板の製造方法、シリコン貫通電極を有する基板及びシリコン貫通電極形成用銅ペースト
JPWO2020217361A1 (ja) * 2019-04-24 2020-10-29
JP7226531B2 (ja) 2019-04-24 2023-02-21 株式会社レゾナック シリコン貫通電極を有する基板の製造方法、シリコン貫通電極を有する基板及びシリコン貫通電極形成用銅ペースト

Also Published As

Publication number Publication date
JP6134884B2 (ja) 2017-05-31

Similar Documents

Publication Publication Date Title
JP2013165265A5 (ja)
JP2013165265A (ja) 貫通/埋込電極構造及びその製造方法
JP5031764B2 (ja) 高特性相互接続用カーボンナノチューブはんだ複合材料
JP5305148B2 (ja) 電子部品、それを用いた電子部品装置およびその製造方法
WO2014106925A1 (ja) セラミック配線基板、半導体装置、およびセラミック配線基板の製造方法
US10478924B2 (en) Metal particle and electroconductive paste formed therefrom
KR100633846B1 (ko) 도전성 배선재료, 배선기판의 제조방법 및 배선기판
US9282638B2 (en) Electrode, electrode material, and electrode formation method
KR101655638B1 (ko) 금속 배선 형성용 전사 기판 및 상기 전사용 기판에 의한 금속 배선의 형성 방법
JP2019536286A5 (ja)
JP6134884B2 (ja) 電極、電極材料及び電極形成方法
JP2017147151A (ja) 導電性ペースト及び半導体装置
JP2012038790A (ja) 電子部材ならびに電子部品とその製造方法
CN108305838B (zh) 一种不含有机物的低温芯片贴装方法及芯片贴装结构
JP6170045B2 (ja) 接合基板及びその製造方法ならびに接合基板を用いた半導体モジュール及びその製造方法
JP2007067058A (ja) 電子部品の集合体の製造方法および電子部品の集合体
TWI590315B (zh) The structure of the electrode, the constituent material and the manufacturing method thereof
JP6154110B2 (ja) 実装基板
JP4106447B2 (ja) 導電性金ペーストを用いた無電解金メッキ代替導電性金皮膜の形成方法
CN104332447A (zh) 电极的构造,构成材料及其制造方法
KR20140008412A (ko) 구리 배선의 형성 방법, 배선 기판의 제조 방법 및 배선 기판
JP5316227B2 (ja) コンデンサ、配線基板およびそれらの製造方法
JP5248941B2 (ja) セラミック部品及びその製造方法
JP5265256B2 (ja) セラミック配線基板
CN111033703A (zh) 安装结构体以及纳米粒子安装材料

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160615

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170206

R150 Certificate of patent or registration of utility model

Ref document number: 6134884

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150