CN102623437A - 硅通孔结构及其制造方法 - Google Patents

Abstract

本发明所述硅通孔结构及其制造方法，通过在形成若干层间介质层之前，在所述金属前介质层和半导体衬底中形成窗口，并在所述窗口中形成第二阻挡层，而形成若干层间介质层之后，形成通孔，其中所述通孔的孔径小于形成第二阻挡层后的窗口的孔径，从而剩余的初始填充介质层在通孔与所述形成第二阻挡层后的窗口之间形成填充介质层，其后在通孔中形成第一阻挡层和通孔金属，从而在所述通孔与所述半导体衬底之间形成三层隔离结构，包括第一阻挡层、填充介质层和第二阻挡层，从而提高了隔离结构的连续性，进而有效避免通孔金属的导电材料扩散入半导体衬底而导致半导体器件劣化的问题，提高了半导体器件的可靠性。

Description

硅通孔结构及其制造方法

技术领域

本发明涉及半导体集成电路制造工艺技术领域，尤其是一种用于三位堆叠集成电路的硅通孔结构(through silicon via，TSV)及其制造方法。

背景技术

半导体技术问世以来，各种电子元件的集成度不断提高，整个半导体行业经历了持续的快速发展。到目前为止，集成度的提高主要来自于最小特征尺寸的减小，使更多的元件集成到给定的区域。这种集成是二维(2D)的，光刻技术的显著改善在2D集成电路的制造上起到了重要的作用，但是二维上存在可以达到密度的物理极限。

为了进一步增加电路密度，三维(3D)垂直堆叠技术设法实现垂直堆叠多层IC元件以缩短平均线长度，从而减小互连RC延迟并提高系统性能。3D垂直堆叠形成3D内连线的主要挑战在于硅通孔结构(Through Silicon Via，TSV)的制作。TSV通过刻蚀一个纵向通孔穿透衬底并且在该通孔中填充导电材料如铜形成。TSV可用于提供半导体衬底背面到该衬底的相对面的半导体电路的电连接。

硅通孔结构的通孔的纵宽比一般都大于5∶1甚至更高，硅通孔结构形成通孔后，在填充导电材料(如金属铜)之前，需要先形成包括阻挡层的隔离结构来防止导电材料扩散到衬底而影响器件的性能。阻挡层通常用物理气相沉积(PVD)工艺来完成，典型的PVD工艺在通孔底部沿侧壁具有较小的厚度和较差的连续性，并且由于TSV具有远大于现有工艺条件的纵宽比，使阻挡层形成较差的界面连续性，这种较差的连续性会导致后续导电材料填充以后，扩散进入衬底，引起器件性能的劣化及可靠性问题。

发明内容

本发明要解决的技术问题是提供一种有效避免通孔金属的导电材料扩散入半导体衬底、提高导致半导体器件劣化、提高了半导体器件可靠性的通孔硅结构及其制造方法。

为解决上述技术问题，本发明提供一种硅通孔结构，所述通孔结构由半导体衬底中引出、并贯穿位于所述半导体衬底上的金属前介质层和若干层间介质层，硅通孔结构包括：通孔金属，填充于所述通孔结构中；第一阻挡层，所述第一阻挡层包裹所述通孔金属的底面和侧壁；第二阻挡层，所述第二阻挡层位于所述半导体衬底和金属前介质层中，并围绕所述第一阻挡层的底面和部分侧壁，所述第二阻挡层与第一阻挡层之间具有间隙；以及填充介质层，所述填充介质层填充于所述第一阻挡层和第二阻挡层之间的间隙。

进一步的，所述第一阻挡层的材质包括氮化钽、钽、氮化钛及钛中的一种或其组合。

进一步的，所述第二阻挡层的材质包括氮化钽、钽、氮化钛及钛中的一种或其组合。

进一步的，所述通孔金属包括金属铜和包裹所述金属铜的晶种层。

进一步的，所述填充介质层的厚度为10埃～1000埃。

进一步的，在所述半导体衬底中还形成有半导体前道工艺结构。

进一步的，硅通孔结构还包括：金属引线层，形成于所述金属前介质层中，用于将所述半导体前道工艺结构电性引出；若干金属层和通孔层，分别位于所述若干层间介质层中，其中最底层的层间介质层中形成有与所述金属引线层相连的金属层，最底层的层间介质层上的每一层间介质层形成有相连的通孔层和金属层，且最底层的层间介质层上的每一层间介质层的通孔层分别与其下方的层间介质层的金属层相连。

本发明还提供一种硅通孔结构的制造方法，包括以下步骤：

提供半导体衬底，在所述半导体衬底上覆盖金属前介质层；

刻蚀所述金属前介质层和部分半导体衬底，以形成窗口；

在所述窗口的底面和侧壁上形成第二阻挡层，在所述窗口中填充初始填充介质层；

在所述初始填充介质层和所述金属前介质层上形成若干层间介质层；

刻蚀位于所述窗口上方的若干层间介质层和部分初始填充介质层，以形成通孔，剩余的初始填充介质层在所述通孔与所述第二阻挡层之间形成填充介质层；

在所述通孔的底面和侧壁上形成第一阻挡层，所述第一阻挡层和所述第二阻挡层之间具有间隙，所述填充介质层填充于所述间隙中；

在所述通孔中填充通孔金属。

进一步的，所述第一阻挡层的材质包括氮化钽、钽、氮化钛及钛中的一种或其组合。

进一步的，所述第二阻挡层的材质包括氮化钽、钽、氮化钛及钛中的一种或其组合。

进一步的，所述通孔金属包括金属铜和位于所述金属铜与所述硅通孔结构底面和侧壁之间的晶种层。

进一步的，所述填充介质层的厚度为10埃～1000埃。

进一步的，在所述半导体衬底在所述半导体衬底上覆盖金属前介质层之前，还包括，在所述半导体衬底中形成半导体前道工艺结构。

进一步的，所述硅通孔结构的制造方法还包括，在所述金属前介质层中形成金属引线层，所述金属引线层用于将所述半导体前道工艺结构电性引出；分别在所述若干层间介质层中形成若干金属层和通孔层，其中在最底层的层间介质层中形成与所述金属引线层相连的金属层，其上的每一层间介质层形成有相连的通孔层和金属层，且最底层的层间介质层上的每一层间介质层的通孔层与其下方的层间介质层的金属层相连。

相比于现有技术，本发明所述硅通孔结构的制造方法通过在形成若干层间介质层之前，在所述金属前介质层和半导体衬底中形成窗口，并在所述窗口中形成第二阻挡层，并在窗口中沉积初始填充介质层，在形成若干层间介质层之后，在窗口上方形成通孔，其中所述通孔的孔径小于形成第二阻挡层后的窗口的孔径，从而剩余的初始填充介质层在通孔与所述形成第二阻挡层后的窗口之间形成填充介质层，其后在通孔中形成第一阻挡层和通孔金属，从而在所述通孔与所述半导体衬底之间形成三层隔离结构，包括第一阻挡层、填充介质层和第二阻挡层。其中，第二阻挡层形成于所述窗口中，其纵宽比相对较小，因而在传统工艺的制备能力之内，在窗口底部沿底面和侧壁能够形成相对良好的覆盖能力及连续性，使当第一阻挡层出现界面连续性问题时，第二阻挡层能进一步阻止通孔金属的导电材料继续扩散进半导体衬底中；同时所述填充介质层填充于所述第一阻挡层和第二阻挡层之间的间隙，能够进一步阻挡通孔金属中的金属铜扩散进入半导体衬底，在所述并且防止在后续形成通孔的刻蚀过程中，保护第二阻挡层不被直接裸露，避免刻蚀损伤第二阻挡层，从而维护第二阻挡层良好的阻挡能力，从而提高了隔离结构的连续性，进而有效避免通孔金属的导电材料扩散入半导体衬底而导致半导体器件劣化的问题，提高了半导体器件的可靠性。

附图说明

图1为本发明一实施例中硅通孔结构示意图。

图2为本发明一实施例中硅通孔结构的制造方法的流程示意图。

图3～图13为本发明一实施例中硅通孔结构的制造过程中的结构示意图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。

图1为本发明一实施例中硅通孔结构示意图。如图1所示，本发明提供一种硅通孔结构，所述通孔结构由半导体衬底100中引出、并贯穿位于所述半导体衬底100上的金属前介质层111和若干层间介质层141、241、341、441，包括：通孔金属304、第一阻挡层303、第二阻挡层301和填充介质层302。

其中，所述半导体器件100较佳的材质为硅，例如单晶硅、多晶硅或无定形硅，亦可以为硅锗化合物或绝缘体上硅(SOI)等其他半导体材料，在所述半导体衬底100中还形成有半导体前道工艺结构101，半导体前道工艺结构101可以包括有源器件结构、无源器件结构等，为本领域普通技术人员所熟知的技术内容，故不再赘述。在所述金属前介质层111中还形成有金属引线层121，在一实施例中，所述若干层间介质层141、241、341、441中包括若干金属层151、251、351、451和通孔层261、361、461，其中最底层的层间介质层141中形成有与所述金属引线层121相连的金属层151，最底层的层间介质层141上的每一层间介质层241、341、441形成有相连的通孔层261、361、461和金属层251、351、451，且最底层的层间介质层141上的每一层间介质层241、341、441的通孔层261、361、461分别与其下方相邻的层间介质层141、241、341的金属层151、251、351相连，即通孔层261与金属层151相连，通孔层361与金属层251相连，所述通孔层461与金属层351相连，从而将半导体器件中的半导体前道工艺结构101电性引出。

在本实施例中，所述通孔金属304，填充于所述通孔结构中，包括金属铜和包裹所述金属铜的晶种层。所述晶种层在沉积金属铜之前形成，为金属铜提供沉积源，提高沉积效率和良好的界面性。

所述第一阻挡层303包裹所述通孔金属304的底面和侧壁；所述第一阻挡层303较佳的材质可以选择包括氮化钽、钽、氮化钛及钛中的一种或其组合，以能够有效阻挡通孔金属304中的金属铜扩散进入半导体衬底100。

所述第二阻挡层301位于所述半导体衬底100和金属前介质层111中，并围绕所述第一阻挡层303的底面和部分侧壁，所述第二阻挡层301与第一阻挡层303之间具有间隙(图中未标示)；所述第二阻挡层301较佳的材质可以选择包括氮化钽、钽、氮化钛及钛中的一种或其组合，以能够有效阻挡通孔金属304中的金属铜扩散进入半导体衬底100。此外，所述第二阻挡层301的材质还可以为氧化硅、氮化硅或氮氧化硅中的一种或其组合，亦能够起到良好的阻隔作用。

所述填充介质层302填充于所述第一阻挡层301和第二阻挡层303之间的间隙，所述填充介质层302较佳的厚度为10埃～1000埃。在所述第二阻挡层301和第一阻挡层303之间增设填充介质层302能够进一步阻挡通孔金属304中的金属铜扩散进入半导体衬底100，并且防止在后续形成通孔的刻蚀过程中，保护第二阻挡层301不被直接裸露，避免刻蚀损伤第二阻挡层301，从而维护第二阻挡层301良好的阻挡能力，进而提高半导体器件的可靠性。

本发明所述硅通孔结构在所述通孔与所述半导体衬底之间形成三层隔离结构，包括第一阻挡层、填充介质层和第二阻挡层，从而提高了隔离结构的连续性，进而有效避免通孔金属的导电材料扩散入半导体衬底而导致半导体器件劣化的问题，提高了半导体器件的可靠性。

图2为本发明一实施例中硅通孔结构的制造方法的流程示意图。如图2所示，本发明还提供一种硅通孔结构的制造方法，包括以下步骤：

步骤S01：提供半导体衬底，在所述半导体衬底上覆盖金属前介质层；

步骤S02：刻蚀部分所述金属前介质层和半导体衬底，以形成窗口；

步骤S03：在所述窗口的底面和侧壁上形成第二阻挡层，在所述窗口中填充初始填充介质层；

步骤S04：在所述初始填充介质层和所述金属前介质层上形成若干层间介质层；

步骤S05：刻蚀位于所述窗口上方的若干层间介质层与部分初始填充介质层，以形成通孔，剩余的初始填充介质层在所述通孔与所述第二阻挡层之间形成填充介质层；

步骤S06：在所述通孔的底面和侧壁上形成第一阻挡层，所述第一阻挡层和所述第二阻挡层之间具有间隙，所述填充介质层填充于所述间隙中；

步骤S07：在所述通孔中填充通孔金属。

图3～图13为本发明一实施例中硅通孔结构的制造过程中的结构示意图。结合图2～图13，以下详细说明本发明硅通孔结构的制造方法。

如图3所示，在步骤S01中，提供半导体衬底100，所述半导体衬底100较佳的材质为硅，例如单晶硅、多晶硅或无定形硅，亦可以为硅锗化合物或绝缘体上硅(SOI)等其他半导体材料。

首先，在所述半导体衬底100中形成半导体前道工艺结构101，半导体前道工艺结构101可以包括有源器件结构、无源器件结构等，为本领域普通技术人员所熟知的技术内容，故不再赘述。

接着，如图4所示，在所述半导体衬底100上覆盖金属前介质层(Pre MetalDielectric；PMD)；金属前介质层111较佳的材质可以为二氧化硅(SiO₂)或低介电常数(low k)，例如氟掺杂硅酸盐玻璃(FSG)；利用光刻工艺，刻蚀所述金属前介质层111，在所述金属前介质层111中形成接触窗口，在所述接触窗口中填充导电材料，例如钨，从而形成金属引线层121，所述金属引线层121用于将所述半导体前道工艺结构101电性引出，在所述金属引线层121与所述金属前介质层111之间还形成有一用于防止导电材料扩散的第一扩散阻挡层(未显示)，扩散阻挡层的材质例如为氮化钛。

如图5和图6所示，在步骤S02中，刻蚀部分所述金属前介质层111和半导体衬底100，以形成窗口200；首先在金属前介质层111上涂覆光刻胶，利用曝光和显影形成图案化的光刻胶131，以图案化的光刻胶131为掩膜，刻蚀所述金属前介质层111和半导体衬底100，从而形成如图6所示的窗口200。

如图7～图9所示，在步骤S03中，在所述窗口200的底面和侧壁上形成第二阻挡层301，并在所述窗口200中填充初始填充介质层302a。形成过程具体包括：首先利用化学气相沉积(CVD)、物理气相沉积法(PVD)或等离子束增强沉积法(Ion Beam Enhanced Deposition)形成第二阻挡层301，形成如图7所示结构；接着利用CVD或PVD沉积形成初始填充介质层302a，形成如图8所示结构；然后，进行化学机械研磨去除位于窗口以外的第二阻挡层301和初始填充介质层302a，从而形成如图9所示结构，使第二阻挡层301形成于所述窗口200的底面和侧壁，所述初始填充介质层302a填充于所述窗口200中。其中，所述第二阻挡层301较佳的材质可以选择包括氮化钽、钽、氮化钛及钛中的一种或其组合，以能够有效阻挡通孔金属304中的金属铜扩散进入半导体衬底100，所述初始填充介质层302a的材质可以为氧化硅或低介电常数材料，例如氟掺杂硅酸盐玻璃(FSG)。

如图10所示，在步骤S04中，在所述初始填充介质层302a和所述金属前介质层111上形成若干层间介质层；采用单大马士革工艺形成若干层间介质层(IMD)，层间介质层一般包括刻蚀阻挡层和位于刻蚀阻挡层上的低介电常数材料(图中未标示)，所述刻蚀阻挡层的材质例如为氮化硅或氮氧化硅，所述低介电常数材料的材质例如为氟掺杂硅酸盐玻璃(FSG)；形成具体步骤包括，首先利用化学气相沉积工艺淀积形成最底层的层间介质层141，通过光刻工艺在最底层的层间介质层141上形成一层图案化的光刻胶，通过刻蚀工艺，在最底层的层间介质层141上刻出第一金属层图形窗口，在第一金属层图形窗口的底部与侧壁覆盖一层第二扩散阻挡层(图中未标示)，第二扩散阻挡层的材质例如为钽和氮化钽的组合，防止后道导电材料扩散到最底层的层间介质层141中，在第二扩散阻挡层表面覆盖晶种层，并填充铜金属材料，最后通过化学机械抛光(CMP)去除第一金属层图形窗口以外的金属铜材料和阻挡层材料，形成如图10所示的与所述金属引线层121相连的最底层层间介质层的金属层151；接着，利用同样的沉积、光刻、刻蚀和化学机械研磨工艺，在最底层的层间介质层141上依次形成若干层间介质层。在一实施例中，为简介清楚，如图11所示，在最底层的层间介质层141上还包括三层层间介质层241、341、441。此外，层数可以为一层、两层或五层等，层数并不被限定，根据具体半导体器件设计确定，最底层的层间介质层141上的每一层间介质层241、341、441中均形成有相连的通孔层261、361、461和金属层251、351、451，且最底层的层间介质层141上的每一层间介质层241、341、441的通孔层261、361、461分别与其下方相邻的层间介质层141、241、341的金属层151、251、351相连，例如通孔层261与金属层151相连，通孔层361与金属层251相连，所述通孔层461与金属层351相连，从而将半导体器件中的半导体前道工艺结构101电性引出。

接着，如图11和图12所示，并请结合图6，在步骤S05中，刻蚀位于图6所示的所述窗口200的上方的若干层间介质层141、241、341、441和部分初始填充介质层302a，以形成如图12所示的通孔300，剩余的初始填充介质层302a在所述通孔300与所述第二阻挡层301之间形成填充介质层302；在较佳的实施例中，刻蚀所述窗口200的上方的若干层间介质层141、241、341、441和部分初始填充介质层302a，从而形成的通孔300位于所述窗口200正中位置，使填充介质层302的厚度均匀，同样阻挡作用分布均匀。其中所述通孔300的孔径W₁小于形成第二阻挡层301后的窗口200的孔径W₂，使初始填充介质层302a被部分刻蚀去除后，剩余部分在所述通孔300与所述第二阻挡层301之间，从而形成填充介质层302，所述填充介质层302的厚度为10埃～1000埃，可以根据半导体器件尺寸及扩散阻挡要求，通过调节第二阻挡层301后的窗口200的孔径W₂以及通孔300的孔径W₁的尺寸来控制所述填充介质层302的厚度。

如图13所示，在步骤S06中，通过物理气相沉积(PVD)工艺在所述通孔300的底面和侧壁上形成第一阻挡层303，所述第一阻挡层303和所述第二阻挡层301之间具有间隙，所述填充介质层302填充于所述间隙中，在所述第二阻挡层301和第一阻挡层303之间增设填充介质层302能够进一步阻挡通孔金属304中的金属铜扩散进入半导体衬底100，并且防止在后续形成通孔的刻蚀过程中，保护第二阻挡层301不被直接裸露，避免刻蚀损伤第二阻挡层301，从而维护第二阻挡层301良好的阻挡能力，进而提高半导体器件的可靠性。

最后，在步骤S07中，在所述通孔300中填充通孔金属304，形成如图13所示结构。在本实施例中，所述通孔金属304包括金属铜和包裹所述金属铜的晶种层(图中未标示)。所述晶种层在沉积金属铜之前形成，为金属铜提供沉积源，以提高沉积效率和良好的界面性。在所述第一阻挡层303表面覆盖晶种层，并填充铜金属材料，然后通过化学机械抛光(CMP)消除通孔300以外的的金属铜材料和阻挡层材料，最终形成如图13所示的结构。

综上所述，本发明所述硅通孔结构的制造方法通过在形成若干层间介质层之前，在所述金属前介质层和半导体衬底中形成窗口，并在所述窗口中形成第二阻挡层，并在窗口中沉积初始填充介质层，在形成若干层间介质层之后，在窗口上方形成通孔，其中所述通孔的孔径小于形成第二阻挡层后的窗口的孔径，从而剩余的初始填充介质层在通孔与所述形成第二阻挡层后的窗口之间形成填充介质层，其后在通孔中形成第一阻挡层和通孔金属，从而在所述通孔与所述半导体衬底之间形成三层隔离结构，即第一阻挡层、填充介质层和第二阻挡层，其中第二阻挡层形成于所述窗口中，其纵宽比相对较小，因而在传统工艺的制备能力之内，在窗口底部沿底面和侧壁能够形成相对良好的覆盖能力及连续性，使当第一阻挡层出现界面连续性问题时，第二阻挡层能进一步阻止通孔金属的导电材料继续扩散进半导体衬底中，从而提高了隔离结构的连续性，同时所述填充介质层填充于所述第一阻挡层和第二阻挡层之间的间隙，能够进一步阻挡通孔金属中的金属铜扩散进入半导体衬底，在所述并且防止在后续形成通孔的刻蚀过程中，保护第二阻挡层不被直接裸露，避免刻蚀损伤第二阻挡层，从而维护第二阻挡层良好的阻挡能力，进而有效避免通孔金属的导电材料扩散入半导体衬底而导致半导体器件劣化的问题，提高了半导体器件的可靠性。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (14)

1.一种硅通孔结构，所述通孔结构由半导体衬底中引出、并贯穿位于所述半导体衬底上的金属前介质层和若干层间介质层，其特征在于，包括：

通孔金属，填充于所述通孔结构中；

第一阻挡层，所述第一阻挡层包裹所述通孔金属的底面和侧壁；

第二阻挡层，所述第二阻挡层位于所述半导体衬底和金属前介质层中，并围绕所述第一阻挡层的底面和部分侧壁，所述第二阻挡层与第一阻挡层之间具有间隙；以及

填充介质层，所述填充介质层填充于所述第一阻挡层和第二阻挡层之间的间隙。

2.如权利要求1所述的硅通孔结构，其特征在于，所述第一阻挡层的材质包括氮化钽、钽、氮化钛及钛中的一种或其组合。

3.如权利要求1所述的硅通孔结构，其特征在于，所述第二阻挡层的材质包括氮化钽、钽、氮化钛及钛中的一种或其组合。

4.如权利要求1所述的硅通孔结构，其特征在于，所述通孔金属包括金属铜和包裹所述金属铜的晶种层。

5.如权利要求1所述的硅通孔结构，其特征在于，所述填充介质层的厚度为10埃～1000埃。

6.如权利要求1至5中任意一项所述的硅通孔结构，其特征在于，在所述半导体衬底中还形成有半导体前道工艺结构。

7.如权利要求6所述的硅通孔结构，其特征在于，还包括：

金属引线层，形成于所述金属前介质层中，用于将所述半导体前道工艺结构电性引出；

若干金属层和通孔层，分别位于所述若干层间介质层中，其中最底层的层间介质层中形成有与所述金属引线层相连的金属层，最底层的层间介质层上的每一层间介质层形成有相连的通孔层和金属层，且最底层的层间介质层上的每一层间介质层的通孔层分别与其下方相邻的层间介质层的金属层相连。

8.一种硅通孔结构的制造方法，包括：

提供半导体衬底，在所述半导体衬底上覆盖金属前介质层；

刻蚀所述金属前介质层和部分半导体衬底，以形成窗口；

在所述窗口的底面和侧壁上形成第二阻挡层，在所述窗口中填充初始填充介质层；

在所述初始填充介质层和所述金属前介质层上形成若干层间介质层；

刻蚀位于所述窗口上方的若干层间介质层与部分初始填充介质层，以形成通孔，剩余的初始填充介质层在所述通孔与所述第二阻挡层之间形成填充介质层；

在所述通孔的底面和侧壁上形成第一阻挡层，所述第一阻挡层和所述第二阻挡层之间具有间隙，所述填充介质层填充于所述间隙中；

在所述通孔中填充通孔金属。

9.如权利要求8所述的硅通孔结构的制造方法，其特征在于，所述第一阻挡层的材质包括氮化钽、钽、氮化钛及钛中的一种或其组合。

10.如权利要求8所述的硅通孔结构的制造方法，其特征在于，所述第二阻挡层的材质包括氮化钽、钽、氮化钛及钛中的一种或其组合。

11.如权利要求8所述的硅通孔结构的制造方法，其特征在于，所述通孔金属包括金属铜和位于所述金属铜与所述硅通孔结构底面和侧壁之间的晶种层。

12.如权利要求8所述的硅通孔结构的制造方法，其特征在于，所述填充介质层的厚度为10埃～1000埃。

13.如权利要求8至12中任意一项所述的硅通孔结构的制造方法，其特征在于，在所述半导体衬底在所述半导体衬底上覆盖金属前介质层之前，还包括，在所述半导体衬底中形成半导体前道工艺结构。

14.如权利要求13所述的硅通孔结构的制造方法，其特征在于，还包括：

在所述金属前介质层中形成金属引线层，所述金属引线层用于将所述半导体前道工艺结构电性引出；

分别在所述若干层间介质层中形成若干金属层和通孔层，其中在最底层的层间介质层中形成与所述金属引线层相连的金属层，其上的每一层间介质层形成有相连的通孔层和金属层，且最底层的层间介质层上的每一层间介质层的通孔层分别与其下方相邻的层间介质层的金属层相连。

Images