CN104637921A - 一种半导体组件的非导电层结构及其制作方法 - Google Patents

一种半导体组件的非导电层结构及其制作方法 Download PDF

Info

Publication number
CN104637921A
CN104637921A CN201310545537.1A CN201310545537A CN104637921A CN 104637921 A CN104637921 A CN 104637921A CN 201310545537 A CN201310545537 A CN 201310545537A CN 104637921 A CN104637921 A CN 104637921A
Authority
CN
China
Prior art keywords
layer
conductive material
material layer
hole
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310545537.1A
Other languages
English (en)
Other versions
CN104637921B (zh
Inventor
许宗能
李健
杜鹏
鲍东兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201310545537.1A priority Critical patent/CN104637921B/zh
Publication of CN104637921A publication Critical patent/CN104637921A/zh
Application granted granted Critical
Publication of CN104637921B publication Critical patent/CN104637921B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体组件的非导电层结构，包括阻挡金属层、形成于该阻挡金属层之上的内层介电层，所述内层介电层内具有通孔，在所述内层介电层上形成与通孔连接的介层窗，所述内层介电层包括第一非导电性材料层和第二非导电性材料层，所述第二非导电性材料层上还覆盖一层氮氧化硅层，所述氮氧化硅层之上设有第三非导电性材料层，所述通孔贯穿所述氮氧化硅层及第三非导电性材料层。其方法：(1)淀积内层介电层；(2)通孔腐蚀；(3)形成介层窗。本发明可以明显改善通孔腐蚀及介层窗宽度，大大增加量产的可行性，同时由于不需选择高碳氟比的气体来腐蚀，降低腐蚀成本。

Description

一种半导体组件的非导电层结构及其制作方法
技术领域
本发明涉及一种半导体组件，尤其涉及一种半导体组件的非导电层结构及其制作方法。
背景技术
随着半导体组件电密度增加及组件尺寸缩小，为有效地以内联机连结半导体芯片上的半导体组件，必须增加图案化金属层的层数并缩小每层金属线之间的间距。而不同层的金属内联机是以绝缘材或薄层分开，其通称为内间介电层（ILD），非导电层。这些具有通孔腐蚀或沟槽的绝缘层利用导电材料填充以形成介层窗或插塞来连接金属层与下一金属层。
目前的高压工艺中，由于客户可靠性问题，无法参考现有逻辑制程：即在金属钴沉积之后，淀积氮氧化硅作为通孔腐蚀的停止层及后段等离子体损伤的阻挡层。只能将此层次（氮氧化硅层）置于金属铝M1腐蚀之后，由此造成IMD1淀积的窗口变小，同时衍生出金属铝M1漏电问题，如图1所示。
现有技术中，采用金属铝M1后淀积氮氧化硅层来取代通孔腐蚀的停止层，上述也提及此一方案导致IMD1淀积的窗口变小，此时必须加强化学沉积时的等离子体强度，来改善并防止IMD1空洞的出现，而由于等离子体强度的加强，氮氧化硅层的非饱和键结的硅元素含量必须增加，因而衍生出金属铝漏电问题，如此一来，就必须严格控制氮氧化硅的硅含量，增加量产维护的难度，造成机台频繁当机，可利用率下降。另外，由于移除通孔腐蚀的停止层，导致通孔腐蚀对钴的选择比必须提高，此时必须采用比碳氟比更高的气体来腐蚀，大幅增加腐蚀的成本。
发明内容
本发明目的是提供一种半导体组件的非导电层结构及其制作方法，通过结构及方法的改进，可提高半导体产品的可靠性，更易于量产化。
为达到上述目的，本发明采用的技术方案是：一种半导体组件的非导电层结构，包括阻挡金属层、形成于该阻挡金属层之上的内层介电层，所述内层介电层内具有通孔，在所述内层介电层上形成与通孔连接的介层窗，所述内层介电层包括第一非导电性材料层和第二非导电性材料层，所述第二非导电性材料层上还覆盖一层氮氧化硅层，所述氮氧化硅层之上设有第三非导电性材料层，所述通孔贯穿所述氮氧化硅层及第三非导电性材料层。
在其中一实施例中，所述第一非导电性材料层为掺硼的SiO2层，所述第二非导电性材料层和所述第三非导电性材料层均为二氧化硅层。
在其中一实施例中，所述介层窗由金属铝或铜或铝铜合金中的一种构成。
在其中一实施例中，相邻所述通孔之间的距离大于相邻所述介层窗之间的距离。
为达到上述目的，本发明采用的制作方法技术方案是：一种半导体组件非导电层结构的制作方法，其步骤为：
(1)先在阻挡金属层上淀积第一非导电性材料层，在第一非导电性材料层上淀积第二非导电性材料层，在该第二非导电性材料层上淀积氮氧化硅层，在该氮氧化硅层上淀积第三非导电性材料层；
(2)在第三非导电性材料层上形成通孔的光刻胶图形；
(3)以通孔的光刻胶图形为掩膜，进行第一次蚀刻工艺，在第三非导电性材料层、氮氧化硅层中形成通孔；
(4)继续以通孔的光刻胶图形为掩膜，进行第二次蚀刻工艺，在所述第二非导电性材料层、第一非导电性材料层中形成通孔；
(5)在通孔中填充导电材料，在第三非导电性材料层上淀积金属形成介层窗。
在其中一实施例中，所述第一非导电性材料层为掺硼的SiO2层，所述第二非导电性材料层和所述第二非导电性材料层和所述第三非导电性材料层均为二氧化硅层。
在其中一实施例中，所述介层窗由金属铝或铜或铝铜合金中的一种构成。
在其中一实施例中，相邻所述通孔之间的距离大于相邻所述介层窗之间的距离。
由于上述技术方案运用，本发明与现有技术相比具有下列优点：
本发明中将氮氧化硅层淀积于导电材料之前，增加了第三非导电性材料层，使后续的制程可以完全参照逻辑制程进行，避免介层窗窄小的问题，从方法上将腐蚀分为两个阶段，减少一半左右对金属钴的损伤，无需选择高碳氟比的气体来腐蚀，降低腐蚀成本，同时可避免金属材料漏电问题，简化对氮氧化硅的硅含量控制，易于量产；
由于相邻通孔距离大于相邻介层窗之间距离，也可明显改善漏电问题，减少氮氧化硅的硅含量控制要求，提升机台可利用率。
附图说明
图1是背景技术中半导体组件的非导电层结构示意图；
图2是本发明实施例一中非导电层腐蚀前的结构示意图；
图3是本发明实施例一中第一阶段腐蚀后的结构示意图；
图4是本发明实施例一中第二阶段腐蚀后的结构示意图；
图5是本发明实施例一的结构示意图。
其中：11、阻挡金属层；12、通孔；13、第一非导电性材料层；14、第二非导电性材料层；15、氮氧化硅层；16、第三非导电性材料层；17、介层窗；101、氮氧化硅层。
具体实施方式
下面结合附图及实施例对本发明作进一步描述：
实施例一：参见图2～5所示，一种半导体组件的非导电层结构，包括阻挡金属层11、形成于该阻挡金属层11之上的内层介电层，所述内层介电层内具有通孔12，在所述内层介电层上形成与通孔12连接的介层窗17，所述内层介电层包括第一非导电性材料层13和第二非导电性材料层14，所述第二非导电性材料层14上还覆盖一层氮氧化硅层15，所述氮氧化硅层15之上设有第三非导电性材料层16，所述通孔12贯穿所述氮氧化硅层15及第三非导电性材料层16。
如图5所示，所述第一非导电性材料层13为掺硼的SiO2层BPSG，所述第二非导电性材料层14为二氧化硅层PEOX，所述第三非导电性材料层16为二氧化硅层Cap PEOX。所述介层窗17由金属铝AL构成，相邻所述通孔12之间的距离(1)大于相邻所述介层窗17之间的距离(2)，从而可明显改善漏电问题，减少氮氧化硅的硅含量控制要求，提升量产机台可利用率。
制作方法：
(1)先在阻挡金属层11上淀积掺硼的SiO2层BPSG，在掺硼的SiO2层BPSG上淀积二氧化硅层PEOX，在该二氧化硅层PEOX上淀积氮氧化硅层15，在该氮氧化硅层15上淀积二氧化硅层Cap PEOX。也即，将氮氧化硅层15淀积于二氧化硅层PEOX和二氧化硅层Cap PEOX之间,形成层间电介质（ILD）三明治结构。如图2所示；
(2)在二氧化硅层Cap PEOX上形成通孔12的光刻胶图形；
(3)以通孔12的光刻胶图形为掩膜，进行第一次蚀刻工艺，在二氧化硅层Cap PEOX、氮氧化硅层中形成通孔12；
(4)继续以通孔12的光刻胶图形为掩膜，进行第二次蚀刻工艺，在所述二氧化硅层PEOX、掺硼的SiO2层BPSG中形成通孔12；
由于已经进行步骤(3)第一阶段的腐蚀，剩下的非导电层约残存一半，此时步骤(4)第二阶段过腐蚀的量，只需原有技术的一半，如此通孔12腐蚀对金属钴（阻挡金属层11）的损伤也可减少一半左右。
(5)在通孔12中填充导电材料，在二氧化硅层Cap PEOX上淀积金属铝形成介层窗17。
由于氮氧化硅层15已经提前淀积，不需于金属铝之后增加氮氧化硅层15，使后续的制程可以完全参照逻辑制程，避免IMD1窗口窄小的问题。同时比较通孔对通孔距离(1)大于介层窗17（金属铝）对介层窗17（金属铝）(2)距离，也可明显改善漏电问题，减少氮氧化硅的硅含量控制要求，提升量产机台可利用率。
综上所述实施例仅表达了本发明的集中实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是对于本领域的普通技术人员来说，在不拖累本发明构思的前提下，还可以做出若干变形和改进，这些都是属于本发明的保护范围。因此，本发明专利的保护范围应以权利要求为准。

Claims (8)

1.一种半导体组件的非导电层结构，包括阻挡金属层、形成于该阻挡金属层之上的内层介电层，所述内层介电层内具有通孔，在所述内层介电层上形成与通孔连接的介层窗，所述内层介电层包括第一非导电性材料层和第二非导电性材料层，其特征在于：所述第二非导电性材料层上还覆盖一层氮氧化硅层，所述氮氧化硅层之上设有第三非导电性材料层，所述通孔贯穿所述氮氧化硅层及第三非导电性材料层。
2.根据权利要求1所述的半导体组件的非导电层结构，其特征在于：所述第一非导电性材料层为掺硼的SiO2层，所述第二非导电性材料层和所述第三非导电性材料层均为二氧化硅层。
3.根据权利要求1或2所述的半导体组件的非导电层结构，其特征在于：所述介层窗由金属铝或铜或铝铜合金中的一种构成。
4.根据权利要求1或2所述的半导体组件的非导电层结构，其特征在于：相邻所述通孔之间的距离大于相邻所述介层窗之间的距离。
5.一种半导体组件非导电层结构的制作方法，其特征在于：
(1)先在阻挡金属层上淀积第一非导电性材料层，在第一非导电性材料层上淀积第二非导电性材料层，在该第二非导电性材料层上淀积氮氧化硅层，在该氮氧化硅层上淀积第三非导电性材料层；
(2)在第三非导电性材料层上形成通孔的光刻胶图形；
(3)以通孔的光刻胶图形为掩膜，进行第一次蚀刻工艺，在第三非导电性材料层、氮氧化硅层中形成通孔；
(4)继续以通孔的光刻胶图形为掩膜，进行第二次蚀刻工艺，在所述第二非导电性材料层、第一非导电性材料层中形成通孔；
(5)在通孔中填充导电材料，在第三非导电性材料层上淀积金属形成介层窗。
6.根据权利要求5所述的半导体组件非导电层结构的制作方法，其特征在于：所述第一非导电性材料层为掺硼的SiO2层，所述第二非导电性材料层为二氧化硅层，所述第三非导电性材料层为二氧化硅层。
7.根据权利要求5所述的半导体组件非导电层结构的制作方法，其特征在于：所述介层窗由金属铝或铜或铝铜合金中的一种构成。
8.根据权利要求5所述的半导体组件非导电层结构的制作方法，其特征在于：相邻所述通孔之间的距离大于相邻所述介层窗之间的距离。
CN201310545537.1A 2013-11-06 2013-11-06 一种半导体组件的非导电层结构及其制作方法 Active CN104637921B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310545537.1A CN104637921B (zh) 2013-11-06 2013-11-06 一种半导体组件的非导电层结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310545537.1A CN104637921B (zh) 2013-11-06 2013-11-06 一种半导体组件的非导电层结构及其制作方法

Publications (2)

Publication Number Publication Date
CN104637921A true CN104637921A (zh) 2015-05-20
CN104637921B CN104637921B (zh) 2019-03-19

Family

ID=53216483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310545537.1A Active CN104637921B (zh) 2013-11-06 2013-11-06 一种半导体组件的非导电层结构及其制作方法

Country Status (1)

Country Link
CN (1) CN104637921B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410176A (zh) * 2020-03-16 2021-09-17 合肥晶合集成电路股份有限公司 Oled器件及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1239318A (zh) * 1998-06-12 1999-12-22 世大积体电路股份有限公司 层间介电层平坦化制造方法
CN1815711A (zh) * 2005-01-31 2006-08-09 台湾积体电路制造股份有限公司 内连线结构及其形成方法
CN101068018A (zh) * 2006-05-05 2007-11-07 台湾积体电路制造股份有限公司 半导体装置
CN101471324A (zh) * 2007-12-26 2009-07-01 和舰科技(苏州)有限公司 一种超低k互连结构及其制造方法
CN101826560A (zh) * 2009-03-04 2010-09-08 台湾积体电路制造股份有限公司 用于片上系统技术的金属-绝缘体-金属结构
US20110076828A1 (en) * 2009-09-30 2011-03-31 Inotera Memories, Inc. Method for manufacturing capacitor lower electrodes of semiconductor memory
CN102623437A (zh) * 2012-04-06 2012-08-01 上海集成电路研发中心有限公司 硅通孔结构及其制造方法
CN103094194A (zh) * 2011-11-01 2013-05-08 无锡华润上华科技有限公司 金属层间介质的形成方法及金属层间介质结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1239318A (zh) * 1998-06-12 1999-12-22 世大积体电路股份有限公司 层间介电层平坦化制造方法
CN1815711A (zh) * 2005-01-31 2006-08-09 台湾积体电路制造股份有限公司 内连线结构及其形成方法
CN101068018A (zh) * 2006-05-05 2007-11-07 台湾积体电路制造股份有限公司 半导体装置
CN101471324A (zh) * 2007-12-26 2009-07-01 和舰科技(苏州)有限公司 一种超低k互连结构及其制造方法
CN101826560A (zh) * 2009-03-04 2010-09-08 台湾积体电路制造股份有限公司 用于片上系统技术的金属-绝缘体-金属结构
US20110076828A1 (en) * 2009-09-30 2011-03-31 Inotera Memories, Inc. Method for manufacturing capacitor lower electrodes of semiconductor memory
CN103094194A (zh) * 2011-11-01 2013-05-08 无锡华润上华科技有限公司 金属层间介质的形成方法及金属层间介质结构
CN102623437A (zh) * 2012-04-06 2012-08-01 上海集成电路研发中心有限公司 硅通孔结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410176A (zh) * 2020-03-16 2021-09-17 合肥晶合集成电路股份有限公司 Oled器件及其制造方法
CN113410176B (zh) * 2020-03-16 2023-10-27 合肥晶合集成电路股份有限公司 Oled器件及其制造方法

Also Published As

Publication number Publication date
CN104637921B (zh) 2019-03-19

Similar Documents

Publication Publication Date Title
CN100424867C (zh) 集成电路的内连线结构
US9204555B2 (en) Method of electroplating and depositing metal
CN107768490A (zh) 一种优化GaN基LED芯片性能的制备方法
CN104602446A (zh) 基板结构及其制作方法
CN103517581B (zh) 一种多层pcb板制造方法及多层pcb板
JP2001217248A (ja) 半導体装置の配線形成方法
CN109686514A (zh) 陶瓷绝缘子线路镀覆方法
CN104135822A (zh) 高密度互连印制线路板的制作工艺
CN102197465A (zh) 利用半导体器件的金属化系统中的覆盖层作为化学机械抛光和蚀刻停止层
CN104637921A (zh) 一种半导体组件的非导电层结构及其制作方法
CN100571490C (zh) 电子部件的制造方法
US20140034361A1 (en) Circuit board
TW201349972A (zh) 一種基板之導通製程方法
CN103781292A (zh) 电路板及其制作方法
CN102110638B (zh) 解决半导体器件在制作过程中放电缺陷的方法及结构
KR100655212B1 (ko) 반도체 장치 및 그 제조 방법
CN104900586A (zh) Mtm反熔丝制作方法
KR20100079157A (ko) 반도체 소자의 ｍｉｍ 캐패시터 형성 방법 및 그에 따른 ｍｉｍ 캐패시터
CN103794545B (zh) 一种制作金属互连线的方法
CN101989568A (zh) 形成金属互连层的方法
CN102938393B (zh) 铜金属覆盖层的制备方法
CN105657989A (zh) 印刷线路板的加工方法
CN100424868C (zh) 半导体装置及其制造方法
CN104112701A (zh) 半导体结构及其制造方法
CN101140899A (zh) 湿法制作金属导线的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant