CN101355069A - 具有通孔硅的半导体封装及相关的制造方法 - Google Patents

Abstract

在半导体封装中，电极具有延伸穿过半导体衬底的第一部分和从第一部分延伸穿过复合层以到达导电焊盘的第二部分。

Description

具有通孔硅的半导体封装及相关的制造方法

相关申请的交叉引用

本申请要求2007年5月18日提出的韩国专利申请10-2007-0048911和在2007年11月30日提出的10-2007-0123811的优先权，在此并入其全部内容作为参考。

技术领域

本发明主要涉及半导体集成电路(IC)封装。更具体地，本发明涉及包括通孔硅(through silicon via)和相关电极的半导体IC封装及其制造方法。

背景技术

现代电子装置依靠集成电路(IC)技术以提供各种功能，例如包括数据存储、数据处理、信号放大、信号转换等。提供这些功能的IC技术的一些普通示例包括存储芯片和用于个人计算机及便携电子装置中的微处理器、用于照相机及运动检测器中的光传感器和用于通讯装置中的数字收发器，还有很多不再一一列举。

为了将IC技术合并到具体的电子装置或系统中去，典型地在半导体晶片上形成包括各种电路部件的IC图案。然后将晶片切成几个IC芯片并且IC芯片随后与电子装置或系统的其它元件相连，例如，与印刷电路板(PCB)相连。为了最大化每单位面积的功能数量，一些装置包括在彼此顶部堆叠并且作为单元共同安装在PCB上的多个IC芯片。

通常，包括一个或更多半导体IC芯片以及相关连接接口的任何复合结构可称作“半导体IC封装”或“IC封装”，所述相关连接接口适于共同安装在一PCB板或某些其它互连平台上的连接界面。大部分传统IC封装是通过将IC封装的外部端子(例如，通过焊接)与PCB相连而安装到PCB上，直接地或通过引线键合。这种IC封装的一个普通示例为球栅阵列(BGA)封装，其包括经由引线键合与PCB相连的多个堆叠的IC芯片。其它类型的IC封装可以使用键合技术，例如载带自动键合(TAB)或倒装芯片键合，安装在PCB或其它互连平台上。

不幸地，大多数这些用于IC封装的传统互连技术不是不期望地复杂就是它们趋于限制使IC封装能够最小化的程度。例如，为了形成传统BGA封装，必须在形成用于BGA的引线键合之前切割用于BGA封装的具有IC图案的晶片。然而，引线键合的形成使形成BGA封装的工艺复杂并且限制BGA封装能够最小化的程度。

最近，已经发展晶片级处理(WLP)技术以允许在切割晶片前在晶片内形成IC封装的各种部件。例如，某些WLP技术与其它晶片处理步骤一起用于形成装置互连特征，因而避免在切割IC芯片之后形成引线键合的需要。

通常，这种WLP技术允许IC封装制造工艺是流线型的并且是统一的。而且，通常WLP技术可在晶片上的矩阵排列的多个IC芯片上并行地执行，因而允许在晶片级上形成并且测试多个IC芯片。通过在多个IC芯片上并行地执行WLP技术，IC封装制造生产能力增加并且制造和测试IC封装所需的总时间和成本也相应地降低。另外，通过形成部件例如晶片级的器件互连，可减小IC封装的整个尺寸。

用于形成器件互连的WLP技术之一包括通孔硅的形成。通常通过穿过半导体衬底和/或形成在衬底上的各种材料层形成孔，然后在孔中形成穿透电极来形成通孔硅(TSV)。该穿透电极可与诸如信号端子、数据传输线、晶体管、缓冲器等之类IC芯片的内部部件相连。另外，该穿透电极可通过外部端子与IC芯片的外部部件相连，例如PCB。

公开了用于IC芯片中的TSVs的各种示例，例如，美国专利No.6,873,054中，美国专利No.7,045,870中以及公开的美国专利申请No.2007/0054419，在此并入其全部内容作为参考。

发明内容

为了提供具有改进的电互连的IC封装，与传统IC封装相比，本发明的选定实施例包括IC封装及其制造方法，其中形成电极以穿透半导体衬底、全部或部分的覆盖的复合层和/或全部或部分接触焊盘。

在一个实施例中，本发明提供一种半导体集成电路(IC)封装，包括：具有第一表面和第二表面的衬底；形成在所述第一表面上的复合层；形成在复合层上或至少部分地形成在复合层中的导电焊盘；电极，包括从第二表面延伸穿过衬底的第一部分，和从第一部分延伸穿过复合层以电接触所述导电焊盘的第二部分；以及将电极的第一部分与衬底分离的间隔绝缘层。

在另一实施例中，本发明提供一种形成半导体封装的方法，所述方法包括：在衬底的第一表面上形成复合层；在复合层上或至少部分地在复合层中形成导电焊盘；形成从衬底的第二表面穿过衬底的第一通孔，所述衬底的第二表面与衬底的第一表面相对；在第一通孔的内表面上形成间隔绝缘层；形成穿过该间隔绝缘层的第二通孔以延伸穿过所述复合层而到达所述导电焊盘；形成电极，所述电极包括设置在第一通孔中的第一部分和设置在第二通孔中的第二部分，其中所述电极的第二部分与所述导电焊盘电接触。

在另一实施例中，本发明提供一种半导体集成电路(IC)光学装置模块，包括：具有相对的第一和第二表面的衬底；形成在第一表面上的有源像素传感器；形成在第一表面之上并且接触所述有源像素传感器的至少一部分的复合层；在复合层上或至少部分地在复合层中形成的导电焊盘；包括第一部分和第二部分的电极，其中所述第一部分从第二表面延伸穿过衬底，所述第二部分从所述第一部分延伸穿过复合层以到达所述导电焊盘；设置在所述电极的第一部分和衬底之间的间隔绝缘层；以及在衬底上在有源像素传感器之上设置的透明衬底。

在另一实施例中，本发明提供一种电子系统，包括：经由总线有效地与半导体封装相连的控制器；使数据能够经由总线在半导体封装和控制器之间传输的输入/输出(IO)接口，其中所述半导体封装包括：具有相对的第一和第二表面的衬底；设置在衬底的第一表面上的半导体器件；形成在衬底的第一表面之上并且接触半导体器件的至少一部分的复合层；在复合层上或至少部分地在复合层中形成的导电焊盘；包括第一部分和第二部分的电极，其中所述第一部分从第二表面延伸穿过衬底，所述第二部分从所述第一部分延伸穿过复合层以到达所述导电焊盘；以及将电极的第一部分与衬底分离的间隔绝缘层。

附图说明

下面将结合相关附图描述本发明的实施例。贯穿附图相同的参考数字表示相同或类似的部件。在附图中：

图(FIGS.)1至10为以各种方式示出根据本发明的选定实施例的半导体封装的示意图；

图11A至11G为示出根据本发明的实施例形成半导体封装的方法的相关示意图；

图12A至12E为示出根据本发明的另一实施例形成半导体封装的方法的相关示意图；

图13A至13D为示出根据本发明的另一实施例形成半导体封装的方法的相关示意图；

图14为示出根据本发明的实施例的用于半导体器件的封装模块的示意图；及

图15为包括根据本发明的实施例的半导体封装的系统的一般框图。

具体实施方式

下面将参考相应附图描述本发明的实施例。这些实施例作为教导示例提出，然而本发明的实际范围由下列的权利要求限定。

图(FIGS.)1至10为以各种方式示出根据本发明的选择实施例的半导体封装100的示意图。半导体封装100可用于实现半导体器件，例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、非易失性存储器例如闪存或有源像素传感器(例如，互补金属氧化物半导体(CMOS)图像传感器)，等等。

参考图1，半导体封装100包括具有第一(上部)表面1051和第二(下部)表面1052的半导体衬底105。半导体衬底105可常规地由硅(Si)晶片、锗(Ge)晶片、和/或锗硅(SiGe)晶片等形成。

在这点上，术语上部/下部以及类似术语例如在......之上/之下、垂直/水平等，在下面的描述中具有相对几何学的含义。典型地，这种几何学含义引用至本发明的示出的实施例，但是本领域普通技术人员应意识到这种术语仅仅用于区分相关的元件并且不应理解为指定具体的方向和装置表面形状。另外，术语如“在......上”或“在......上方”用于下列的描述中并不涉及具体方向。例如，即使当从某一特定方向观察时外部层位于内部层之下，外部层也可以描述为“在内部层上”或“在内部层上方”。此外，术语“在......上”可以用来描述两个层或元件之间的关系，其中一个直接在另一个之上或可以存在中间层或元件。

在一些实施例中，关于随后应用的半导体制造工艺，半导体衬底105的上表面可被指定为“正面”并且半导体衬底105的下表面被指定为“背面”。例如，“背面”激光钻孔工艺可用于在半导体衬底105的下表面1052中形成孔，或“背面”研磨可用于从其下表面1052改变半导体衬底105的厚度，等等。

诸如存储器件或逻辑器件之类的半导体器件110设置在半导体衬底105上。半导体器件110可采用许多不同的物理形式并且可替代地被称作“半导体芯片”。

绝缘层(即复合层115)形成在半导体衬底105及半导体110上，以保护和防止与半导体器件110的不期望的电接触。复合层115至少部分地可以由一个或更多传统意义上的非导电材料形成。在本发明的一个实施例中，复合层115采取传统合成物的中间电介质层的形式。

虽然示出的实施例假定复合层115在半导体衬底105的第一表面1051上由单一材料形成，本领域技术人员应理解可以替代地或附加地使用更复杂的绝缘和/或功能层和/或元件。例如，复合层115可以由设置在一个或多个层中的不同绝缘材料形成。可替代地，一个或多个功能或导电材料层或元件可合并(例如，嵌入)到复合层115之内。例如，在本发明的某些半导体器件110为有源像素传感器的实施例中，滤光器(例如，红外(IR)滤波器)可合并入复合层115中。然而，在图1中示出的简单示例中，复合层115将半导体器件110与随后形成的钝化层127分离。

导电焊盘120形成在复合层115上(或之内)。传统地，导电焊盘120由一个或多个材料例如金属或金属合金(例如，铜或铝)、金属硅化物等形成。在图1示出的实施例中，假定导电焊盘120通过传统信号路径(例如，引线，金属迹线、附加插入电路，和/或导电插塞等)与半导体器件110电连接。

如图1至10所示，导电焊盘120可至少部分嵌入至复合层115之内，保持导电焊盘120的上表面暴露在复合层115的上表面中(例如，设置与复合层的上表面齐平)。在本发明的其它实施例中，导电焊盘120可部分地或完全地形成在复合层115的上表面之上，或掩埋在复合层115中。

穿过硅通孔或“贯通孔(through hole)”形成电极155，穿透半导体衬底105以到达导电焊盘120。在图1至10示出的实施例中，该贯通孔包括至少穿透半导体衬底105的第一通孔140，及穿透至少部分复合层115和至少部分导电焊盘120的第二通孔150。在图1示出的实施例中，第二通孔150具有比第一通孔140小的横截面宽度(例如，直径)。此外，图1至6中示出的第二通孔150延伸完全穿过导电焊盘120并且延伸至复合层115的上表面之上。然而，可替代地形成第二通孔150以仅仅穿透部分导电焊盘120，或穿透以与导电焊盘120的下表面接触而不是延伸到导电焊盘120中去。

电极155可由一个或多个导电材料包括(例如)金属、金属合金和/或金属硅化物等形成。此外，电极155可包括一个或多个与特定导电材料相关联的阻挡层。

如需要，可以使用间隔绝缘层145以使电极155与衬底105和相关材料层分离或隔离。

本领域普通技术人员应理解，第一和第二通孔140和150的各自的表面形状是设计选择的问题，电极155的表面图形也是如此。图1至10示出了替换的实施例示例。

例如，在图2中示出的实施例中，第一通孔140延伸穿过至少部分复合层115，并且相应地改变电极155的表面图形和其他特征。类似地，在图3的实施例中，第一和第二通孔140和150形成锥形的形状(即，具有作为纵向延伸的函数的递减横截面)并且相应地改变电极155的图形和其他相关特征。

在图1至10的替换实施例中，电极155可视作包括形成在第一通孔140中的第一部分和形成在第二通孔150中的第二部分。(这种第一和第二部分可以在一个或多个制造工序期间同时形成，但是为了清楚描述起见概念性地视作不同的部分)。电极155可进一步与形成在半导体衬底105的下表面1052上的再布线层(re-routing layer)156(例如，分布线或终端连接)连接。例如，如所示的，电极155的第二部分可在复合层115的上表面和在本发明的某些实施例中的导电焊盘120之上延伸，或者该电极155的第二部分可形成到与复合层115的上表面齐平的末端或者形成在导电焊盘120之内。

由于所需的用于制造半导体封装100的各种材料的选择，可以在电极155的第一部分和半导体衬底的105之间或在电极155的第一部分和半导体衬底105以及复合层115之间插入间隔绝缘层145。此外，如图1中所示，为了从衬底105分离再布线层156，也可在半导体衬底105的下表面1052上形成间隔绝缘层145。在本发明的许多实施例中，间隔绝缘层145将用于从衬底105和其他材料层隔离部分电极155以在电极155和导电焊盘120之间提供更可靠的连接。

在本发明的某些实施例中，将形成电极155的第一部分以彻底填充第一通孔140的剩余部分，该第一通孔包括间隔绝缘层145。然而，可替代地，可形成电极155的第一部分以仅填充部分的第一通孔140的剩余部分，保持一个或更多材料空隙。例如，如图1所示的，不具有由虚线框所示的中心部分，而形成电极155的第一部分。换句话说，在本发明的至少一个可替代实施例中，在第一通孔140中保形地形成电极155的第一部分以保留在中心设置的空隙。类似地，电极155的第二部分可保形地形成在第二通孔150之内。

在间隔绝缘层145(出现处)上的半导体衬底105的下表面1052上以及在衬底105的下表面1052上延伸的电极155的暴露部分(例如，再布线层156)之上形成分离绝缘层160和。一个或多个开口将典型地形成在绝缘层160中以使电极155与端子165电连接。在图1至10示出的实施例中，端子165作为焊料块或焊球示出。然而，端子165可具有任何合理的几何形状并且可使用许多传统技术的任何一个制造。

在图1至10中示出的实施例中，可沿电极155的再布线层156横向设置绝缘层160中的开口，该开口允许与端子165的连接。然而，在本发明的另一实施例中，该开口可以这样设置：端子165直接设置在电极155之下(即，垂直对准)。在这样的实施例中，可省略电极155的再布线层156。

如上面提到的，在本发明的某些实施例中，可在复合层115上形成钝化层127。钝化层127可用于保护半导体封装100的某些下部层或元件免受热、湿气、潜在的腐蚀性化学药品和掺杂剂以及随后应用的制造工序等的影响。在一个实施例中，钝化层127由氮化层形成，但是考虑到用于制造半导体封装100的其他材料，也可使用其他传统材料。在本发明的又一实施例中，由聚酰亚胺层形成钝化层127。在本发明的其他实施例中，可完全省略钝化层127。在图1至10所示的本发明的示出实施例中，通过形成在钝化层127中的开口暴露至少部分导电焊盘120和/或部分电极155。

在示出的实施例中，把处理基板(handling substrate)130附着至钝化层127(或附着至包括电极155的结构的上层)以帮助进一步处理衬底105。通常，处理衬底130为半导体封装100的元件和部件提供保护并且在随后的制造工序中给予结构上的稳定性。为了防止半导体封装100翘曲和扭曲，可选择用于形成处理衬底130的材料以相对于半导体衬底105具有类似的热膨胀系数。

可使用许多传统可用的粘合剂125的一个或多个将处理衬底130粘附至或键合到钝化层127。在图1至10示出的实施例中，在导电焊盘120及电极155的任何暴露部分之上形成粘合剂125。然而，使用粘合剂125及处理晶片130是可选的。

在半导体器件110包括光传感器如有源像素传感器的某些本发明实施例中，为了有助于入射光线透射至半导体器件110，处理衬底130可由透明材料形成，例如玻璃。此外，在半导体器件110包括光传感器时，可形成光传感器以延伸在半导体衬底105的上表面和复合层115或钝化层127的上表面之间，使得通过透明处理衬底130的入射光线能够到达光传感器而不被插入材料层衰减。

例如，图4示出半导体器件110包括CMOS图像传感器(CIS)的半导体封装100的实施例。在图4的实施例中，CIS形成在半导体衬底105的上表面上并且延伸至钝化层127的上表面(即，不被复合层115或钝化层127覆盖)。在该结构之内，通过密封的内部空间157把CIS和处理衬底130分离。就是说，在本发明的一个实施例中，通过在包含半导体器件110的区域的外部选择性应用粘合剂层125，在没有插入材料层的情况下，在半导体器件110之上形成密封内部空间157。结果，透射穿过处理衬底130的入射光线可到达CIS而没有显著的衰减。

图5示出包括半导体器件110的半导体封装100的又一实施例。在此再一次，假定半导体器件110为图像传感器，例如那些传统可得到的并且包括有源像素传感器阵列的。然而，半导体器件110，代替形成在衬底105的上表面，而形成在设置在衬底105的上表面的凹陷上或凹陷中。因此，半导体器件110的上表面基本上与衬底105的上表面齐平。

再一次，假定处理衬底130是能够在限定的光学带宽中透光的透明材料(例如，玻璃)。部分复合层115、钝化层127和/或粘合剂125可从包含半导体器件110的衬底105的区域之上选择性移除或不形成在包含半导体器件的衬底的区域之上。如此，可在处理衬底130和半导体器件110之间形成密封内部空间157。

除了前述的变型，图5中示出的本发明的实施例在电极155和导电焊盘120之间包含不同的结构。即，在至少部分的在导电焊盘120之上延伸的电极155之上形成导电块结构122。在本发明的某些实施例中，也可在至少部分导电焊盘120上形成块122。因而，块122可用于在导电焊盘120和电极155之间提供改进的电接触以及潜在地为随后形成的连接形成改进的连接表面(例如，使用选择的导电材料如焊料预湿的表面)。

图6示出半导体封装100的又一实施例，此处半导体器件110相对于关于图1至5的前述实施例具有不同的尺寸和设置。在图6的实施例中，在半导体衬底105的上表面上形成半导体器件110。然而，按规定尺寸制作半导体器件110以具有与复合层115大致相同的厚度。即，半导体器件110的上表面基本与复合层115的上表面齐平。这种排列相当适合非光传感器应用并允许在复合层115和半导体器件110上相对均匀地形成钝化层127。

图7示出包括半导体器件110的半导体封装100的又一实施例。此处，与图6中的实施例相比，半导体器件110具有基本上小于复合层115的厚度并且被复合层115和钝化层127的一部分覆盖。此外，电极155与导电焊盘120的关系示出为非穿透关系。即，第二通孔150仅仅延伸至暴露导电焊盘120的下表面，并且形成电极155与导电焊盘120电接触，但不是以基本穿透形成导电焊盘120的材料的方式。在图7中示出的设置之内，第一通孔140延伸穿过衬底105的厚度，但不继续进入复合层115。随后可使用导电焊盘120作为刻蚀停止而形成第二通孔150。图7的实施例在可能在下面的应用中尤其有用：由导电焊盘120的渗入而引起材料残余物的第一通孔140的污染是关注的问题(即，电极155和/或间隔绝缘层145的导电特性可能被来自导电焊盘120的残余物不利地影响的场合)。

相反，图8中示出的实施例包括至少部分延伸到复合层115中去的第一通孔140。第二通孔150从第一通孔140延伸并且穿透复合层115和导电焊盘120的任何剩余部分。如前，可形成电极155与间隔绝缘层145相连接，该间隔绝缘层将电极155的第一部分从衬底105和/或复合层115分离。

图9示出包括半导体器件110的半导体封装100的又一实施例。然而，与以前示出的实施例不同，至少电极155的第一部分包括一个或多个阻挡层以及一个或多个导电材料。即，当需要时，在第一通孔140的暴露的内表面上形成间隔绝缘层145。然后，在间隔绝缘层145上形成阻挡层152(或直接在第一通孔140的内表面上)。于是，一个或多个导电材料154用于填充(或部分填充)第一通孔140的剩余部分以及第二通孔150以形成电极155。

因此，可在导电材料154和衬底105(或间隔绝缘层145)之间插入阻挡层152。阻挡层152可由一种或多种材料形成，例如Ti、TiN、TiW、Ta、TaN、Cr、NiV等。在半导体器件中，这种材料和其他相对“硬”材料常规用于形成扩散阻挡。这些材料防止原子从附近层和/或区域(例如，导电焊盘120)扩散或迁移到电极155中去。已经表明这种迁移不利地影响电极155的长期性能和可靠性。

在本发明的某些实施例中，阻挡层152可以执行为复合层。即，多个阻挡层可用于围绕所有的或部分电极155形成扩散阻挡152。考虑到，例如，图10中示出的实施例。此处，在第一阻挡层152和第二通孔150的内部表面上形成第二阻挡层153。从而，整个电极155由至少一层复合阻挡环绕包围。第二阻挡层153可由一个或多个用于形成第一阻挡层152的相同材料形成。

在前述实施例中，应该注意尽管复合层115可以以不同方式实现，复合层115的主要用途保持为某些元件和/或层的下部的有效绝缘。例如，通过复合层115(或复合层115和间隔绝缘层145的组合)使导电焊盘120与半导体衬底105隔离。因此，尽管复合层115可由多个导电和绝缘层形成(或可选择性的组合一个或多个导电层或功能元件)，但那些将导电焊盘120从半导体衬底105分离并且被电极155穿透的部分复合层115将以其电特性被隔离并且通常将不由不打算连接至电极155的导电层组成。

图11A至11G(总的图11)为示出形成根据本发明实施例的半导体器件的示例性方法的相关示意图。更具体地，图11A至11G示出形成如图1所示的半导体封装100的方法。

参考图11A，在半导体衬底105上设置半导体器件110。接着，在半导体衬底105上形成复合层115以覆盖半导体器件110。然后，在复合层115上形成导电焊盘120。典型地，形成电引线或插塞以使导电焊盘120与半导体器件110连接。

其次，在复合层115上形成钝化层127，并且穿过钝化层127形成开口以暴露部分导电焊盘120。应该再次注意，钝化层127是可选的，并且可形成半导体封装100而不具有钝化层127。然而，本领域普通技术人员应意识到在本发明的选择实施例中具有钝化层127的各种优势。

其次，在半导体衬底105之上设置处理衬底130。在钝化层127、复合层115和/或导电焊盘120的暴露部分上选择性形成粘合剂层125。然后，通过粘合剂125将处理衬底130连接到钝化层127和/或复合层115。应注意到，粘合剂125和处理衬底130是可选的部件并且可以从图11的实施例中省略。可替代地，处理衬底130可由一个或多个保护层替代。然而，本领域技术人员将意识到在本发明的选择性实施例中包括处理衬底130的必然的优势。例如，在封装工序期间，处理衬底130可为半导体封装100提供需要量的保护和结构稳定性。

在处理衬底130连接到钝化层127和/或复合层115之前或之后，可抛光或刻蚀半导体衬底105的底部表面以减小其厚度。例如，在本发明的一个实施例中，化学机械抛光半导体衬底105的下部表面1052至大约50μm的厚度。

参考图11B，在半导体衬底105中形成沟槽140’。如图11B中所示，沟槽140’从半导体衬底105的下部表面1052向上延伸。

可使用激光钻孔工艺或干法刻蚀工艺形成沟槽140’。在使用干法刻蚀形成沟槽140’的场合，通常在半导体衬底105的下部表面1052上形成刻蚀掩模以定义沟槽140’的图形(例如，位置、横向宽度等)。另一方面，典型地，激光刻蚀不需要使用刻蚀掩模。在示出的实施例中，以这样的方式控制激光钻孔或干法刻蚀：沟槽140’的深度不暴露复合层115。

参考图11C，通过扩展沟槽140’形成第一通孔140。可形成第一通孔140以完全延伸穿过半导体衬底105并且暴露复合层115。

在实施例中，使用各向同性刻蚀工艺扩展沟槽140’。控制各向同性刻蚀工艺的选择性，从而刻蚀半导体衬底105，但基本上不刻蚀复合层115。该各向同性刻蚀工艺典型的包括湿法刻蚀工艺或化学干法刻蚀工艺。

参考图11D，形成间隔绝缘层145以覆盖第一通孔140的暴露的内表面和半导体衬底105的底表面1052。可使用化学气相沉淀(CVD)、物理气相沉积(PVD)或聚合物喷涂(spray)形成间隔绝缘层145。

参考图11E，穿过间隔绝缘层145、复合层115和至少部分导电焊盘120形成第二通孔150。在示出的实施例中，完全穿过导电焊盘120而形成第二通孔150，但是在其他实施例中，第二通孔150延伸仅穿过部分导电焊盘120。

典型地，第二通孔150形成有比第一通孔140小的横截面。然而，第二通孔150可形成有与第一通孔140一样的横截面宽度。此外，尽管在图11E中示出的第一和第二通孔140和150各自形成具有基本上固定的横截面宽度，第一和第二通孔140和150可替代地形成具有锥形形状，如图3中示出的那些。

可使用激光钻孔形成第二通孔150。然而，在替换的实施例中，可使用干法刻蚀工艺形成第二通孔150。为了执行干法刻蚀工艺，在半导体衬底105的底部表面和第一通孔140上形成刻蚀掩模以定义第二通孔150的横截面宽度。于是，可使用刻蚀掩模执行干法刻蚀工艺以保护半导体衬底105和间隔绝缘层145。

参考图11F，通过使用一个或多个阻挡层填充第一和第二通孔140和150(可选地)紧接着填充一个或多个导电层而形成电极155。在本发明的实施例中，可使用AI PVD沉积方法形成电极155。可替代地，可通过首先使用Cu种子层电镀第一通孔140和第二通孔150的暴露的内表面并且其后使用一个或多个导电材料填充(或部分填充)第一通孔140和第二通孔150来形成电极155。用于形成电极155的导电材料可包括金属(或金属合金)，例如铝(Al)或铜(Cu)。

如图11F中所示，电极155可完全填充第一和第二通孔140和150或电极155可部分填充第一和第二通孔140和150，如由图1中示出的虚线部分暗示的。如前面提到的关于图9和10中示出的实施例，也可与电极155相关的形成阻挡层。如果需要，可额外地图案化阻挡层和/或导电层以在半导体衬底105的下表面1052上形成再布线层156，其可用作部分电极155的横向再分布。

如前，可通过间隔绝缘层145使电极155与半导体衬底105隔离。此外，电极155通过第二通孔150电连接至导电焊盘120。

参考图11G，在半导体衬底105的下部表面1052上形成绝缘层160以覆盖电极155和间隔绝缘层145。可使用CVD工艺或旋涂形成绝缘层160。

当形成绝缘层160之后，可形成开口以选择性暴露部分再布线层156或部分电极155。于是，端子165可通过绝缘层160中的开口连接至再布线层156。在示出的实施例中，端子165实施为焊料球或焊料块，但是在替换物中也可能使用其他传统意义上的元件。

作为图11G中示出的实施例的一种替换，绝缘层160中的开口可直接形成在第一和第二通孔140和150之下并且与第一和第二通孔垂直对准。如此，可通过开口将端子165直接连接在电极155之下。在这样的替换实施例中，可形成不具有再布线部分156的电极155。在又一实施例中，可通过在沿半导体衬底105的下部表面1052的绝缘层160中的多个开口将多个外部端子连接到电极155。

图12A到12E(总的图12)为示出形成根据本发明实施例的半导体器件的另一示例性方法的相关示意图。在许多方面，图12的方法类似于图11的方法。因此，一些上面提供的细节将从图12的描述中省略。

参考图12A，穿过半导体衬底105和部分复合层115形成第一通孔140。控制第一通孔140的深度以防止导电焊盘120的下表面暴露。再次，可使用干法刻蚀工艺和/或湿法刻蚀工艺形成第一通孔140。依赖用于形成第一通孔140的工艺，在形成第一通孔140之前，可能需要在半导体衬底105的下部表面上形成刻蚀掩模。

参考图12B，接着，在半导体衬底105的下部表面1052和第一通孔140的暴露的内表面上形成间隔绝缘层145。

参考图12C，穿过间隔绝缘层145、复合层115的剩余部分和至少部分导电焊盘120形成第二通孔150。

典型地，第二通孔150具有比第一通孔140小的横截面宽度。然而，第二通孔150可形成有与第一通孔140一样的横截面宽度。此外，尽管在图12C中示出的第一和第二通孔140和150各自形成具有基本上固定的横截面宽度，第一和第二通孔140和150可替代地形成具有锥形形状，如图3中示出的那些。

参考图12D，可通过使用一个或多个阻挡层和/或一个或多个导电层，填充第一和第二通孔140和150来形成电极155。电极155可如图11F中所示完全填充第一和第二通孔140和150，或者电极155仅部分填充第一和第二通孔140和150。可与电极155相关的使用包括钛(Ti)、氮化钛(TiN)、钽(Ta)或氮化钽(TaN)的阻挡层。导电层可包括金属例如铝(Al)或铜(Cu)。在示出的实施例中，图案化阻挡层和/或导电层以覆盖半导体衬底105的部分下表面1052从而形成电极155的再布线层156。

通过间隔绝缘层145使电极155与半导体衬底105隔离。此外，电极155通过第二通孔150电连接至导电焊盘120。

参考图12E，在半导体衬底105的下部表面1052上形成绝缘层160以覆盖部分电极155和间隔绝缘层145。可使用CVD工艺或旋涂形成绝缘层160。

于是，在绝缘层160中形成开口以暴露电极155的部分再布线层156。于是，端子165可通过绝缘层160中的开口连接至电极155的再布线层156。

作为图12E中示出的实施例的一种替换，绝缘层160中的开口可直接形成在第一和第二通孔140和150之下并且与第一和第二通孔垂直对准，从而端子165直接设置在电极155之下。在这样的实施例中，可形成不具有再布线层156的电极155。在又一替换的实施例中，可通过在沿半导体衬底105的下部表面1052的绝缘层160中的多个开口将多个外部端子连接到电极155。

图13A到13D(总的图13)为示出形成根据本发明实施例的半导体器件的另一示例性方法的相关示意图。在许多方面，图13的方法类似于图11和12的方法。因此，上面提供的一些细节将从图13的描述中省略。

在图13A中，穿过衬底105的厚度形成第一通孔140但不延伸到复合层115中去。随后，在第一通孔140的暴露的内表面上和衬底105的下部表面1052上形成间隔绝缘层145和第一阻挡层152。

其后，如图13B中所示，穿过复合层115和导电焊盘120形成第二通孔150。要不是存在阻挡层152，那么由于第二通孔150穿透导电焊盘120，来自通孔形成的碎片或残余物可能污染间隔绝缘层145的表面。

如图13C中所示，在形成第二通孔150之后，在第二通孔150的暴露的内表面上和在第一通孔140中的第一阻挡层152上形成第二阻挡层153。第二阻挡层153可用于形成光滑和均匀的下层以随后形成填充(或部分填充)第一和第二通孔140和150的剩余部分的导电材料154。

如图13D中所示，然后，如前，在衬底105的下部表面1052上，形成绝缘层160以覆盖电极155的再布线部分156，包括第一阻挡层152和第二阻挡层153。

图14为示出结合根据本发明的实施例的半导体封装的一个或多个观点的光学装置模块的200的示意图。

参考图14，光学装置模块200可包括如图1中所示的半导体封装100。可替代地，封装模块200可包括具有关于图2至10描述的任何一种形式的半导体封装。

在光学装置模块200中，假定半导体器件100包括用于成像装置例如照相机的有源像素传感器或有源像素传感器阵列。例如，有源像素传感器可为互补金属氧化物半导体(CMOS)传感器或电荷耦合器件(CCD)传感器。

在半导体封装100的处理衬底130上形成第一支撑件(或隔离物)205并且在第一支撑件205上形成第一透明衬底210。在第一透明衬底210之下的第一支撑件205之间形成第一透镜元件226并且与半导体器件110垂直对准设置。

然后，在第一透明衬底210之上形成第二支撑件225并且在第二支撑件225上形成第二透明衬底230。在第二透明衬底230上的第二支撑件225之间形成第二透镜元件227并且与第一透镜元件226和半导体器件110垂直设置。

在第二透明衬底230上形成孔245。围绕第三透镜元件229设置孔245。孔245用于控制到达半导体器件110的光传输。例如，孔245可由光致抗蚀剂层形成。

通过球形的第一和第二透镜220和240，光透射穿过孔245到达半导体器件110。在示出的实施例中，通过第一透镜元件226、第一透明衬底210和第二透镜元件227的下部部分的组合实现第一透镜220。在示出的实施例中，通过第三透镜元件229、第二透明衬底230和第二透镜元件227的上部部分的组合实现第二透镜240。因而，图14的光学装置模块200假定使用球形的第一和第二透镜220和240。然而，在封装模块200之内可替代地和/或附加地使用非球形透镜。此外，尽管在图14中示出两个透镜，可改变封装模块200以使用更多的或更少的透镜。

另外，可进一步修改图14中示出的光学装置模块以并入一个或多个传统设计的光学滤光器。例如，红外(IR)滤光器可与上面描述的任何一种透明衬底结合。类似地，滤色器可并入光学装置模块中去。

图15是结合了诸如在图1至10中示出的半导体封装100之类的半导体封装的示例性系统300的一般框图。在系统300中，半导体封装100可结合到图像传感器340和/或存储器330中去。

参考图15，系统300包括图像传感器340、存储器330、输入/输出装置320和控制器310，全部通过总线350有效连接。图像传感器340、存储器330、输入/输出装置或界面320和控制器210通过总线350传达数据、寻址信息、控制信号等。

典型地，控制器310包括适于执行控制系统300的命令的处理器。可使用，例如微处理器、数字信号处理器、微控制器等实现控制器310。输入/输出装置320可使用一个或多个传统器件实现，例如，键盘、显示器等。存储器330可使用存储阵列实现，该存储阵列适于存储由输入/输出装置320、图像传感器240和/或控制器310提供的存储数据。图像传感器340可使用有源像素传感器阵列实现，包括将光线汇聚到有源像素传感器阵列上的一个或多个透镜。

如上面描述的，半导体封装100可位于图像传感器340或存储器330之内。在半导体封装100位于图像传感器340之内的场合，半导体封装100可附着到如图14中示出的封装模块。在这种情形中，半导体器件110包括有源像素传感器或有源像素传感器阵列。另一方面，当半导体封装100位于存储器330之内的场合，半导体器件110可包括一个或多个例如存储单元阵列的存储元件。

通过使根据本发明的实施例设计和实现的半导体封装与图像传感器340和/或存储器330结合，可在组成的半导体器件110和相关的系统300的元件之间提供良好的电连接。结果，将改善系统300的可靠性。

无论是否体现在系统或半导体封装中，本发明以其许多不同形式相对于电极和被电极穿透的半导体衬底提供改进的电性能。这种改进的电性能帮助形成至导电焊盘的更加可靠的电极连接。即使当在部分或完全穿透导电焊盘的情况下形成电极时也可以提供这种改进的性能。

前述示例性实施例为教导实施例。本领域技术人员应理解，在不脱离如通过下列权利要求定义的本发明的范围的情况下，可对示例性实施例进行各种形式和细节上的改变。

Claims (48)

1、一种半导体集成电路封装，包括：

具有第一表面和第二表面的衬底；

形成在所述第一表面之上的复合层；

形成在所述复合层上或至少部分地形成在所述复合层中的导电焊盘；

电极，包括从所述第二表面延伸穿过衬底的第一部分和从所述第一部分延伸穿过所述复合层以电接触所述导电焊盘的第二部分；以及

将所述电极的第一部分与所述衬底分离的间隔绝缘层。

2、权利要求1的封装，其中所述间隔绝缘层仅仅将所述衬底和所述电极的第一部分分离，并且所述电极的第二部分接触所述复合层。

3、权利要求1的封装，其中所述电极还包括形成在所述衬底的第二表面上的再布线层，并且所述封装还包括：

设置在衬底的第二表面上并且覆盖再布线层的绝缘层；以及

通过所述绝缘层中的开口与所述电极相连的端子。

4、权利要求1的封装，还包括：

设置在衬底上或至少部分设置在衬底中的半导体器件；和

形成在复合层上并且覆盖半导体器件的钝化层，其中在钝化层中的开口使至少部分导电焊盘暴露。

5、权利要求4的封装，还包括：

通过粘合剂粘附到所述钝化层的至少一部分的处理衬底。

6、权利要求5的器件，其中由透明材料形成所述处理衬底。

7、权利要求1的封装，其中所述导电焊盘嵌入到所述复合层之内。

8、权利要求1的封装，其中所述电极的第一部分至少部分地延伸到复合层中。

9、权利要求1中的封装，其中所述间隔绝缘层和所述电极的第一部分设置在完全穿过衬底延伸的第一通孔中；以及

其中所述间隔绝缘层保形地形成在第一通孔的内表面上，并且所述电极的第一部分保形地形成在所述间隔绝缘层上，使得没有完全填充所述第一通孔。

10、权利要求1的封装，其中所述电极的第一和第二部分的至少之一具有锥形横截面，所述锥形横截面当从所述衬底的第二表面延伸时减小。

11、权利要求1的封装，其中所述半导体器件与所述电极电连接。

12、权利要求11的封装，其中所述半导体器件包括有源像素传感器。

13、权利要求1的封装，其中所述电极的第二部分完全延伸穿过所述导电焊盘。

14、权利要求13的封装，还包括：

形成在所述复合层上的钝化层，其中所述钝化层中的开口暴露所述导电焊盘的至少一部分、以及延伸穿过所述导电焊盘的电极的第二部分的一部分；以及

在所述电极的第二部分延伸穿过所述导电焊盘的那部分上形成的凸块结构。

15、权利要求1的封装，还包括

形成在所述衬底上或至少部分地形成在衬底中并且未被所述复合层覆盖的半导体器件；

形成在所述复合层上的钝化层，其中所述钝化层中的开口至少部分地暴露导电焊盘，并且其中所述复合层和所述钝化层的组合厚度基本上等于所述半导体器件的厚度；以及

粘附到所述钝化层的至少一部分的处理衬底，使得在半导体器件和所述处理衬底之间形成密封的内部空间。

16、权利要求15的封装，其中所述半导体器件是有源像素传感器或滤光器。

17、权利要求1的封装，其中所述电极的第二部分穿透至少一部分导电焊盘并且所述封装还包括：在电极的第一部分和间隔绝缘层之间形成的阻挡层。

18、权利要求1的封装，其中所述电极的第二部分穿透所述导电焊盘的至少一部分和并且所述封装还包括：

在所述电极的第一部分和所述间隔绝缘层之间形成的第一阻挡层；以及

在第一阻挡层上并且在所述电极的第二部分和复合层之间的形成第二阻挡层。

19、一种形成半导体封装的方法，所述方法包括：

在衬底的第一表面上形成复合层；

在所述复合层上或至少部分地在所述复合层中形成导电焊盘；

形成从衬底的第二表面穿过衬底的第一通孔，所述衬底的第二表面与衬底的第一表面相对；

在第一通孔的内表面上形成间隔绝缘层；

形成第二通孔，所述第二通孔穿过所述间隔绝缘层以延伸穿过所述复合层到达导电焊盘；

形成电极，所述电极包括设置在第一通孔中的第一部分和设置在第二通孔中的第二部分，其中所述电极的第二部分与所述导电焊盘电接触。

20、权利要求19的方法，其中形成所述第一通孔包括：

形成从所述第二表面穿过至少一部分所述衬底的沟槽；以及

使用各向同性刻蚀工艺扩展所述沟槽直到暴露出所述复合层为止。

21、权利要求19的方法，其中形成所述第二通孔包括：

执行穿过所述第一通孔的激光钻孔或刻蚀工艺。

22、权利要求19的方法，其中在所述间隔绝缘层上保形地形成电极的第一部分，使得未完全填充第一通孔。

23、权利要求19的方法，其中形成所述电极包括：

在衬底的第二表面上形成再布线层，并且所述方法还包括：

在所述第二表面上形成绝缘层以覆盖再布线层；

形成穿过绝缘层的开口以暴露所述再布线层的一部分；以及

形成与所述再布线层暴露的那部分电接触的端子。

24、权利要求19的方法，还包括：

在所述衬底的第二表面上形成绝缘层；

直接在电极下面并与所述电极垂直对准地形成穿过绝缘层的开口；以及

穿过所述绝缘层中的开口形成与所述电极电接触的端子。

25、权利要求19的方法，其中所述第一通孔至少部分地延伸穿过所述复合层。

26、权利要求19的方法，其中所述第一和第二通孔的至少之一形成具有从所述半导体衬底的第二表面减少的锥形横截面宽度。

27、权利要求19的方法，其中所述第二通孔完全地延伸穿过所述导电焊盘。

28、权利要求19的方法，还包括在所述第一通孔中的间隔绝缘层上形成第一阻挡层。

29、权利要求28的方法，还包括在第一阻挡层和在第二通孔的暴露的内表面上形成第二阻挡层。

30、一种半导体集成电路光学装置模块，包括：

具有相对的第一和第二表面的衬底；

形成在所述第一表面上的有源像素传感器；

形成在所述第一表面之上并且接触至少一部分有源像素传感器的复合层；

在复合层上或至少部分地在复合层中形成的导电焊盘；

电极，包括第一部分和第二部分，其中所述第一部分从第二表面延伸穿过衬底，所述第二部分从所述第一部分延伸穿过所述复合层以到达所述导电焊盘，；

设置在所述电极的第一部分和衬底之间的间隔绝缘层；以及

在衬底上在有源像素传感器之上设置的透明衬底。

31、权利要求30的模块，还包括至少一个与所述有源像素传感器相关设置的透镜。

32、权利要求31的模块，其中所述至少一个透镜包括与所述透明衬底相关形成的透镜部件。

33、权利要求30的模块，还包括：

与所述有源像素传感器相关设置并与透明衬底相关联的红外滤光器。

34、权利要求30的模块，其中所述有源像素传感器是互补金属氧化物半导体传感器或电荷耦合器件传感器。

35、权利要求30的模块，其中所述电极的第一和第二部分的至少一个具有从所述第二表面减小的锥形横截面宽度。

36、权利要求30的模块，其中所述电极的第一部分形成在从所述第二表面完全穿过衬底延伸的第一通孔中；以及

其中在所述第一通孔的内表面上保形地形成间隔绝缘层，并且在所述间隔绝缘层上保形地形成所述电极的第一部分，使得未完全填充所述第一通孔。

37、权利要求30的模块，还包括：

形成在所述衬底的第二表面上的绝缘层；以及

通过所述绝缘层中的开口与所述电极相连的端子。

38、权利要求30的模块，其中所述电极的第二部分至少部分地延伸穿过所述导电焊盘。

39、权利要求38的模块，还包括在所述电极的第一部分和所述间隔绝缘层之间形成的阻挡层。

40、一种电子系统，包括：

经由总线有效地与半导体封装相连的控制器；

使数据能够通过所述总线在半导体封装和控制器之间传输的输入/输出接口；

其中所述半导体封装包括：

具有相对的第一和第二表面的衬底；

设置在所述衬底的第一表面上的半导体器件；

在所述衬底的第一表面之上形成并且接触至少一部分所述半导体器件的复合层；

在所述复合层上或至少部分地在所述复合层中形成的导电焊盘；

电极，包括第一部分和第二部分，其中所述第一部分从第二表面延伸穿过所述衬底，所述第二部分从所述第一部分延伸穿过所述复合层以到达导电焊盘；以及

将所述电极的第一部分与所述衬底分离的间隔绝缘层。

41、权利要求40的系统，其中所述半导体器件包括图像传感器。

42、权利要求41的系统，其中所述图像传感器包括互补金属氧化物半导体图像传感器或电荷耦合器件图像传感器。

43、权利要求40的系统，其中所述半导体器件包括存储器芯片。

44、权利要求40的系统，其中所述电极的第二部分至少部分地延伸穿过所述导电焊盘。

45、权利要求44的系统，还包括在所述电极的第一部分和所述间隔绝缘层之间形成的阻挡层。

46、权利要求40的系统，还包括：

在所述衬底的第二表面上形成的绝缘层；以及

通过所述绝缘层中的开口与所述电极相连的端子。

47、权利要求40的系统，其中所述电极的第一部分延伸穿过至少一部分复合层。

48、权利要求40的系统，其中所述电极的第一和第二部分的至少一个具有从所述第二表面减小的锥形横截面宽度。

Images