CN105990305A - 半导体结构及其制造方法 - Google Patents
半导体结构及其制造方法 Download PDFInfo
- Publication number
- CN105990305A CN105990305A CN201510098467.9A CN201510098467A CN105990305A CN 105990305 A CN105990305 A CN 105990305A CN 201510098467 A CN201510098467 A CN 201510098467A CN 105990305 A CN105990305 A CN 105990305A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon substrate
- semiconductor
- conductive
- weld pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体结构及其制造方法,该半导体结构包含硅基板、保护层、焊垫、绝缘层、布线层、导电层、阻隔层与导电结构。硅基板具有镂空区、阶梯结构、尖角结构与相对的第一表面与第二表面。阶梯结构与尖角结构环绕镂空区。阶梯结构具有朝向镂空区且依续连接的第一斜面、第三表面与第二斜面。保护层位于硅基板的第一表面上。焊垫位于保护层中,且从镂空区裸露。绝缘层位于阶梯结构的第一斜面、第三表面、第二斜面与第二表面上及尖角结构上。布线层位于绝缘层上与焊垫上。导电层位于布线层上。阻隔层覆盖阶梯结构与尖角结构。导电结构位于阻隔层的开口中的导电层上。本发明能提升半导体结构的良率,且能提高材料选用的便利性。
Description
技术领域
本发明是有关一种半导体结构及一种半导体结构的制造方法。
背景技术
现有的半导体结构可包含晶片(chip)、焊垫、介电层(例如二氧化硅)、布线层(Redistribution Layer;RDL)、导电层、阻隔层与锡球。一般而言,在制作半导体结构时,会先于尚未切割成晶片的硅基板(wafer)上覆盖介电层,以保护硅基板上的电子元件(例如感光元件)。接着,可利用光微影与蚀刻制程将介电层中的焊垫上方的硅基板与介电层去除,使硅基板与介电层形成通孔(via),而焊垫通过此通孔露出。
之后,可将绝缘层覆盖于硅基板背对介电层的表面上与硅基板环绕通孔的表面上。待绝缘层形成后,可于绝缘层上与焊垫上依序形成布线层与导电层。待导电层形成后,阻隔层可覆盖于导电层上,并于阻隔层形成开口供锡球设置。
然而,由于硅基板环绕通孔的表面坡度陡,也就是通孔的深宽比(viaaspect ratio)大,因此布线层与导电层易于硅基板紧邻通孔的转折处发生断裂,使半导体结构的良率难以提升。此外,为了降低通孔的深宽比,虽可使用较薄的硅基,但较厚的硅基板便无法使用,造成设计者的不便。
发明内容
本发明的一技术态样为一种半导体结构。
根据本发明一实施方式,一种半导体结构包含硅基板、保护层、焊垫、绝缘层、布线层、导电层、阻隔层与导电结构。硅基板具有镂空区、阶梯结构、尖角结构与相对的第一表面与第二表面。阶梯结构与尖角结构环绕镂空区。阶梯结构具有朝向镂空区且依续连接的第一斜面、第三表面与第二斜面。保护层位于硅基板的第一表面上。焊垫位于保护层中,且从镂空区裸露。绝缘层位于阶梯结构的第一斜面、第三表面、第二斜面与第二表面上及尖角结构上。布线层位于绝缘层上与焊垫上。导电层位于布线层上。阻隔层覆盖阶梯结构与尖角结构,且阻隔层具有开口,使导电层裸露。导电结构位于该开口中的导电层上。
本发明的一技术态样为一种半导体结构的制造方法。
根据本发明一实施方式,一种半导体结构的制造方法包含下列步骤:提供具有硅基板、焊垫与保护层的晶圆结构,其中硅基板具有相对的第一表面与第二表面,保护层位于第一表面上,焊垫位于保护层中;蚀刻硅基板以形成切割道与对齐焊垫的穿孔,其中硅基板具有环绕穿孔的第一部分与第二部分,且第二部分位于切割道与穿孔之间;于硅基板的第一部分的第二表面上形成光阻层;蚀刻硅基板的第一部分与第二部分,使第一部分形成阶梯结构、第二部分形成尖角结构、穿孔形成在被阶梯结构与尖角结构环绕的镂空区,其中阶梯结构具有朝向镂空区且依续连接的第一斜面、第三表面与第二斜面;以及去除光阻层。
在本发明上述实施方式中,当硅基板形成切割道与对齐焊垫的穿孔后,光阻层形成于硅基板的第一部分的第二表面上。如此一来,在后续蚀刻硅基板的第一部分时,由于第一部分靠近硅基板第二表面的位置因受光阻层保护,因此被侧向蚀刻后会形成阶梯结构。阶梯结构具有依续连接的第一斜面、第三表面与第二斜面,且硅基板第一表面与第三表面之间的距离小于第一表面与第二表面之间的距离,可有效降低镂空区的深宽比(via aspect ratio),可避免布线层与导电层于硅基板紧邻镂空区的转折处发生断裂,能提升半导体结构的良率。此外,本发明的半导体结构及其制造方法可使用较厚的硅基板制作,提高材料选用的便利性。
附图说明
图1绘示根据本发明一实施方式的半导体结构的剖面图。
图2绘示根据本发明一实施方式的半导体结构的剖面图。
图3绘示根据本发明一实施方式的半导体结构的制造方法的流程图。
图4绘示根据本发明一实施方式的硅基板形成切割道与穿孔后的剖面图。
图5绘示图4的硅基板的第一部分与第二部分蚀刻后的剖面图。
图6绘示图5的阶梯结构上的光阻层去除后的剖面图。
图7绘示图6的镂空区与切割道的俯视图。
图8绘示图6的硅基板形成绝缘层、布线层与导电层后的剖面图。
其中,附图中符号的简单说明如下:
200a、200b:半导体结构
202:透光元件
204:支撑层
206:彩色滤光片
210:硅基板
210a:硅基板
211:第一表面
213:第二表面
216a:第一斜面
216b:第三表面
216c:第二斜面
218:尖角结构
218a:第二部分
219:阶梯结构
219a:第一部分
220:保护层
222:切割道
223:穿孔
224:镂空区
230:焊垫
240:绝缘层
250:布线层
260:阻隔层
261:空穴
262:开口
270:导电层
280:导电结构
302:光阻层
D1~D3:距离
L1、L2:线段
P:顶端
S1~S5:步骤。
具体实施方式
以下将以图式揭露本发明的多个实施方式,为明确说明起见,许多实务上的细节将在以下叙述中一并说明。然而,应了解到,这些实务上的细节不应用以限制本发明。也就是说,在本发明部分实施方式中,这些实务上的细节是非必要的。此外,为简化图式起见,一些现有惯用的结构与元件在图式中将以简单示意的方式绘示。
图1绘示根据本发明一实施方式的半导体结构200a的剖面图。如图所示,半导体结构200a包含硅基板210、保护层220、焊垫230、绝缘层240、布线层250、导电层270、阻隔层260与导电结构280。硅基板210具有镂空区224、阶梯结构219、尖角结构218与相对的第一表面211与第二表面213。阶梯结构219与尖角结构218环绕镂空区224。在本实施方式中,阶梯结构219的高度大于尖角结构218的高度。尖角结构218的顶端P可以为尖形、圆形或平坦形。
阶梯结构219具有依续连接的第一斜面216a、第三表面216b与第二斜面216c,且第一斜面216a、第三表面216b与第二斜面216c朝向镂空区224。在本实施方式中,第一表面211、第二表面213与第三表面216b可以为水平面,但并不用以限制本发明。硅基板210的第一表面211与第三表面216b之间的距离D1小于第一表面211与第二表面213之间的距离D2。也就是说,第三表面216b的高度低于第二表面213的高度。
此外,保护层220位于硅基板210的第一表面211上。焊垫230位于保护层220中,且焊垫230从镂空区224裸露。镂空区224的口径朝焊垫230的方向逐渐减小。绝缘层240位于阶梯结构219的第一斜面216a、第三表面216b、第二斜面216c与第二表面213上及尖角结构218上。布线层250位于绝缘层240上与焊垫230上。导电层270位于布线层250上。阻隔层260覆盖阶梯结构219与尖角结构218,且阻隔层260具有开口262,使导电层270从开口262裸露。导电结构280位于阻隔层260的开口262中的导电层270上。在本实施方式中,导电结构280是位于在阶梯结构219的第二表面213的导电层270上,可通过布线层250、导电层270电性连接焊垫230。
由于半导体结构200a的硅基板210具有阶梯结构219,而阶梯结构219具有依续连接的第一斜面216a、第三表面216b与第二斜面216c,因此硅基板210的第一表面211与第三表面216b之间的距离D1会小于第一表面211与第二表面213之间的距离D2,可有效降低镂空区224的深宽比(via aspect ratio)。举例来说,距离D1可以为85μm,距离D2可以为110μm,尖角结构218与阶梯结构219相隔的距离D3为50μm,则镂空区224的深宽比可从2.2(即110/50)降低至1.7(85/50即)。阶梯结构219可避免布线层250与导电层270于硅基板210紧邻镂空区224的转折处发生断裂,能提升半导体结构200a的良率。此外,本发明的半导体结构200a因具有阶梯结构219,因此可使用较厚的硅基板210制作,提高材料选用的便利性。
在本实施方式中,硅基板210可以为晶圆(wafer)经切割(dicing)制程后所形成多个晶片中的一片,可用来制作影像感测元件、指纹辩识元件、微机电(MEMS)系统元件、运算处理元件等。保护层220与绝缘层240可以为硅的氧化物,例如二氧化硅。保护层220可包含金属间介电层(IMD)与钝化层(passivation)。阻隔层260可以为包含环氧树脂(epoxy)的绿漆,可阻隔水气与灰尘进入半导体结构200a。布线层250的材质可以包含铝,而导电层270的材质可以包含镍与金。导电结构280可以为球栅阵列(BGA)的锡球或导电凸块。
此外,半导体结构200a还可包含透光元件202、支撑层204与彩色滤光片206。其中,支撑层204位于透光元件202与保护层220之间,使透光元件202与保护层220间相隔一间距。彩色滤光片206设置于保护层220背对硅基板210的表面上。透光元件202可以为玻璃板,支撑层204的材质可以包含环氧树脂,但上述材料并不用以限制本发明。
应了解到,在以上叙述中,已叙述过的元件连接关系与材料将不再重复赘述,合先叙明。
图2绘示根据本发明一实施方式的半导体结构200b的剖面图。半导体结构200b包含硅基板210、保护层220、焊垫230、绝缘层240、布线层250、导电层270、阻隔层260与导电结构280。与图1实施方式不同的地方在于半导体结构200b还具有空穴261(void),且空穴261位于阻隔层260、阶梯结构219、尖角结构218与焊垫230之间。
在以下叙述中,将说明半导体结构200a、200b的制造方法。
图3绘示根据本发明一实施方式的半导体结构的制造方法的流程图。在步骤S1中,提供具有硅基板、焊垫与保护层的晶圆结构,其中硅基板具有相对的第一表面与第二表面,保护层位于第一表面上,焊垫位于保护层中。接着在步骤S2中,蚀刻硅基板以形成切割道与对齐焊垫的穿孔,其中硅基板具有环绕穿孔的第一部分与第二部分,且第二部分位于切割道与穿孔之间。之后在步骤S3中,于硅基板的第一部分的第二表面上形成光阻层。接着在步骤S4中,蚀刻硅基板的第一部分与第二部分,使第一部分形成阶梯结构、第二部分形成尖角结构、穿孔形成在被阶梯结构与尖角结构环绕的镂空区,其中阶梯结构具有朝向镂空区且依续连接的第一斜面、第三表面与第二斜面。最后在步骤S5中,去除光阻层。
在以下叙述中,将叙述上述半导体结构的制造方法的各步骤,并以硅基板210a表示尚未经切割制程的晶圆(wafer)。
图4绘示根据本发明一实施方式的硅基板210a形成切割道222与穿孔223后的剖面图。首先,提供具有硅基板210a、焊垫230与保护层220的晶圆结构。硅基板210a具有相对的第一表面211与第二表面213,保护层220位于第一表面211上,焊垫230位于保护层220中。在本实施方式中,此晶圆结构还具有透光元件202与位于透光元件202与保护层220之间的支撑层204。接着,可蚀刻硅基板210a以形成切割道222与对齐焊垫230的穿孔223,使硅基板210a具有环绕穿孔223的第一部分219a与第二部分218a,且第二部分218a位于切割道222与穿孔223之间。
图5绘示图4的硅基板210a的第一部分219a与第二部分218a蚀刻后的剖面图。同时参阅图4与图5,待切割道222与穿孔223形成后,可形成光阻层302于硅基板210a的第一部分219a的第二表面213上。接着,可蚀刻硅基板210a的第一部分219a与第二部分218a。由于硅基板210a的第一部分219a靠近第二表面213的位置会受光阻层302保护,因此第一部分219a被侧向蚀刻后会形成阶梯结构219。此外,第二部分218a会形成尖角结构218。穿孔223形成被阶梯结构219与尖角结构218环绕的镂空区224。阶梯结构219具有朝向镂空区224且依续连接的第一斜面216a、第三表面216b与第二斜面216c。
图6绘示图5的阶梯结构219上的光阻层302去除后的剖面图。同时参阅图5与图6,待阶梯结构219与尖角结构218形成后,便可去除光阻层302。在图6中,阶梯结构219的高度大于尖角结构218的高度。硅基板210a的第一表面211与第三表面216b之间的距离D1小于第一表面211与第二表面213之间的距离D2。也就是说,第三表面216b的高度低于第二表面213的高度,使镂空区224的深宽比可从D2/D3降低至D1/D3。
图7绘示图6的镂空区224与切割道222的俯视图。同时参阅图6与图7,尖角结构218位于镂空区224右侧,阶梯结构219位于镂空区224左侧。线段L1左侧的硅基板210a厚度为第一表面211与第二表面213之间的距离D2,线段L1右侧的硅基板210a厚度为第一表面211与第三表面216b之间的距离D1。
图8绘示图6的硅基板210a形成绝缘层240、布线层250与导电层270后的剖面图。同时参阅图6与图8,待去除光阻层302(见图5)后,可于尖角结构218、阶梯结构219与保护层220上形成绝缘层240。接着图案化绝缘层240,使焊垫230从镂空区224裸露。绝缘层240可采用化学气相沉积(Chemical VaporDeposition;CVD)的方式形成,但并不以此为限。此外,图案化制程可包含曝光、显影与蚀刻等光微影技术。
待图案化的绝缘层240形成后,便可于绝缘层240上与焊垫230上形成布线层250。接着,可于布线层250上形成导电层270。由于布线层250的材质为金属(例如铝),因此导电层270能以化镀(chemical plating)的方式形成于布线层250上。导电层270的材质可为镍与金,在制作导电层270时,可将布线层250浸泡于镍槽中再浸泡于金槽中,使布线层250上可形成具镍与金的导电层270。
待导电层270形成后,可形成阻隔层260覆盖阶梯结构219与尖角结构218,并图案化阻隔层260,使阶梯结构219的第二表面213上的阻隔层260具有开口262。导电层270从开口262裸露。
同时参阅图1与图8,待阻隔层260的开口262形成后,可设置导电结构280于开口262中的导电层270上,使导电结构280通过布线层250与导电层270而电性连接焊垫230。待设置导电结构280后,便可沿切割道222(即沿线段L2)切割阻隔层260、保护层220、支撑层204与透光元件202,而得到图1的半导体结构200a或图2的半导体结构200b。
以上所述仅为本发明较佳实施例,然其并非用以限定本发明的范围,任何熟悉本项技术的人员,在不脱离本发明的精神和范围内,可在此基础上做进一步的改进和变化,因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
Claims (20)
1.一种半导体结构,其特征在于,包含:
一硅基板,具有一镂空区、一阶梯结构、一尖角结构与相对的一第一表面与一第二表面,其中该阶梯结构与该尖角结构环绕该镂空区,该阶梯结构具有朝向该镂空区且依续连接的一第一斜面、一第三表面与一第二斜面;
一保护层,位于该硅基板的该第一表面上;
一焊垫,位于该保护层中,且从该镂空区裸露;
一绝缘层,位于该阶梯结构的该第一斜面、该第三表面、该第二斜面与该第二表面上及该尖角结构上;
一布线层,位于该绝缘层上与该焊垫上;
一导电层,位于该布线层上;
一阻隔层,覆盖该阶梯结构与该尖角结构,且该阻隔层具有一开口,使该导电层裸露;以及
一导电结构,位于该开口中的该导电层上。
2.根据权利要求1所述的半导体结构,其特征在于,还具有一空穴,且该空穴位于该阻隔层、该阶梯结构、该尖角结构与该焊垫之间。
3.根据权利要求1所述的半导体结构,其特征在于,该镂空区的口径朝该焊垫的方向逐渐减小。
4.根据权利要求1所述的半导体结构,其特征在于,该第一表面与该第三表面之间的距离小于该第一表面与该第二表面之间的距离。
5.根据权利要求1所述的半导体结构,其特征在于,该阶梯结构的高度大于该尖角结构的高度。
6.根据权利要求1所述的半导体结构,其特征在于,该尖角结构的顶端为尖形、圆形或平坦形。
7.根据权利要求1所述的半导体结构,其特征在于,该导电结构位于在该阶梯结构的该第二表面的该导电层上。
8.根据权利要求1所述的半导体结构,其特征在于,该布线层的材质包含铝。
9.根据权利要求1所述的半导体结构,其特征在于,该导电层的材质包含镍与金。
10.根据权利要求1所述的半导体结构,其特征在于,该导电结构为锡球或导电凸块。
11.根据权利要求1所述的半导体结构,其特征在于,还包含:
一透光元件;以及
一支撑层,位于该透光元件与该保护层之间。
12.一种半导体结构的制造方法,其特征在于,包含下列步骤:
提供具有一硅基板、一焊垫与一保护层的一晶圆结构,其中该硅基板具有相对的一第一表面与一第二表面,该保护层位于该第一表面上,该焊垫位于该保护层中;
蚀刻该硅基板以形成一切割道与对齐该焊垫的一穿孔,其中该硅基板具有环绕该穿孔的一第一部分与一第二部分,且该第二部分位于该切割道与该穿孔之间;
于该硅基板的该第一部分的该第二表面上形成一光阻层;
蚀刻该硅基板的该第一部分与该第二部分,使该第一部分形成一阶梯结构、该第二部分形成一尖角结构、该穿孔形成在被该阶梯结构与该尖角结构环绕的一镂空区,其中该阶梯结构具有朝向该镂空区且依续连接的一第一斜面、一第三表面与一第二斜面;以及
去除该光阻层。
13.根据权利要求12所述的半导体结构的制造方法,其特征在于,还包含:
于该尖角结构、该阶梯结构与该保护层上形成一绝缘层;以及
图案化该绝缘层,使该焊垫从该镂空区裸露。
14.根据权利要求13所述的半导体结构的制造方法,其特征在于,还包含:
于该绝缘层上与该焊垫上形成一布线层。
15.根据权利要求14所述的半导体结构的制造方法,其特征在于,还包含:
于该布线层上形成一导电层。
16.根据权利要求15所述的半导体结构的制造方法,其特征在于,还包含:
形成一阻隔层覆盖该阶梯结构与该尖角结构;以及
图案化该阻隔层,使该第二表面上的该阻隔层具有一开口,其中该导电层从该开口裸露。
17.根据权利要求16所述的半导体结构的制造方法,其特征在于,还包含:
于该开口中的该导电层上设置一导电结构。
18.根据权利要求13所述的半导体结构的制造方法,其特征在于,该绝缘层以化学气相沉积的方式形成于该尖角结构、该阶梯结构与该保护层上。
19.根据权利要求15所述的半导体结构的制造方法,其特征在于,该导电层以化镀的方式形成于该布线层上。
20.根据权利要求12所述的半导体结构的制造方法,其特征在于,该晶圆结构具有一透光元件与位于该透光元件与该保护层之间的一支撑层,该半导体结构的制造方法还包含:
沿该切割道切割该阻隔层、该保护层、该支撑层与该透光元件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510098467.9A CN105990305B (zh) | 2015-03-06 | 2015-03-06 | 半导体结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510098467.9A CN105990305B (zh) | 2015-03-06 | 2015-03-06 | 半导体结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105990305A true CN105990305A (zh) | 2016-10-05 |
CN105990305B CN105990305B (zh) | 2018-11-30 |
Family
ID=57039645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510098467.9A Active CN105990305B (zh) | 2015-03-06 | 2015-03-06 | 半导体结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105990305B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101355069A (zh) * | 2007-05-18 | 2009-01-28 | 三星电子株式会社 | 具有通孔硅的半导体封装及相关的制造方法 |
JP2010263130A (ja) * | 2009-05-08 | 2010-11-18 | Olympus Corp | 半導体装置および半導体装置の製造方法 |
US20110278734A1 (en) * | 2010-03-11 | 2011-11-17 | Yu-Lin Yen | Chip package and method for forming the same |
US20120187515A1 (en) * | 2011-01-26 | 2012-07-26 | Maxim Integrated Products, Inc. | Light sensor having transparent substrate with lens formed therein |
CN102637659A (zh) * | 2011-02-10 | 2012-08-15 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
-
2015
- 2015-03-06 CN CN201510098467.9A patent/CN105990305B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101355069A (zh) * | 2007-05-18 | 2009-01-28 | 三星电子株式会社 | 具有通孔硅的半导体封装及相关的制造方法 |
JP2010263130A (ja) * | 2009-05-08 | 2010-11-18 | Olympus Corp | 半導体装置および半導体装置の製造方法 |
US20110278734A1 (en) * | 2010-03-11 | 2011-11-17 | Yu-Lin Yen | Chip package and method for forming the same |
US20120187515A1 (en) * | 2011-01-26 | 2012-07-26 | Maxim Integrated Products, Inc. | Light sensor having transparent substrate with lens formed therein |
CN102637659A (zh) * | 2011-02-10 | 2012-08-15 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105990305B (zh) | 2018-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104218022B (zh) | 晶片封装体及其制造方法 | |
US7545027B2 (en) | Wafer level package having redistribution interconnection layer and method of forming the same | |
CN104803346B (zh) | 电子元件封装体及其制作方法 | |
TW201133727A (en) | Chip package and fabrication method thereof | |
TWI604570B (zh) | 一種晶片尺寸等級的感測晶片封裝體及其製造方法 | |
EP0540312B1 (en) | Bump electrode structure and semiconductor chip having the same | |
TW201119005A (en) | Chip package and fabrication method thereof | |
TWI294140B (en) | Method for making a semiconductor device | |
US20110070679A1 (en) | Semiconductor Processing Methods | |
TWI600125B (zh) | 晶片封裝體及其製造方法 | |
CN105428309B (zh) | Tsv通孔的制作工艺方法及多种孔深的盲孔或tsv通孔的制作工艺方法 | |
CN104637827B (zh) | 半导体结构及其制造方法 | |
TW200937578A (en) | Interconnect structure for a microelectronic device, method of manfacturing same, and microelectronic structure containing same | |
CN108666284A (zh) | 半导体装置的制造方法及半导体装置 | |
TW201709449A (zh) | 具有選擇性接合墊保護的cmos-mems積體電路裝置 | |
CN107680911A (zh) | 一种指纹识别模组结构及制作方法、终端设备 | |
JP5433228B2 (ja) | 半導体装置の製造方法 | |
JP5821284B2 (ja) | 配線基板、赤外線センサー及び貫通電極形成方法 | |
JP2009076497A (ja) | 半導体装置の製造方法 | |
TWI418002B (zh) | 晶片封裝體及其製造方法 | |
TWI356038B (en) | Manufacturing method of microstructure for an inte | |
CN204508799U (zh) | 表面传感芯片封装结构 | |
JP2010071799A (ja) | 加速度センサおよび加速度センサの製造方法 | |
CN105990305A (zh) | 半导体结构及其制造方法 | |
WO2014038176A1 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |