KR20230024613A - 배선 구조체, 배선 구조체를 포함하는 반도체 장치 및 제조방법 - Google Patents

배선 구조체, 배선 구조체를 포함하는 반도체 장치 및 제조방법 Download PDF

Info

Publication number
KR20230024613A
KR20230024613A KR1020210106594A KR20210106594A KR20230024613A KR 20230024613 A KR20230024613 A KR 20230024613A KR 1020210106594 A KR1020210106594 A KR 1020210106594A KR 20210106594 A KR20210106594 A KR 20210106594A KR 20230024613 A KR20230024613 A KR 20230024613A
Authority
KR
South Korea
Prior art keywords
wire
wiring
semiconductor device
line width
trench
Prior art date
Application number
KR1020210106594A
Other languages
English (en)
Inventor
김종수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210106594A priority Critical patent/KR20230024613A/ko
Priority to US17/671,917 priority patent/US20230046051A1/en
Priority to TW111122481A priority patent/TW202308089A/zh
Priority to CN202210692897.3A priority patent/CN115910993A/zh
Publication of KR20230024613A publication Critical patent/KR20230024613A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 실시예들은 여러방향을 따라 연장되는 배선을 한번의 갭필 공정을 통해 동시에 형성하여 집적도를 향상시키고, 반도체 공정을 단순화할 수 있는 배선 구조체, 배선구조체를 포함하는 반도체 장치 및 제조 방법을 제공한다. 본 실시예에 따른 배선 구조체는 복수의 배선들이 적층된 배선 구조체를 포함하되, 상기 배선 구조체 중 적어도 2층은 서로 다른 방향을 따라 연장되고, 하부배선의 상면 일부와 상부배선의 저면 일부가 직접 접촉할 수 있다.

Description

배선 구조체, 배선 구조체를 포함하는 반도체 장치 및 제조방법 {INTERCONNECTION STRUCTURE, SEMICONDUCTOR DEVICE WITH INTERCONNECTION STRUCTURE AND METHOD FOR FABRICATING THE SAME}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 상세하게는 배선 구조체, 배선 구조체를 포함하는 반도체 장치 및 제조 방법에 관한 것이다.
반도체 장치에 대한 고성능, 고속화 및/또는 다기능화 등에 대한 요구가 증가되면서, 반도체 장치의 집적도가 증가되고 있다. 반도체 장치의 고집적화 경향에 따라, 레이아웃의 설계, 특히 반도체 소자들을 연결하기 위한 배선들의 효율적인 라우팅(routing)을 위한 연구가 활발히 진행되고 있다.
본 발명의 실시예들은 여러방향을 따라 연장되는 배선을 한번의 갭필 공정을 통해 동시에 형성하여 집적도를 향상시키고, 반도체 공정을 단순화할 수 있는 배선 구조체, 배선 구조체를 포함하는 반도체 장치 및 제조 방법을 제공한다.
본 실시예에 따른 배선 구조체는 복수의 배선들이 적층된 배선 구조체를 포함하되, 상기 배선 구조체 중 적어도 2층은 서로 다른 방향을 따라 연장되고, 하부배선의 상면 일부와 상부배선의 저면 일부가 직접 접촉할 수 있다.
본 실시예에 따른 반도체 장치는 하부구조물을 포함하는 기판 상부에 제1방향을 따라 연장되는 제1배선; 상기 제1배선과 하부구조물을 연결하는 제1콘택; 및 상기 제1배선 상에 상기 제1배선의 일부와 직접 접촉하고 상기 제1방향과 상이한 제2방향을 따라 연장되는 제2배선을 포함할 수 있다.
본 실시예에 따른 반도체 장치의 다른 일 예는 하부 구조물을 포함하는 기판 상부에 제1방향을 따라 연장되는 제1배선; 상기 제1배선과 하부구조물을 연결하는 제1콘택; 상기 제1배선 상부에 제2방향을 따라 연장되는 제2배선; 상기 제1배선과 제2배선을 연결하는 제2콘택; 및 상기 제2배선 상부에 상기 제2배선의 일부와 직접 접촉하고 상기 제2방향과 상이한 제3방향을 따라 연장되는 제3배선을 포함할 수 있다.
본 실시예에 따른 반도체 장치 제조 방법은 하부구조물을 포함하는 기판 상부에 절연층을 형성하는 단계; 상기 절연층을 식각하여 제1방향을 따라 연장되고 상기 콘택홀과 오버랩되는 제1트렌치를 형성하는 단계; 상기 절연층을 식각하여 상기 제1방향과 교차하는 제2방향을 따라 연장되고 상기 제1트렌치의 저면보다 높은 레벨에 위치하는 저면을 갖는 제2트렌치를 형성하는 단계; 및 상기 콘택홀, 제1트렌치 및 제2트렌치를 갭필하는 도전물질을 형성하는 단계를 포함할 수 있다.
본 기술은 배선의 구조 개선을 통해 반도체 장치의 집적도를 향상시키고, 동시에 반도체 공정을 단순화하는 효과가 있다.
도 1 내지 도 7은 본 실시예들에 따른 배선 구조체들을 도시한 사시도들이다.
도 8a 내지 도 17b는 본 실시예에 따른 반도체 장치 제조 방법을 나타내는 평면도 및 단면도들이다.
도 18은 본 실시예에 따른 반도체 장치의 다른 예를 나타내는 단면도이다.
본 명세서에서 기재하는 실시예들은 본 발명의 이상적인 개략도인 단면도, 평면도 및 블록도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다.
도 1 내지 도 7은 본 실시예들에 따른 배선 구조체들을 도시한 사시도들이다.
배선 구조체들은 반도체 집적 회로 장치의 인터커넥션(interconnetion) 수단에 해당하는 제1 내지 제n 배선 중 선택된 인접한 상하부 배선에 해당될 수 있다. 배선 구조체들은 하부구조물을 포함하는 기판 상부에 형성될 수 있고, 배선 구조체 중 최하단 배선은 기판 또는 하부구조물과 배선 구조체를 전기적으로 연결하기 위한 콘택의 일단에 직접 접촉할 수 있다. 또한, 배선 구조체 중 최상단 배선은 전압 또는 그라운드 인가를 위한 패드와 배선 구조체를 전기적으로 연결하기 위한 콘택의 일단에 직접 접촉할 수 있다.
도 1을 참조하면, 본 실시예에 따른 배선 구조체는 서로 상이한 방향을 따라 연장되는 제1배선(ML1) 및 제2배선(ML2)을 포함할 수 있다.
제1배선(ML1)은 제1방향을 따라 연장될 수 있다. 제2배선(ML2)은 제2방향을 따라 연장될 수 있다. 제2방향은 제1방향과 상이한 방향을 가리킬 수 있다. 제2방향은 제1방향과 교차할 수 있다. 제2방향은 제1방향과 수직으로 교차할 수도 있다.
제2배선(ML2)은 제1배선(ML1)의 일부와 직접 접촉할 수 있다. 제1배선(ML1)의 상면은 제2배선(ML2)의 저면과 동일 레벨에 위치할 수 있다.
제2배선(ML2)의 선폭(W2)은 제1배선(ML1)의 선폭(W1)과 동일하거나, 제1배선(ML1)의 선폭(W1)보다 클 수 있다.
제1배선(ML1) 및 제2배선(ML2)은 동일 물질로 형성될 수 있다. 제1배선(ML1) 및 제2배선(ML2)은 한번의 갭필 공정을 통해 동시에 형성될 수 있다.
도 2를 참조하면, 본 실시예에 따른 배선 구조체는 제1배선(ML1), 제1배선(ML1) 상부에 형성되고 서로 상이한 방향을 따라 연장되는 제2배선(ML2) 및 제3배선(ML3)을 포함할 수 있다.
제1배선(ML1)은 제1방향을 따라 연장될 수 있다. 제2배선(ML2)은 제2방향을 따라 연장될 수 있다. 제2방향은 제1방향과 동일한 방향을 가리킬 수 있다. 제2방향은 제1방향과 상이한 방향을 가리킬 수도 있다. 제1배선(ML1)과 제2배선(ML2)은 콘택(CT)을 통해 전기적으로 연결될 수 있다. 콘택(CT)은 제1배선(ML1)과 제2배선(ML2)에 양끝단이 직접 접촉될 수 있다.
제3배선(ML3)은 제3방향을 따라 연장될 수 있다. 제3방향은 제2방향과 상이한 방향을 가리킬 수 있다. 제3방향은 제2방향과 교차할 수 있다. 제3방향은 제2방향과 수직으로 교차할 수도 있다.
제3배선(ML3)은 제2배선(ML2)의 일부와 직접 접촉할 수 있다. 제2배선(ML2)의 상면은 제3배선(ML3)의 저면과 동일 레벨에 위치할 수 있다.
제3배선(ML3)의 선폭(W3)은 제2배선(ML2)의 선폭(W2)과 동일하거나, 제2배선(ML2)의 선폭(W2)보다 클 수 있다.
제2배선(ML2) 및 제3배선(ML3)의 두께는 제1배선(ML1)의 두께보다 작을 수 있다.
제1배선(ML1) 내지 제3배선(ML3)은 동일 물질로 형성될 수 있다. 제1배선(ML1)과 제2배선(ML2)은 별도의 갭필 공정을 통해 각각 형성될 수 있다. 제2배선(ML2) 및 제3배선(ML3)은 한번의 갭필 공정을 통해 동시에 형성될 수 있다.
도 3을 참조하면, 본 실시예에 따른 배선 구조체는 서로 상이한 방향을 따라 연장되는 제1배선(ML1) 및 제2배선(ML2)과 제2배선(ML2) 상부에 형성되는 제3배선(ML3)을 포함할 수 있다.
제1배선(ML1)은 제1방향을 따라 연장될 수 있다. 제2배선(ML2)은 제2방향을 따라 연장될 수 있다. 제2방향은 제1방향과 상이한 방향을 가리킬 수 있다. 제2방향은 제1방향과 교차할 수 있다. 제2방향은 제1방향과 수직으로 교차할 수도 있다.
제2배선(ML2)은 제1배선(ML1)의 일부와 직접 접촉할 수 있다. 제1배선(ML1)의 상면은 제2배선(ML2)의 저면과 동일 레벨에 위치할 수 있다.
제2배선(ML2)의 선폭(W2)은 제1배선(ML1)의 선폭(W1)과 동일하거나, 제1배선(ML1)의 선폭(W1)보다 클 수 있다.
제3배선(ML3)은 제3방향을 따라 연장될 수 있다. 제3방향은 제2방향과 상이한 방향을 가리킬 수 있다. 제3방향은 제2방향과 동일한 방향을 가리킬 수도 있다. 제3배선(ML3)과 제2배선(ML2)은 콘택(CT)을 통해 전기적으로 연결될 수 있다. 콘택(CT)은 제2배선(ML2)과 제3배선(ML3)에 양끝단이 직접 접촉될 수 있다.
제1배선(ML1) 및 제2배선(ML2)의 두께는 제3배선(ML3)의 두께보다 작을 수 있다.
제1배선(ML1) 내지 제3배선(ML3)은 동일 물질로 형성될 수 있다. 제1배선(ML1) 및 제2배선(ML2)은 한번의 갭필 공정을 통해 동시에 형성될 수 있다. 제2배선(ML2)과 제3배선(ML3)은 별도의 갭필 공정을 통해 각각 형성될 수 있다.
도 4를 참조하면, 본 실시예에 따른 배선 구조체는 서로 상이한 방향을 따라 연장되는 제1배선(ML1) 내지 제3배선(ML3)을 포함할 수 있다.
제1배선(ML1)은 제1방향을 따라 연장될 수 있다. 제2배선(ML2)은 제2방향을 따라 연장될 수 있다. 제3배선(ML3)은 제3방향을 따라 연장될 수 있다. 제2방향은 제1방향과 상이한 방향을 가리킬 수 있다. 제2방향은 제1방향과 교차할 수 있다. 제3방향은 제1방향 및 제2방향과 상이한 방향을 가리킬 수 있다. 제3방향은 제2방향과 교차할 수 있다.
제2배선(ML2)은 제1배선(ML1)의 일부와 직접 접촉할 수 있다. 제1배선(ML1)의 상면은 제2배선(ML2)의 저면과 동일 레벨에 위치할 수 있다.
제2배선(ML2)의 선폭(W2)은 제1배선(ML1)의 선폭(W1)과 동일하거나, 제1배선(ML1)의 선폭(W1)보다 클 수 있다.
제3배선(ML3)은 제2배선(ML2)의 일부와 직접 접촉할 수 있다. 제2배선(ML2)의 상면은 제3배선(ML3)의 저면과 동일 레벨에 위치할 수 있다.
제3배선(ML2)의 선폭(W3)은 제2배선(ML2)의 선폭(W2)과 동일하거나, 제2배선(ML2)의 선폭(W2)보다 클 수 있다.
제1배선(ML1) 내지 제3배선(ML3)은 동일 물질로 형성될 수 있다. 제1배선(ML1) 내지 제3배선(ML3)은 한번의 갭필 공정을 통해 동시에 형성될 수 있다.
도 5를 참조하면, 본 실시예에 따른 배선 구조체는 제1배선(ML1), 제1배선(ML1) 상부에 형성되고 서로 상이한 방향을 따라 연장되는 제2배선(ML2) 내지 제4배선(ML4)을 포함할 수 있다.
제1배선(ML1)은 제1방향을 따라 연장될 수 있다. 제2배선(ML2)은 제2방향을 따라 연장될 수 있다.제2방향은 제1방향과 동일한 방향을 가리킬 수 있다. 제2방향은 제1방향과 상이한 방향을 가리킬 수도 있다. 제1배선(ML1)과 제2배선(ML2)은 콘택(CT)을 통해 전기적으로 연결될 수 있다. 콘택(CT)은 제1배선(ML1)과 제2배선(ML2)에 양끝단이 직접 접촉될 수 있다.
제3배선(ML1)은 제3방향을 따라 연장될 수 있다. 제4배선(ML4)은 제4방향을 따라 연장될 수 있다. 제3방향은 제2방향과 상이한 방향을 가리킬 수 있다. 제3방향은 제2방향과 교차할 수 있다. 제4방향은 제2방향 및 제3방향과 상이한 방향을 가리킬 수 있다. 제4방향은 제3방향과 교차할 수 있다.
제3배선(ML3)은 제2배선(ML2)의 일부와 직접 접촉할 수 있다. 제2배선(ML2)의 상면은 제3배선(ML3)의 저면과 동일 레벨에 위치할 수 있다.
제3배선(ML3)의 선폭(W3)은 제2배선(ML2)의 선폭(W2)과 동일하거나, 제2배선(ML2)의 선폭(W2)보다 클 수 있다.
제4배선(ML4)은 제3배선(ML3)의 일부와 직접 접촉할 수 있다. 제3배선(ML3)의 상면은 제4배선(ML4)의 저면과 동일 레벨에 위치할 수 있다.
제4배선(ML4)의 선폭(W4)은 제3배선(ML3)의 선폭(W3)과 동일하거나, 제3배선(ML3)의 선폭(W3)보다 클 수 있다.
제2배선(ML2) 내지 제4배선(ML4)의 두께는 제1배선(ML1)의 두께보다 작을 수 있다.
제1배선(ML1) 내지 제4배선(ML4)은 동일 물질로 형성될 수 있다. 제1배선(ML1)과 제2배선(ML2)은 별도의 갭필 공정을 통해 각각 형성될 수 있다. 제2배선(ML2) 내지 제4배선(ML4)은 한번의 갭필 공정을 통해 동시에 형성될 수 있다.
도 6을 참조하면, 본 실시예에 따른 배선 구조체는 서로 상이한 방향을 따라 연장되는 제1배선(ML1) 내지 제3배선(ML3) 및 제3배선(ML3) 상부에 형성된 제4배선(ML4)을 포함할 수 있다.
제1배선(ML1)은 제1방향을 따라 연장될 수 있다. 제2배선(ML2)은 제2방향을 따라 연장될 수 있다. 제3배선(ML3)은 제3방향을 따라 연장될 수 있다. 제2방향은 제1방향과 상이한 방향을 가리킬 수 있다. 제2방향은 제1방향과 교차할 수 있다. 제3방향은 제1방향 및 제2방향과 상이한 방향을 가리킬 수 있다. 제3방향은 제2방향과 교차할 수 있다.
제2배선(ML2)은 제1배선(ML1)의 일부와 직접 접촉할 수 있다. 제1배선(ML1)의 상면은 제2배선(ML2)의 저면과 동일 레벨에 위치할 수 있다.
제2배선(ML2)의 선폭(W2)은 제1배선(ML1)의 선폭(W1)과 동일하거나, 제1배선(ML1)의 선폭(W1)보다 클 수 있다.
제3배선(ML3)은 제2배선(ML2)의 일부와 직접 접촉할 수 있다. 제2배선(ML2)의 상면은 제3배선(ML3)의 저면과 동일 레벨에 위치할 수 있다.
제3배선(ML2)의 선폭(W3)은 제2배선(ML2)의 선폭(W2)과 동일하거나, 제2배선(ML2)의 선폭(W2)보다 클 수 있다.
제4배선(ML4)은 제4방향을 따라 연장될 수 있다. 제4방향은 제3방향과 동일한 방향을 가리킬 수 있다. 제4방향은 제3방향과 동일한 방향을 가리킬 수도 있다. 제4배선(ML4)과 제3배선(ML3)은 콘택(CT)을 통해 전기적으로 연결될 수 있다. 콘택(CT)은 제3배선(ML3)과 제4배선(ML4)에 양끝단이 직접 접촉될 수 있다.
제1배선(ML1) 내지 제3배선(ML3)의 두께는 제4배선(ML4)의 두께보다 작을 수 있다.
제1배선(ML1) 내지 제4배선(ML4)은 동일 물질로 형성될 수 있다. 제1배선(ML1) 내지 제3배선(ML3)은 한번의 갭필 공정을 통해 동시에 형성될 수 있다. 제3배선(ML3)과 제4배선(ML4)은 별도의 갭필 공정을 통해 각각 형성될 수 있다.
도 7을 참조하면, 본 실시예에 따른 반도체 장치는 제1배선(ML1), 제1배선(ML1) 상부에 형성되고 서로 상이한 방향을 따라 연장되는 제2배선(ML2) 및 제3배선(ML3), 제3배선(ML3) 상부에 형성되는 제4배선(ML4)을 포함할 수 있다.
제1배선(ML1)은 제1방향을 따라 연장될 수 있다. 제2배선(ML2)은 제2방향을 따라 연장될 수 있다. 제2방향은 제1방향과 동일한 방향을 가리킬 수 있다. 제2방향은 제1방향과 상이한 방향을 가리킬 수도 있다. 제1배선(ML1)과 제2배선(ML2)은 제1콘택(CT1)을 통해 전기적으로 연결될 수 있다. 제1콘택(CT1)은 제1배선(ML1)과 제2배선(ML2)에 양끝단이 직접 접촉될 수 있다.
제3배선(ML3)은 제3방향을 따라 연장될 수 있다. 제3방향은 제2방향과 상이한 방향을 가리킬 수 있다. 제3방향은 제2방향과 교차할 수 있다. 제3방향은 제2방향과 수직으로 교차할 수도 있다.
제3배선(ML3)은 제2배선(ML2)의 일부와 직접 접촉할 수 있다. 제2배선(ML2)의 상면은 제3배선(ML3)의 저면과 동일 레벨에 위치할 수 있다.
제3배선(ML3)의 선폭(W3)은 제2배선(ML2)의 선폭(W2)과 동일하거나, 제2배선(ML2)의 선폭(W2)보다 클 수 있다.
제4배선(ML4)은 제4방향을 따라 연장될 수 있다. 제4방향은 제3방향과 상이한 방향을 가리킬 수 있다. 제4방향은 제3방향과 동일한 방향을 가리킬 수도 있다. 제4배선(ML4)과 제3배선(ML3)은 제2콘택(CT2)을 통해 전기적으로 연결될 수 있다. 제2콘택(CT2)은 제3배선(ML3)과 제4배선(ML4)에 양끝단이 직접 접촉될 수 있다.
제2배선(ML2) 및 제3배선(ML3)의 두께는 제1배선(ML1) 및 제4배선(ML4)의 두께보다 작을 수 있다.
제1배선(ML1) 내지 제4배선(ML4)은 동일 물질로 형성될 수 있다. 제1배선(ML1)과 제2배선(ML2)은 별도의 갭필 공정을 통해 각각 형성될 수 있다. 제2배선(ML2) 내지 제3배선(ML3)은 한번의 갭필 공정을 통해 동시에 형성될 수 있다. 제3배선(ML3)과 제4배선(ML4)은 별도의 갭필 공정을 통해 각각 형성될 수 있다.
본 실시예에 따른 반도체 장치들은 2층 내지 4층의 배선 구조체를 도시하고 있으나, 본 실시예는 이에 한정되지 않는다. 본 실시예에 따른 배선 구조체는 2층 이상을 포함하는 복수의 배선이 적층된 다층의 배선 구조체를 포함할 수 있다. 본 실시예에 따른 배선 구조체는 복수의 배선 구조체 중 인접한 적어도 2층의 상하부 배선이 서로 다른 방향을 따라 연장되고 직접 접촉하는 구조를 포함할 수 있다. 또한, 한번의 갭필 공정을 통해 동시에 형성되는 배선구조체는 4층 이상이 될 수도 있다.
위와 같이, 본 실시예는 복수의 배선이 적층된 다층의 배선 구조체를 포함하되, 서로 상이한 방향을 따라 연장되고 일부가 직접 접촉하는 적어도 2층의 배선 구조체를 구성하므로써 반도체 소자의 집적도를 증가시킬 수 있다. 또한, 적어도 2층의 배선 구조체를 한번의 갭필 공정을 통해 동시에 형성하므로써 공정 마진을 확보할 수 있다.
도 8a 내지 도 17b는 본 실시예에 따른 반도체 장치 제조 방법을 나타내는 평면도 및 단면도들이다. 도 18은 본 실시예에 따른 반도체 장치의 다른 예를 나타내는 단면도이다. 도 8a 내지 도 18은 도 2에 도시된 배선 구조체를 포함하는 반도체 장치 제조 방법을 설명하기 위한 공정 도면들이다. 각 도의 a는 평면도를 나타내고, 각 도의 b는 a의 평면도를 A-A'방향으로 가로지르는 단면도를 나타낸다. 도 18은 도 17b의 다른 실시예를 나타내는 단면도이다.
도 8a 및 도 8b에 도시된 바와 같이, 하부구조물(미도시)을 포함하는 반도체 기판(10) 상부에 절연층(11)이 형성될 수 있다. 하부구조물(미도시)은 도 2의 제1배선(ML1)을 포함할 수 있다.
반도체 기판(10)은 게이트, 비트라인 및 캐패시터 등의 하부 구조물(미도시)이 형성된 반도체 기판일 수 있다. 반도체 기판(10)은 실리콘을 함유하는 물질로 이루어질 수 있다. 반도체 기판(10)은 실리콘, 단결정 실리콘, 폴리실리콘, 비정질 실리콘, 실리콘저마늄, 단결정 실리콘저마늄, 다결정 실리콘저마늄, 탄소 도핑된 실리콘, 그들의 조합 또는 그들의 다층을 포함할 수 있다. 반도체 기판(10)은 Ⅲ/Ⅴ족 반도체 기판, 예컨대, GaAs와 같은 화합물 반도체 기판을 포함할 수도 있다. 반도체 기판(10)은 SOI(Silicon On Insulator) 기판을 포함할 수도 있다.
절연층(11)은 하부구조물(미도시)과 금속배선 간의 절연 또는 상하부 금속배선 간의 절연을 위해 적용될 수 있다. 절연층(11)은 실리콘산화물, 실리콘질화물 또는 실리콘 카본 및 보론을 포함하는 저유전 물질 중 하나로 형성될 수 있다. 절연층(11)은 저유전 상수를 갖는 절연물질(low-k dielectric)을 포함할 수 있다. 절연층(11)은 TEOS(Tetra Ethyl Ortho Silicate) 산화물을 포함할 수 있다.
절연층(11) 상에 제1마스크 패턴(12)을 형성할 수 있다. 제1마스크 패턴(12)은 홀 패턴의 비아 영역을 정의할 수 있다. 제1마스크 패턴(12)은 포토레지스트(Photoresist)를 포함할 수 있다. 제1마스크 패턴(12)과 절연층(11) 사이에 반사방지층(미도시)이 형성될 수 있다.
도 9a 내지 도 10b에 도시된 바와 같이, 절연층(11)을 관통하는 비아(13)를 형성할 수 있다. 비아(13)는 금속배선과 연결된 하부구조물(미도시)의 일부를 노출시킬 수 있다. 비아(13)는 홀 패턴으로 형성될 수 있다. 비아(13)는 도 2의 콘택(CT)을 형성하기 위한 영역일 수 있다.
이어서, 제1마스크 패턴(12)을 제거할 수 있다.
도 11a 및 도 11b에 도시된 바와 같이, 절연층(11) 상에 제2마스크 패턴(14)을 형성할 수 있다. 제2마스크 패턴(14)은 비아(13)의 선폭보다 넓은 선폭의 트렌치 영역을 정의할 수 있다. 제2마스크 패턴(14)에 의해 정의된 영역의 일부는 비아(13)와 오버랩될 수 있다. 제2마스크 패턴(14)은 포토레지스트(Photoresist)를 포함할 수 있다. 제2마스크 패턴(14)과 절연층(11) 사이에 반사방지층(미도시)이 형성될 수 있다.
제2마스크 패턴(14) 형성시 비아(13)에는 제1희생층(14A)이 갭필될 수 있다. 제1희생층(14A)은 제2마스크 패턴(14)과 동일 물질일 수 있다. 제1희생층(14A)은 후속 트렌치 형성 공정시 하부구조물(미도시)의 손상을 방지하는 보호막 역할을 할 수 있다.
도 12a 내지 도 13b에 도시된 바와 같이, 절연층(11)을 일정 깊이 식각하여 제1방향을 따라 연장되고 서로 이격되는 복수의 제1트렌치(15)를 형성할 수 있다. 제1트렌치(15)의 저면은 비아(13)의 저면보다 높은 레벨에 위치할 수 있다. 제1트렌치(15)는 도 2의 제2배선(ML2)을 형성하기 위한 영역일 수 있다.
이어서, 제2마스크 패턴(14)을 제거할 수 있다. 이때, 비아(13)에 갭필된 제1희생층(14A)이 함께 제거될 수 있다.
도 14a 및 도 14b에 도시된 바와 같이, 절연층(11) 상에 제3마스크 패턴(16)을 형성할 수 있다. 제3마스크 패턴(16)은 제1트렌치(15)의 선폭보다 넓은 선폭의 제2트렌치 영역을 정의할 수 있다. 다른 실시예에서, 제3마스크 패턴(16)에 의해 정의되는 제2트렌치 영역은 제1트렌치(15)와 동일 선폭일 수도 있다.
제3마스크 패턴(16)에 의해 정의된 영역의 일부는 제1트렌치(15)의 일부와 오버랩될 수 있다. 제3마스크 패턴(16)은 포토레지스트(Photoresist)를 포함할 수 있다. 제3마스크 패턴(16)과 절연층(11) 사이에 반사방지층(미도시)이 형성될 수 있다.
제3마스크 패턴(16) 형성시 비아(13) 및 일부 제1트렌치(15)에는 제2희생층(16A)이 갭필될 수 있다. 제2희생층(16A)은 제3마스크 패턴(16)과 동일 물질일 수 있다. 제2희생층(16A)은 후속 트렌치 형성 공정시 하부구조물(미도시)의 손상 방지 역할 및 제2트렌치가 형성되는 않는 일부 제1트렌치(15)를 보호하는 역할을 할 수 있다.
도 15a 내지 도 16b에 도시된 바와 같이, 절연층(11)을 일정 깊이 식각하여 제2방향을 따라 연장되는 제2트렌치(17)를 형성할 수 있다. 제2트렌치(17)의 저면은 제1트렌치(15)의 저면보다 높은 레벨에 위치할 수 있다. 제2트렌치(17)는 도 2의 제3배선(ML3)을 형성하기 위한 영역일 수 있다.
이어서, 제3마스크 패턴(16)을 제거할 수 있다. 이때, 비아(13) 및 제1트렌치(15)에 갭필된 제2희생층(16A)이 함께 제거될 수 있다.
도 17a 및 도 17b에 도시된 바와 같이, 비아(13), 제1트렌치(15) 및 제2트렌치(17)에 도전물질을 갭필하여 배선(18)을 형성할 수 있다. 배선(18)은 도 2의 제3배선(ML3)을 가리킬 수 있다. 비아(13), 제1트렌치(15) 및 제2트렌치(17)에 매립된 도전물질은 각각 도 2의 콘택(CT), 제2배선(ML2) 및 제3배선(ML4)에 대응될 수 있다.
배선(18)은 비아(13), 제1트렌치(15) 및 제2트렌치(17)를 포함하는 절연층(11)의 전면에 배리어층(미도시)을 형성하고, 배리어층(미도시) 상에 비아(13), 제1트렌치(15) 및 제2트렌치(17)를 매립하는 도전물질을 형성한 후, 절연층(11)의 상부면이 노출되도록, 도전물질 및 배리어층(미도시)을 식각하는 일련의 공정을 통해 형성될 수 있다. 이때, 도전물질 및 배리어층(미도시)을 식각하는 공정은 CMP(Chemical Mechanical Polishing) 또는 에치백(Etch back) 등으로 진행할 수 있다.
배리어층(미도시)은 배선(18)의 확산방지 역할을 할 수 있다. 배리어층(미도시)은 Ta, TaN, TiN, WN 및 W-Si-N으로 구성되는 그룹 중에서 선택된 적어도 어느 하나의 물질로 형성될 수 있다. 배선(18)은 텅스텐, 구리 또는 알루미늄을 포함할 수 있다.
본 실시예는, 제2 및 제3배선을 형성하기 위한 제조 방법을 도시하고 있으나, 도 14a 내지 도 16b의 공정을 반복하여 한번의 갭필 공정을 통해 동시에 형성되는 제4배선 또는 그 이상의 배선을 형성할 수도 있다.
본 실시예는, 단일층의 절연층(11)에 깊이가 상이한 제1 및 제2트렌치(15, 17)를 형성하고 있으나, 도 18에 도시된 바와 같이, 절연층(11)은 식각정지층(11b)이 개재된 다층의 절연층들(11a, 11c)로 형성될 수 있으며, 절연층들(11a, 11c) 사이에 개재된 식각정지층(11b)은 각 트렌치의 식각정지층으로 적용될 수 있다.
특히, 본 실시예는 다마신 공정(Damascene process)을 응용하여 서로 상이한 방향을 따라 연장되고, 깊이가 상이한 다수의 트렌치를 형성한 후, 한번의 갭필 공정을 통해 배선을 형성하므로써 반도체 공정을 단순화할 수 있다.
이상으로 해결하고자 하는 과제를 위한 다양한 실시예들이 기재되었으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자진 자라면 본 발명의 기술사상의 범위 내에서 다양한 변경 및 수정이 이루어질 수 있음은 명백하다.
ML1 : 제1배선
CT : 콘택
ML2 : 제2배선
ML3 : 제3배선

Claims (24)

  1. 복수의 배선들이 적층된 배선 구조체를 포함하되,
    상기 배선 구조체 중 적어도 2층은 서로 다른 방향을 따라 연장되고, 하부배선의 상면 일부와 상부배선의 저면 일부가 직접 접촉하는
    배선 구조체.
  2. 제1항에 있어서,
    상기 상부배선의 선폭은 상기 하부배선의 선폭과 동일하거나, 상기 하부배선의 선폭보다 큰 배선 구조체.
  3. 하부구조물을 포함하는 기판 상부에 제1방향을 따라 연장되는 제1배선;
    상기 제1배선과 하부구조물을 연결하는 제1콘택; 및
    상기 제1배선 상에 상기 제1배선의 일부와 직접 접촉하고 상기 제1방향과 상이한 제2방향을 따라 연장되는 제2배선
    을 포함하는 반도체 장치.
  4. 제3항에 있어서,
    상기 제1배선의 상면과 상기 제2배선의 저면은 동일 레벨에 위치하는 반도체 장치.
  5. 제3항에 있어서,
    상기 제2배선의 선폭은 상기 제1배선의 선폭과 동일하거나, 상기 제1배선의 선폭보다 큰 반도체 장치.
  6. 제3항에 있어서,
    상기 제2배선 상부에 상기 제2배선의 일부와 직접 접촉하고 상기 제2방향과 상이한 제3방향을 따라 연장되는 제3배선을 더 포함하는 반도체 장치.
  7. 제6항에 있어서,
    상기 제2배선의 상면과 상기 제3배선의 저면은 동일 레벨에 위치하는 반도체 장치.
  8. 제6항에 있어서,
    상기 제3배선의 선폭은 상기 제2배선의 선폭과 동일하거나, 상기 제2배선의 선폭보다 큰 반도체 장치.
  9. 제3항에 있어서,
    상기 제2배선 상부에 제3방향을 따라 연장되는 제3배선; 및
    상기 제2배선과 제3배선에 양끝단이 직접 접촉하는 제2콘택을 더 포함하는 반도체 장치.
  10. 제9항에 있어서,
    상기 제2배선의 상면은 상기 제3배선의 저면보다 낮은 레벨에 위치하는 반도체 장치.
  11. 하부 구조물을 포함하는 기판 상부에 제1방향을 따라 연장되는 제1배선;
    상기 제1배선과 하부구조물을 연결하는 제1콘택;
    상기 제1배선 상부에 제2방향을 따라 연장되는 제2배선;
    상기 제1배선과 제2배선을 연결하는 제2콘택; 및
    상기 제2배선 상부에 상기 제2배선의 일부와 직접 접촉하고 상기 제2방향과 상이한 제3방향을 따라 연장되는 제3배선
    을 포함하는 반도체 장치.
  12. 제11항에 있어서,
    상기 제2배선의 상면과 상기 제3배선의 저면은 동일 레벨에 위치하는 반도체 장치.
  13. 제11항에 있어서,
    상기 제3배선의 선폭은 상기 제2배선의 선폭과 동일하거나, 상기 제2배선의 선폭보다 큰 반도체 장치.
  14. 제11항에 있어서,
    상기 제2 및 제3배선의 두께는 상기 제1배선의 두께보다 작은 반도체 장치.
  15. 제11항에 있어서,
    상기 제3배선 상부에 상기 제3배선의 일부와 직접 접촉하고 상기 제3방향과 상이한 제4방향을 따라 연장되는 제4배선을 더 포함하는 반도체 장치.
  16. 제15항에 있어서,
    상기 제3배선의 상면과 상기 제4배선의 저면은 동일 레벨에 위치하는 반도체 장치.
  17. 제15항에 있어서,
    상기 제4배선의 선폭은 상기 제3배선의 선폭과 동일하거나, 상기 제3배선의 선폭보다 큰 반도체 장치.
  18. 제15항에 있어서,
    상기 제4배선의 두께는 상기 제1배선의 두께보다 작은 반도체 장치.
  19. 제11항에 있어서,
    상기 제3배선 상부에 제4방향을 따라 연장되는 제4배선; 및
    상기 제3배선과 제4배선에 양끝단이 직접 접촉하는 제3콘택을 더 포함하는 반도체 장치.
  20. 하부구조물을 포함하는 기판 상부에 절연층을 형성하는 단계;
    상기 절연층을 식각하여 제1방향을 따라 연장되고 상기 콘택홀과 오버랩되는 제1트렌치를 형성하는 단계;
    상기 절연층을 식각하여 상기 제1방향과 교차하는 제2방향을 따라 연장되고 상기 제1트렌치의 저면보다 높은 레벨에 위치하는 저면을 갖는 제2트렌치를 형성하는 단계; 및
    상기 콘택홀, 제1트렌치 및 제2트렌치를 갭필하는 도전물질을 형성하는 단계
    를 포함하는 반도체 장치 제조 방법.
  21. 제20항에 있어서,
    상기 제1트렌치를 형성하는 단계 전에,
    상기 제1트렌치의 일부와 오버랩되고 상기 절연층을 관통하여 상기 하부구조물의 일부를 노출시키는 홀 패턴의 비아를 형성하는 단계; 및
    상기 비아에 희생층을 갭필하는 단계
    를 더 포함하는 반도체 장치 제조 방법.
  22. 제20항에 있어서,
    상기 제2트렌치의 선폭은 상기 제1트렌치의 선폭과 동일하거나, 상기 제1트렌치의 선폭보다 큰 반도체 장치 제조 방법.
  23. 제20항에 있어서,
    상기 절연층은 식각정지층이 개재된 다층의 절연층으로 구성되고,
    상기 제2트렌치를 형성하는 단계는,
    상기 식각정지층이 노출되는 타겟으로 상기 절연층을 식각하는 반도체 장치 제조 방법.
  24. 제20항에 있어서,
    상기 도전물질은 텅스텐, 구리 또는 알루미늄을 포함하는 반도체 장치 제조 방법.
KR1020210106594A 2021-08-12 2021-08-12 배선 구조체, 배선 구조체를 포함하는 반도체 장치 및 제조방법 KR20230024613A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210106594A KR20230024613A (ko) 2021-08-12 2021-08-12 배선 구조체, 배선 구조체를 포함하는 반도체 장치 및 제조방법
US17/671,917 US20230046051A1 (en) 2021-08-12 2022-02-15 Interconnection structure, semiconductor device with interconnection structure and method for fabricating the same
TW111122481A TW202308089A (zh) 2021-08-12 2022-06-16 互連結構、具有互連結構的半導體裝置及其製造方法
CN202210692897.3A CN115910993A (zh) 2021-08-12 2022-06-17 互连结构、具有互连结构的半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210106594A KR20230024613A (ko) 2021-08-12 2021-08-12 배선 구조체, 배선 구조체를 포함하는 반도체 장치 및 제조방법

Publications (1)

Publication Number Publication Date
KR20230024613A true KR20230024613A (ko) 2023-02-21

Family

ID=85177083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210106594A KR20230024613A (ko) 2021-08-12 2021-08-12 배선 구조체, 배선 구조체를 포함하는 반도체 장치 및 제조방법

Country Status (4)

Country Link
US (1) US20230046051A1 (ko)
KR (1) KR20230024613A (ko)
CN (1) CN115910993A (ko)
TW (1) TW202308089A (ko)

Also Published As

Publication number Publication date
US20230046051A1 (en) 2023-02-16
CN115910993A (zh) 2023-04-04
TW202308089A (zh) 2023-02-16

Similar Documents

Publication Publication Date Title
JP5106933B2 (ja) 半導体装置
US20170186704A1 (en) Method for manufacturing a semiconductor device having moisture-resistant rings being formed in a peripheral region
US7833902B2 (en) Semiconductor device and method of fabricating the same
KR101609252B1 (ko) 매몰 워드 라인을 구비한 반도체 소자
US7250681B2 (en) Semiconductor device and a method of manufacturing the semiconductor device
KR100583965B1 (ko) 비트라인들 간의 기생 커패시턴스를 줄일 수 있는반도체소자의 제조방법 및 그에 의해 제조된 반도체소자
CN112071850B (zh) 三维存储器结构及其制备方法
JP4050876B2 (ja) 半導体集積回路装置とその製造方法
CN112838070A (zh) 内连线结构、内连线布局结构及其制作方法
KR20200069826A (ko) 반도체장치 제조 방법
US10892185B2 (en) Semiconductor device including a blocking pattern in an interconnection line
US20040021225A1 (en) Integrated circuits including insulating spacers that extend beneath a conductive line, and methods of fabricating same
CN113270498A (zh) 包括防护环的半导体装置
KR20110137227A (ko) 반도체 소자의 제조 방법
KR20210129847A (ko) 콘택 플러그들을 갖는 반도체 소자들
KR20140052731A (ko) 반도체 장치 및 이의 형성 방법
JP2004146812A (ja) 半導体記憶装置
US20080067692A1 (en) Semiconductor devices having contact pad protection for reduced electrical failures and methods of fabricating the same
KR20230024613A (ko) 배선 구조체, 배선 구조체를 포함하는 반도체 장치 및 제조방법
US20110169142A1 (en) Semiconductor device and method for manufacturing the same
KR101887200B1 (ko) 반도체 소자
CN113889455A (zh) 半导体存储器件
KR20020034752A (ko) 반도체 소자의 금속 배선 및 그 제조방법
TWI834203B (zh) 包括含碳接觸柵的半導體裝置
US20040018754A1 (en) Conductive contact structure and process

Legal Events

Date Code Title Description
A201 Request for examination