CN1231950C - 形成接触孔的方法 - Google Patents
形成接触孔的方法 Download PDFInfo
- Publication number
- CN1231950C CN1231950C CN 02143275 CN02143275A CN1231950C CN 1231950 C CN1231950 C CN 1231950C CN 02143275 CN02143275 CN 02143275 CN 02143275 A CN02143275 A CN 02143275A CN 1231950 C CN1231950 C CN 1231950C
- Authority
- CN
- China
- Prior art keywords
- layer
- patterning
- polysilicon
- forms
- diffusion impervious
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明提供一种形成接触孔的方法包括下列步骤：首先，提供一衬底，该衬底上形成有一多晶硅栅极结构，并且在该多晶硅栅极结构的两侧的衬底中形成有源极/漏极区域。形成一扩散阻挡层于该衬底、该多晶硅栅极层及该源极/漏极区域上。至少一内层介电层形成于该扩散阻挡层上。形成一图案化的多晶硅层于该内层介电层上，该图案化的多晶硅层具有一对应于该源极/漏极区域中之一的开口。利用该图案化的多晶硅层来作为一硬掩模，以蚀刻该内层介电层，直到曝露出该扩散阻挡层为止。将该图案化的多晶硅层氧化成为一氧化硅层。去除在该源极/漏极区域中之一上的所曝露的该扩散阻挡层。
Description
技术领域
本发明涉及一种在半导体工艺中形成接触孔的方法，特别是涉及一种用以防止在一多晶硅硬掩模的顶部上形成硅化钛(TiSi2)及防止一MOS晶体管的源/漏极区域氧化的形成接触孔的方法。
背景技术
我们知道，由于在一半导体衬底中的个别装置及用以连接该装置的内连图案化导电层尺寸的缩小，而使得不断地增加该半导体衬底上的集成电路密度成为一种趋势。为了进一步大大地增加封装密度，半导体需要具有额外的要求，例如光刻成像技术的改良分辨率及改良的等离子体蚀刻技术。
由于集成电路的密度越来越高，所以形成于一内层介电层中的接触孔的尺寸会变得更小。当接触孔影像的尺寸小于0.25μm时，则必须使用更短波长的紫外线来曝露″潜像(Latent Images)″于一光致抗蚀剂层中，该光致抗蚀剂层随后用以作为该等接触孔的蚀刻掩模。结果，下一代工艺技术将需要更薄的光致抗蚀剂层来完成所需的高分辨率。不幸地，该内层介电层必须保留合理的厚度，以便最小化该内层介电层的电容量及一RC电路弛豫。结果，该等接触孔需要相当大的长径比(深度/宽度)。因而，当蚀刻接触孔时，蚀刻深的接触孔而不会侵蚀到相对薄的光致抗蚀剂将会变得更困难。
为了解决上述问题，美国专利第6,025,273号引进一形成于一薄光致抗蚀剂下方的多晶硅硬掩模层。然而，在美国专利第6,025,273号中，作为一硬掩模的图案化多晶硅层氧化成为一氧化硅层16之后，对应于接触孔15的不被期望的氧化层19会形成于一第一多晶硅层12中(如图1所示)，其中元件符号10代表一衬底以及元件符号14代表一内层介电层。结果，该氧化层19下方的第一多晶硅层12会变薄，进而在装置正常操作期间容易造成经由该第一多晶硅层12及该衬底10的漏电流。
发明内容
因此，本发明目的之一在于提供一种用以防止在一多晶硅硬掩模的顶部上形成硅化钛(TiSi2)及防止一MOS晶体管的源极/漏极区域被氧化的形成接触孔的方法。
为了完成上述目的，本发明的方法包括下列步骤。提供一衬底，该衬底上形成有一多晶硅栅极结构，并且在该多晶硅栅极结构的两侧的衬底中形成有源/漏极区域。形成一扩散阻挡层于该衬底、该多晶硅栅极层及该源极/漏极区域上。至少一内层介电层形成于该扩散阻挡层上。形成一图案化的多晶硅层于该内层介电层上，该图案化的多晶硅层具有一对应于该源极/漏极区域中之一的开口。使用该图案化的多晶硅层作为一硬掩模，以蚀刻该内层介电层，直到曝露出该扩散阻挡层为止，藉以在该源极/漏极区域中之一的上方的内层介电层中形成一接触孔。将该图案化的多晶硅层氧化成为一氧化硅层。去除在该源极/漏极区域中之一上的所曝露的该扩散阻挡层。
本发明还提供一种形成接触孔的方法，其包括下列步骤：提供一具有部分已完成的装置结构的衬底，该部分已完成的装置结构包括一图案化的导电层于该装置结构上；形成一扩散阻挡层于该图案化的导电层上；形成至少一内层介电层于该扩散阻挡层上；形成一图案化的多晶硅层于该内层介电层上，该图案化的多晶硅层具有一开口；使用该图案化的多晶硅层作为一硬掩模，以蚀刻该内层介电层，直到曝露该扩散阻挡层为止，藉以形成一接触孔于该导电层上方的该内层介电层中；将该图案化的多晶硅层氧化成为一氧化硅层；以及去除在该导电层上的所曝露的该扩散阻挡层。
本发明的上述方法可使不易抛光的TiSi2不会形成于该多晶硅硬掩模的顶部，如此将有利于后续化学机械抛光的实施。再者，可有效地防止该源极/漏极区域在该图案化多晶硅层的氧化期间被氧化。因为该源/漏极区域不会因氧化而变薄，所以在该MOS晶体管操作期间并不会产生经由该源极/漏极区域及该衬底的漏电流。
附图说明
藉由以下详细说明及附图将可更了解本发明，然而下面的详细说明及所附图式只是用以作为描述用，并非用以限定本发明，其中：
图1显示出依据现有技术的小接触孔的结构的示意剖面图；以及
图2A-2H显示出依据本发明的优选实施例的用以防止一MOS晶体管的源极/漏极区域在接触孔形成期间受氧化的方法的示意剖面图。
附图中的附图标记说明如下：
10 衬底 12 第一多晶硅层
14 内层介电层 15 接触孔
16 氧化硅层 19 氧化层
20 衬底 22 多晶硅栅极结构
23 间隔层 24 氧化层
26 多晶硅层 28 WSi层
29 氮化硅层 30、32 源/漏极区域
34 扩散阻挡层 36 内层介电层
38 第二内层介电层 40 图案化的多晶硅层
40’氧化硅层 41 开口
42 接触孔 44 Ti/TiN层
46 插塞
具体实施方式
图2A-2H显示出依据本发明的优选实施例的用以防止一MOS晶体管的源极/漏极区域在接触孔形成期间受氧化的方法的示意剖面图。参考图2A，提供一衬底(例如一P型硅衬底)20，其具有一形成于该衬底上的多晶硅栅极结构22及形成于该多晶硅栅极结构22的两侧的衬底20中的源极/漏极区域(例如：N+型扩散区域)30、32。该多晶硅栅极结构22包括藉由传统半导体工艺(例如热氧化法、化学气相沉积、光刻成像及干蚀刻工艺)所形成的间隔层23、一氧化层24、一多晶硅层26、一WSi层28及一氮化硅层29。
接下来，如图2B所示，藉由化学气相沉积法形成一扩散阻挡层(例如一SiN或SiON层)34于该衬底20、该多晶硅结构22及该源极/漏极区域30、32上，该扩散阻挡层具有一10-18nm范围间的厚度。
之后，参考图2C，藉由化学气相沉积法形成一具有400-600nm厚度的内层介电层36(例如一BPSG层)于该扩散阻挡层34上，然后，藉由化学机械式抛光工艺平坦化该扩散阻挡层34，藉以形成一具有280-350nm厚度的第一内层介电层36。
在形成该第一内层介电层36步骤之后，藉由化学气相沉积法形成一具有220-300nm厚度的第二内层介电层(例如TEOS)38于该第一内层介电层36上(如图2D所示)。
参考图2E所示，藉由化学气相沉积、光刻成像及干蚀刻工艺形成一图案化的多晶硅层40于该第二内层介电层38上，该图案化的多晶硅层40具有一30-100nm的厚度及一对应于该源极/漏极区域中之一的开口41。
然后参考图2F，使用该图案化的多晶硅层40作为一硬掩模，干蚀刻该第一及第二内层介电层36、38，直到曝露出该扩散阻挡层34为止，藉以在该源极/漏极区域30、32中之一上方的该第一及第二内层介电层中形成一接触孔42。随后，实施热氧化工艺以便将该图案化的多晶硅层40氧化成为一氧化硅层40’。
在形成该接触孔42之后，藉由毯覆式干蚀刻法(Blanket Dry Etching)去除在该源极/漏极区域30、32中之一上及该接触孔42中的所曝露的该扩散阻挡层34(如图2G所示)。
参考图2H，藉由金属溅射或化学气相沉积工艺形成一具有20-60nm厚度的Ti/TiN层44于该氧化硅层40’及该接触孔42的内壁。接下来，藉由化学气相沉积法形成一插塞(例如一钨插塞)46于该Ti/TiN层44上，并且完全地填充该接触孔42。藉由化学机械式抛光工艺平坦化该插塞46、该Ti/TiN层44及该氧化硅层40’。
在本发明的另一实施例中，一种用以防止一图案化的电性导电层在接触孔形成期间受氧化的方法除了提供一具有一部分已完成的装置结构的衬底，其包括一图案化电性导电层外，其包括几乎与第一实施例完全相同的步骤。该图案化的电性导电层对应于该先前实施例的源极/漏极区域。
本发明的优点在于：不易抛光的TiSi2不会形成于该氧化硅层40’的顶部，此将有利于随后化学机械式抛光的实施。本发明另外的优点在于：在图案化的多晶硅层40的氧化期间，在该接触孔42中所曝露的该扩散阻挡层34可防止该源极/漏极区域30、32的氧化。因为该源极/漏极区域不会因氧化而变薄，所以在该MOS晶体管操作时不会产生经由该源极/漏极区域30、32及该衬底20的漏电流。
虽然本发明巳以一优选实施例公开如上，但是其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围的情况下，可做各种更改与润饰，而本发明的保护范围当以权利要求所界定的为准。
Claims (20)
1.一种形成接触孔的方法，其包括下列步骤：
提供一衬底，其具有一多晶硅栅极结构，形成于该衬底上，以及源极/漏极区域，形成于该多晶硅栅极结构的两侧的衬底中；
形成一扩散阻挡层于该衬底、该多晶硅结构、该源/漏极区域上；
形成至少一内层介电层于该扩散阻挡层上；
形成一图案化的多晶硅层于该内层介电层上，该图案化的多晶硅层具有一对应于该源极/漏极区域中之一的开口；
使用该图案化的多晶硅层作为一硬掩模，以蚀刻该内层介电层，直到该扩散阻挡层曝露为止，藉以形成一接触孔于该源/漏极区域中之一的上方的该内层介电层中；
将该图案化的多晶硅层氧化成为一氧化硅层；以及
去除在该源/漏极区域中之一上的所曝露的该扩散阻挡层。
2.如权利要求1所述的方法，更包括下列步骤：
沿着该接触孔的内壁形成一Ti/TiN层；以及
形成一钨插塞于该Ti/TiN层上，藉以填充该接触孔。
3.如权利要求2所述的方法，其中形成该Ti/TiN层及形成该钨插塞的步骤藉由金属溅射法及化学气相沉积工艺所完成。
4.如权利要求1所述的方法，其中形成该扩散阻挡层的步骤是藉由化学气相沉积工艺所完成的。
5.如权利要求1所述的方法，其中所形成的内层介电层为两层。
6.如权利要求5所述的方法，其中形成所述内层介电层的步骤包括藉由化学气相沉积及化学机械式抛光工艺依序形成一BPSG层及一TEOS层于该扩散阻挡层上。
7.如权利要求1所述的方法，其中形成该图案化的多晶硅层的步骤藉由化学气相沉积、光刻成像及干蚀刻工艺所完成。
8.如权利要求1所述的方法，其中蚀刻该内层介电层的步骤藉由干蚀刻工艺所完成。
9.如权利要求1所述的方法，其中氧化该图案化的多晶硅层的步骤藉由热氧化工艺所完成。
10.如权利要求1所述的方法，其中去除在该源极/漏极区域中之一上的所曝露的该扩散阻挡层藉由干蚀刻工艺所完成。
11.一种形成接触孔的方法，其包括下列步骤：
提供一具有部分已完成的装置结构的衬底，该部分已完成的装置结构包括一图案化的导电层于该装置结构上；
形成一扩散阻挡层于该图案化的导电层上；
形成至少一内层介电层于该扩散阻挡层上；
形成一图案化的多晶硅层于该内层介电层上，该图案化的多晶硅层具有一开口；
使用该图案化的多晶硅层作为一硬掩模，以蚀刻该内层介电层，直到曝露该扩散阻挡层为止，藉以形成一接触孔于该导电层上方的该内层介电层中；
将该图案化的多晶硅层氧化成为一氧化硅层；以及
去除在该导电层上的所曝露的该扩散阻挡层。
12.如权利要求11所述的方法，更包括下列步骤：
沿着该接触孔的内壁形成一Ti/TiN层；以及
形成一钨插塞于该Ti/TiN层上，藉以填充该接触孔。
13.如权利要求12所述的方法，其中形成该Ti/TiN层及形成该钨插塞的步骤藉由金属溅射法及化学气相沉积工艺所完成。
14.如权利要求11所述的方法，其中形成该扩散阻挡层的步骤是藉由化学气相沉积工艺所完成的。
15.如权利要求11所述的方法，其中所形成的内层介电层为两层。
16.如权利要求15所述的方法，其中形成所述内层介电层的步骤包括藉由化学气相沉积及化学机械式抛光工艺依序形成一BPSG层及一TEOS层于该扩散阻挡层上。
17.如权利要求11所述的方法，其中形成该图案化的多晶硅层的步骤藉由化学气相沉积、光刻成像及干蚀刻工艺所完成。
18.如权利要求11所述的方法，其中蚀刻该内层介电层的步骤藉由干蚀刻工艺所完成。
19.如权利要求11所述的方法，其中氧化该图案化的多晶硅层的步骤藉由热氧化工艺所完成。
20.如权利要求11所述的方法，其中去除在该导电层上的所曝露的该扩散阻挡层的步骤藉由干蚀刻工艺所完成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02143275 CN1231950C (zh) | 2002-09-25 | 2002-09-25 | 形成接触孔的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02143275 CN1231950C (zh) | 2002-09-25 | 2002-09-25 | 形成接触孔的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1485887A CN1485887A (zh) | 2004-03-31 |
| CN1231950C true CN1231950C (zh) | 2005-12-14 |
Family
ID=34148223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02143275 Expired - Fee Related CN1231950C (zh) | 2002-09-25 | 2002-09-25 | 形成接触孔的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1231950C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100815186B1 (ko) | 2006-09-11 | 2008-03-19 | 주식회사 하이닉스반도체 | 돌출형상의 텅스텐플러그를 구비한 반도체소자의 제조 방법 |
| CN102214608A (zh) * | 2010-04-09 | 2011-10-12 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| CN103050390A (zh) * | 2012-11-28 | 2013-04-17 | 上海华力微电子有限公司 | 一种调节接触电阻阻值的工艺 |
-
2002
- 2002-09-25 CN CN 02143275 patent/CN1231950C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1485887A (zh) | 2004-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100374916B1 (ko) | 집적회로제조방법및집적회로형성방법 | |
| US6228747B1 (en) | Organic sidewall spacers used with resist | |
| US6867084B1 (en) | Gate structure and method of forming the gate dielectric with mini-spacer | |
| US6015741A (en) | Method for forming self-aligned contact window | |
| US8592322B2 (en) | Method of fabricating openings | |
| US5895269A (en) | Methods for preventing deleterious punch-through during local interconnect formation | |
| KR100382727B1 (ko) | 셀프 얼라인 콘택 식각 공정을 채용할 경우 보이드 없이패드를 형성할 수 있는 반도체 소자의 제조방법 | |
| CN1231950C (zh) | 形成接触孔的方法 | |
| JP3000935B2 (ja) | 半導体装置の製造方法 | |
| KR100422356B1 (ko) | 반도체소자의 콘택 형성방법 | |
| JP2007081347A (ja) | 半導体装置の製造方法 | |
| JP2000150630A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100373344B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100321733B1 (ko) | 금속 비트라인 산화방지용 질화막을 적용한 반도체 소자제조방법 | |
| KR20030075745A (ko) | 반도체 소자의 금속게이트 형성방법 | |
| US6277734B1 (en) | Semiconductor device fabrication method | |
| KR100314810B1 (ko) | 대머신 게이트를 적용한 반도체 소자 제조방법 | |
| KR0183783B1 (ko) | 폴리사이드 구조의 게이트전극 형성방법 | |
| KR0168358B1 (ko) | 반도체 장치의 미세 접촉창 형성 방법 | |
| KR100518527B1 (ko) | 저저항의 게이트 전극을 갖는 반도체 소자의 제조방법 | |
| KR100223942B1 (ko) | 반도체 소자의 적층 게이트 형성방법 | |
| KR100519644B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| KR20040087045A (ko) | 반도체소자의 제조방법 | |
| TWI237870B (en) | Method of fabricating a self-aligned contact opening and method of fabricating interconnects | |
| KR0130379B1 (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20051214 Termination date: 20110925 |