CN111564407B - 一种互连结构的形成方法及互连结构 - Google Patents

一种互连结构的形成方法及互连结构 Download PDF

Info

Publication number
CN111564407B
CN111564407B CN201910115098.8A CN201910115098A CN111564407B CN 111564407 B CN111564407 B CN 111564407B CN 201910115098 A CN201910115098 A CN 201910115098A CN 111564407 B CN111564407 B CN 111564407B
Authority
CN
China
Prior art keywords
layer
pattern
substrate
depositing
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910115098.8A
Other languages
English (en)
Other versions
CN111564407A (zh
Inventor
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910115098.8A priority Critical patent/CN111564407B/zh
Publication of CN111564407A publication Critical patent/CN111564407A/zh
Application granted granted Critical
Publication of CN111564407B publication Critical patent/CN111564407B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种互连结构的形成方法，包括提供衬底，在衬底上形成图案；向图案的间隔中沉积反填材料；刻蚀反填材料之间的图案，并在反填材料的侧壁沉积薄膜层；去除反填材料，形成互连沟槽。相比于现有技术中直接在介质层上沉积薄膜层进行自对准，从而形成互连结构的方式，本发明采用了先填入反填材料，再沉积薄膜层，最后去除反填材料的方式，避免了利用薄膜层进行自对准形成互连结构时工艺复杂，耗时较长，且薄膜层性质不稳定、会产生电子迁移现象降低集成电路的运行速度等问题的发生。本发明还公开了一种由该方法形成的性能更好的互连结构。

Description

一种互连结构的形成方法及互连结构
技术领域
本发明涉及半导体技术领域，特别涉及一种互连结构的形成方法及互连结构。
背景技术
随着半导体技术的不断进步，集成电路也在向高集成度、更小体积的方向发展。集成电路上半导体器件的尺寸不断缩小，半导体器件的性能也越来越强。在半导体的制造工艺中，为了将各个半导体器件进行连接从而构成集成电路，通常需要制作互连结构。
现有的形成互连结构的方法为：首先，形成介质层；然后，刻蚀介质层形成开口；最后，在开口中填充金属，以形成插塞或互连线。然而，在形成介质层的时候通常采用直接去除的方法。因此，在测量精度不够，或去除时工艺不够精密的情况下，容易使得同一集成电路中，介质层的开口宽度不同。在宽度不同介质层的开口中直接填充金属，会出现互连线的横截面积大小不一的情况。这样会导致同一集成电路中互连线的电阻率不同的情况出现，电子迁移现象更加明显。同时，电阻率较大的地方还会出现信号延迟的现象，降低了集成电路的运行速度，从而使半导体器件和集成电路的质量降低。
另外，半导体器件的尺寸是不断缩小的，但如果介质层开口较小时，会使半导体器件源极与栅极、漏极与栅极之间的距离减小，进而出现短沟道效应。
为了克服上述问题，以在介质层形成宽度相同的开口，集成电路在制作互连结构时采用了自对准工艺。即通过沉积薄膜层，利用刻蚀后形成的薄膜层图形的周期来控制介质层开口的大小。虽然，沉积薄膜层能够使介质层开口的大小更加均匀，开口增大，也就增大半导体器件源极与栅极、漏极与栅极之间的距离，可以解决短沟道效应的问题。但是，采用薄膜层进行自对准时，也遇到了一系列的问题。采用薄膜层沉积来进行自对准的方法，由于在沉积薄膜层时工艺复杂，且形成薄膜层的过程耗时较长，导致整个自对准工艺耗时也较长。此外，部分薄膜层的材料易发生扩散和散射，会进一步导致电子迁移现象的发生，降低集成电路的运行速度，影响集成电路的质量。
发明内容
本发明的目的在于解决现有技术中，互连结构的质量不高的问题。本发明提供了一种互连结构的形成方法以及用这种方法制备得到的互连结构，可提高互连结构形成的质量。更进一步，可以提高半导体器件的运行速度。
为解决上述技术问题，本发明的实施方式公开了一种互连结构的形成方法，包括：提供衬底，并在衬底上形成图案；向图案的间隔中沉积反填材料；刻蚀反填材料之间的图案，并在反填材料的侧壁沉积薄膜层；去除反填材料，形成互连沟槽。
采用上述技术方案，通过自对准工艺，可以使得同一集成电路中，互连沟槽的宽度相同，再互连沟槽中穿过的导线横截面积也相同。由此，避免了同一集成电路中互连结构电阻率大小不一的情况发生，提高集成电路的运行速度；进一步地，相比于现有技术中直接在介质层上沉积薄膜层，利用薄膜层自对准的工艺，本发明利用反填材料来实现自对准，避免了沉积和刻蚀薄膜层耗时较长，导致整个工艺耗时较长，且薄膜层不稳定，易发生扩散和散射，进一步导致电子迁移的现象发生的问题，从而能够提高互连结构形成的质量。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种互连结构的形成方法，在衬底上形成图案，包括在衬底上沉积介质层，刻蚀介质层形成图案。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种互连结构的形成方法，刻蚀反填材料之间的图案，包括在介质层上和反填材料远离衬底的一侧沉积掩膜层，并在掩膜层上涂布与图案对应的光刻胶；经由光刻胶刻蚀掩膜层和图案；或在介质层和反填材料远离衬底的一侧形成第二牺牲材料层；在第二牺牲材料层远离衬底的一端沉积掩膜层，并在掩膜层上涂布与图案对应的光刻胶；经由光刻胶刻蚀掩膜层、第二牺牲材料层和图案。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种互连结构的形成方法，在衬底上形成图案，包括在衬底上沉积介质层，在介质层远离衬底的一端沉积第一牺牲材料层，刻蚀介质层和第一牺牲材料层形成图案。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种互连结构的形成方法，刻蚀反填材料之间的图案，包括在第一牺牲材料层和反填材料远离衬底的一侧沉积掩膜层，并在掩膜层上涂布与图案对应的光刻胶；经由光刻胶刻蚀掩膜层、第一牺牲材料层和图案；
或去除第一牺牲材料层周侧的反填材料和第一牺牲材料层；在介质层和反填材料远离衬底的一侧形成第二牺牲材料层；在第二牺牲材料层远离衬底的一端沉积掩膜层，并在掩膜层上涂布与图案对应的光刻胶；经由光刻胶刻蚀掩膜层、第二牺牲材料层和图案。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种互连结构的形成方法，向图案的间隔中沉积反填材料的同时，还包括在图案远离衬底的一侧沉积反填材料。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种互连结构的形成方法，在反填材料的侧壁沉积薄膜层包括：在反填材料的侧壁直接沉积薄膜层；或在衬底靠近介质层的一侧，以及反填材料与介质层的周侧沉积薄膜层；刻蚀衬底上的薄膜层，以及刻蚀反填材料与介质层远离衬底一端的薄膜层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种互连结构的形成方法，反填材料为氧化隔离层、介质隔离层或单扩散隔离隔断层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种互连结构的形成方法，去除反填材料之前，还包括对薄膜层、图案和反填材料进行平坦化工艺。
采用上述技术方案，半导体器件的均匀性更好，提高了集成电路的质量。
本发明的实施方式还公开了一种互连结构，互连结构由上述方法制备得到。
采用由上述方法形成互连结构，在介质层上形成开口，增大了栅极到源极、栅极到漏极之间的距离，减小了短沟道效应；进一步地，利用反填材料进行自对准，可以使得同一集成电路中，互连沟槽的宽度相同，再互连沟槽中穿过的导线横截面积也相同。由此，避免了同一集成电路中互连结构电阻率大小不一的情况发生，提高集成电路的运行速度；更进一步地，本互连结构利用反填材料来实现自对准，避免了沉积和刻蚀薄膜层耗时较长，导致整个工艺耗时较长，且薄膜层不稳定，易发生扩散和散射，进一步导致电子迁移的现象发生的问题，从而能够提高互连结构形成的质量。
附图说明
图1是本发明实施例提供的互连结构的形成方法流程图；
图2a至图10a是本发明实施例提供的形成互连结构的工艺流程示意图；
图2b至图10b是本发明实施例提供的与图2a-10a所示的形成互连结构的工艺流程示意图对应的俯视图。
附图标记：
1.衬底；11.图案；12.刻蚀停止层；2.反填材料；21.互连沟槽；3.薄膜层；4.介质层；5.掩膜层；51.光刻胶；6.第二牺牲材料层；7.第一牺牲材料层。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。虽然本发明的描述将结合较佳实施例一起介绍，但这并不代表此发明的特征仅限于该实施方式。恰恰相反，结合实施方式作发明介绍的目的是为了覆盖基于本发明的权利要求而有可能延伸出的其它选择或改造。为了提供对本发明的深度了解，以下描述中将包含许多具体的细节。本发明也可以不使用这些细节实施。此外，为了避免混乱或模糊本发明的重点，有些具体细节将在描述中被省略。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
应注意的是，在本说明书中，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本实施例的描述中，需要说明的是，术语“上”、“下”、“内”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本实施例的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实施例中的具体含义。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
为解决现有技术中，互连结构形成的质量不高的问题。本发明提供了一种互连结构的形成方法。具体的，如图1所示。本实施例提供的互连结构的形成方法，包括：
步骤S1：提供衬底，并在衬底上形成图案。
更具体的，如图2a和图2b所示。首先在衬底1上形成图案11。衬底1的材料可以但不限于是蓝宝石衬底、碳化硅衬底、硅衬底，本实施例不做具体限定。
进一步地，在衬底1上形成图案11包括：在衬底1上沉积介质层4，刻蚀介质层4形成图案11。也就是说，图案11是通过刻蚀衬底1上的介质层4得到的。即在衬底1上沉积介质层4，刻蚀介质层4至刻蚀停止层12远离衬底的一端，衬底1上就形成了图案11。
更进一步地，在衬底1上形成图案11还包括：在衬底1上沉积介质层4，在介质层1远离衬底1的一侧沉积第一牺牲材料层7，刻蚀介质层4和第一牺牲材料层7形成图案11。也就是说，图案11是通过刻蚀衬底1上的介质层4和第一牺牲材料层7得到的。即在衬底1上沉积介质层4，然后在介质层4远离衬底1的一侧沉积第一牺牲材料层7，刻蚀第一牺牲材料层7和介质层4至刻蚀停止层12远离衬底1的一端，衬底1上就形成了图案11。
需要说明的是，介质层4和第一牺牲材料层7的材料包括但不限于非晶硅和氮化硅，本实施例不做具体限定。
具体的，在形成图案11时，刻蚀介质层4和牺牲材料层7分为两种情况：
第一种：先刻蚀第一牺牲材料层7，再刻蚀介质层4；第二种：刻蚀第一牺牲材料层7的同时刻蚀介质层4。第三种：同时对第一牺牲材料层7和介质层4进行刻蚀。但因为沉积的位置和顺序，最终表现出的结果是第一牺牲材料层7先被刻蚀，然后是介质层4被刻蚀。
需要理解的是，刻蚀停止层12是指，在衬底1内靠近介质层4的一端形成的一层阻挡层。其目的是为了停止刻蚀工艺，以保护衬底1，并在衬底1上形成图案11。具体的，刻蚀停止层12具体包括但不限于是掺杂碳化硅薄膜(Nitride Doped Silicon Carbide，NDC)，离子体TEOS氧化膜层。
步骤S2：向图案的间隔中沉积反填材料。
更具体的，如图2a、图2b、图3a、图3b、图4a和图4b所示。在图案11的间隔中填入反填材料2。即经过上一步对介质层4或介质层4与第一牺牲材料层7的刻蚀，形成了图案11，且图案11之间有间隔存在，将反填材料2填入间隔中。
进一步地，向图案11的间隔中沉积反填材料2的同时，还包括在图案11远离衬底1的一侧沉积反填材料2。也就是说，在图案11的间隔中填入反填材料2包括以下两种情况：
第一种：仅在图案11的间隔中填入反填材料2；
第二种：在图案11的间隔中填入反填材料2，同时也在图案11远离衬底1的一侧也沉积反填材料。
需要说明的是，反填材料2包括但不限于是氧化隔离层(LTO)、介质隔离层(SOG)或单扩散隔离个断层(SOD)。
步骤S3：刻蚀反填材料之间的图案，并在反填材料的侧壁沉积薄膜层。
具体的，如图8a、图8b所示。需要说明的是，薄膜层3的材料包括但不限于二氧化钛，本实施例对此不做具体限定。
具体的，如图3a、图3b、图4a、图4b、图5a、图5b、图6a、图6b、图7a、图7b所示。根据上述内容，在衬底1上形成图案11分为两种情况。第一种：仅刻蚀介质层4形成图案11；第二种：刻蚀介质层和第二牺牲材料层6形成图案11。
当图案11为通过仅刻蚀介质层4得到的情况，刻蚀反填材料2之间的图案11又分为两种情况：
第一种：在介质层4和反填材料2远离衬底1的一侧沉积掩膜层5，在掩膜层5上涂布与图案11对应的光刻胶51。即垂直方向上从上到下依次设置有光刻胶51、掩膜层5、介质层4和衬底1。然后，经由光刻胶51刻蚀掩膜层5、介质层4和图案11。即刻蚀未被光刻胶51遮挡的反填材料2之间的图案11。
需要说明的是，刻蚀掩膜层5和图案11的顺序分为以下几种情况：第一种，分别刻蚀掩膜层5和图案11；第二种，先刻蚀掩膜层，再刻蚀图案11；第三种：刻蚀掩膜层5的同时，对未被光刻胶51遮挡的反填材料2之间的图案11进行刻蚀。但由于沉积位置和顺序的不同，最终体现的结果是，掩膜层5最先被刻蚀，然后是图案11被刻蚀。
第二种：在介质层4和反填材料2远离衬底1的一侧形成第二牺牲材料层6；在第二牺牲材料层6远离衬底1的一端沉积掩膜层5，在掩膜层5上涂布与图案11对应的光刻胶51。即垂直方向上从上到下依次设置有光刻胶51、掩膜层5、第二牺牲材料层6和介质层4和衬底1。然后，经由光刻胶51刻蚀掩膜层5、第二牺牲材料层6和图案11。即刻蚀去除第二牺牲材料层6与未被光刻胶51遮挡的反填材料2之间的图案11。
需要说明的是，刻蚀掩膜层5、第二牺牲材料层6和图案11的顺序分为以下几种情况：第一种，分别刻蚀掩膜层5、第二牺牲材料层6和图案11；第二种：先刻蚀掩膜层5，再同时刻蚀牺牲材料层7和图案11；第三种：先同时刻蚀掩膜层5和第二牺牲材料层6，再刻蚀未被光刻胶51遮挡的反填材料2之间的图案11；第四种：刻蚀掩膜层5的同时，对第二牺牲材料层6和未被光刻胶51遮挡的反填材料2之间的图案11进行刻蚀。但由于沉积位置和顺序的不同，最终体现的结果是，掩膜层5最先被刻蚀，然后是第二牺牲材料层6被刻蚀，最后是未被光刻胶51遮挡的反填材料2之间的图案11被刻蚀。
需要注意的是，与图案11对应的光刻胶51是指，与期望形成的图案11的形状相同的光刻胶51。也就是说，光刻胶51的宽度与图案11和与图案紧贴的反填材料2的宽度之和相同。由于反填材料2的宽度和图案11的宽度，本领域技术人员可以根据实际情况进行调整，因此光刻胶51的宽度本实施例对此不做具体限定。
当图案11为通过刻蚀介质层4和第一牺牲材料层7得到的情况，刻蚀反填材料2之间的图案11又分为两种情况：
第一种：先去除第一牺牲材料层7远离衬底1一侧的反填材料2，具体的，去除的方法包括但不限于刻蚀和腐蚀。然后在第一牺牲材料层7和反填材料2远离衬底的一侧沉积掩膜层5，并在掩膜层5上涂布与图案11对应的光刻胶51。即垂直方向上从上到下依次设置有光刻胶51、掩膜层5、第一牺牲材料层7和图案11。最后，经由光刻胶51刻蚀掩膜层5、第一牺牲材料层7和未被光刻胶51遮挡的反填材料2之间的图案11。
需要说明的是，刻蚀掩膜层5、第二牺牲材料层6和图案11的顺序分为以下几种情况。第一种：先刻蚀掩膜层5，再刻蚀第二牺牲材料层6，最后再刻蚀未被光刻胶51遮挡的反填材料2之间的图案11；第二种：先刻蚀掩膜层5，然后在刻蚀第二牺牲材料层6的同时刻蚀未被光刻胶51遮挡的反填材料2之间的图案11；第三种：先同时刻蚀掩膜层5和第二牺牲材料层6，然后刻蚀未被光刻胶51遮挡的反填材料2之间的图案11；第四种：同时对刻蚀掩膜层5、第二牺牲材料层6和图案11进行刻蚀。但由于沉积位置和顺序的关系，最终体现出的结果为先是掩膜层5被刻蚀，然后是第二牺牲材料层6被刻蚀，最后是未被光刻胶51遮挡的反填材料2之间的图案11被刻蚀。
第二种：先去除第一牺牲材料层7周侧的反填材料2和第一牺牲材料层6，即去除介质层4远离衬底1一侧所在水平面上方的所有反填材料2和第一牺牲材料层6。然后在介质层4和反填材料2远离衬底的一侧形成第二牺牲材料层6，并在第二牺牲材料层6远离衬底1的一端沉积掩膜层5，并在掩膜层5上涂布与图案11对应的光刻胶51。即在垂直方向上，从上到下依次为光刻胶51、掩膜层5、第二牺牲材料层6和图案11。最后经由光刻胶51刻蚀掩膜层5、第二牺牲材料层6和未被光刻胶51遮挡的反填材料2之间的图案11。
需要说明的是，刻蚀掩膜层5、第二牺牲材料层6和图案11的顺序分为以下几种情况。第一种：依次刻蚀掩膜层5、第二牺牲材料层6和图案11；第二种：先同时刻蚀掩膜层5和第二牺牲材料层6，再刻蚀图案11；第三种：先刻蚀掩膜层，再同时刻蚀第二牺牲材料层6和图案；第四种：同时刻蚀掩膜层5、第二牺牲材料层6和图案11。但由于沉积位置和顺序的关系，最终体现出的结果为先是掩膜层5被刻蚀，然后是第二牺牲材料层6被刻蚀，最后是未被光刻胶51遮挡的反填材料2之间的图案11被刻蚀。
需要注意的是，与图案11对应的光刻胶51是指，与期望形成的图案11的形状相同的光刻胶51。也就是说，光刻胶51的宽度与图案11和与图案紧贴的反填材料2的宽度之和相同。由于反填材料2的宽度和图案11的宽度，本领域技术人员可以根据实际情况进行调整，因此光刻胶51的宽度本实施例对此不做具体限定。
需要理解的是，如图8a、图8b、图9a、图9b所示。在反填材料2的侧壁沉积薄膜层3分为两种情况：第一种，在反填材料2的侧壁上直接沉积薄膜层3；第二种，在衬底1靠近所述介质层4的一侧，以及反填材料2与所述介质层4的周侧沉积所述薄膜层3。
进一步地，当在衬底1靠近所述介质层4的一侧，以及反填材料2与所述介质层4的周侧沉积所述薄膜层3时，去除反填材料2之前，还要刻蚀衬底1靠近所述介质层4的一侧的薄膜层3和反填材料2与所述介质层4远离衬底1一侧的薄膜层3。
步骤S4：去除反填材料，形成互连沟槽。
如图10a、图10b所示。去除反填材料2，与反填材料2侧壁接触的薄膜层3和介质层4在反填材料2被去除之后，可以形成互连沟槽21。具体的，去除的方法包括但不限于刻蚀和腐蚀。
进一步地，如图9a、图9b所示。去除反填材料2之前，还包括，对薄膜层3、图案和反填材料2进行平坦化工艺。平坦化工艺包括但不限于气体离化团束法、化学机械研磨法等，本领域技术人员可以任意选择。
具体的，可以在衬底1上形成图案11时，对图案11进行平坦化工艺，也可以是在沉积薄膜层之后进行平坦化工艺，还可以是在沉积反填材料2之后进行平坦化工艺，只要能够使图案11、反填材料2、薄膜层3远离衬底的一端平齐即可。
经过平坦化工艺后，半导体器件的均匀性更好，半导体器件的运行速度也更快。
经过前述步骤，本发明得到一种互连结构，该互连结构是基于上述方法中的任意一项制备而得到的，即先在衬底上形成图案；然后向图案的间隔中沉积反填材料；接着刻蚀反填材料之间的图案，并在反填材料的侧壁沉积薄膜层；最后去除反填材料，形成互连沟槽。
本发明提供的互连结构，利用自对准工艺，使在介质层5上形成的互连沟槽21宽度均匀且相等，由此，在互连沟槽21内穿过的金属线电阻率均匀，使集成电路的运行速度加快，提高了互连结构集成电路的质量。进一步地，相比于现有技术中采用直接在介质层上沉积薄膜的方式进行自对准，本实施例提供的互连结构采用先填入反填材料2，再沉积薄膜层的方式，利用反填材料2控制介质层5上开口的大小。缩短了制作互连结构的时间，也避免了电子迁移现象的发生，进一步提高了互连结构和集成电路的质量。
实施例二：
基于实施例一提供的互连结构的形成方法，本实施例提供一种具体的互连结构及其形成方案。本实施例提供的互连结构的制作流程具体包括：如图2a、2b所示，提供衬底1，在衬底1上沉积介质层4或沉积介质层4和第一牺牲材料层7。然后刻蚀介质层4或者刻蚀第一牺牲材料层7和介质层4以在衬底1上形成图案。
如图3a、图3b、图4a、图4b、图5a和图5b所示，然后在图案11之间的间隔中沉积反填材料2，或者在介质层5或第一牺牲材料层7远离衬底1的一侧和图案11之间的间隔中同时沉积反填材料2。
接下来，如图6a、图6b、图7a、图7b所示，直接刻蚀介质层4；或在介质层4上沉积第二牺牲材料层6，并刻蚀第二牺牲材料层6和介质层4；或者先刻蚀介质层5或第一牺牲材料层7远离衬底1的一侧的反填材料2，再进行上述刻蚀。还可以直接刻蚀第一牺牲材料层7和介质层4，或刻蚀第一牺牲材料层7后，在介质层4上形成第二牺牲材料层6，去除第二牺牲材料层6和第二牺牲材料层6间隔中的反填材料2，并刻蚀和介质层4；或者先刻蚀介质层5或第一牺牲材料层7远离衬底1的一侧的反填材料2，再进行上述刻蚀。
然后，如图8a、图8b所示，在反填材料2的侧壁上沉积薄膜层3；或者在反填材料2和介质层4的周侧以及反填材料2与介质层4远离衬底1的一侧沉积薄膜层3，并刻蚀反填材料2与介质层4远离衬底1的一侧的薄膜层3。
最后，如图9a、图9b、图10a和图10b所示，会形成多个介质层4、反填材料2与薄膜层3接触的结构，去除每个结构中的反填材料2，即可形成互连沟槽21。
本实施例提供的互连结构的形成方法，利用自对准工艺，使在介质层5上形成的互连沟槽21宽度均匀且相等，由此，在互连沟槽21内穿过的金属线电阻率均匀，使集成电路的运行速度加快，提高了互连结构集成电路的质量。进一步地，相比于现有技术中采用趁机薄膜的方式进行自对准，本实施例提供的互连结构采用填入反填材料2的方式，缩短了制作互连结构的时间，也避免了电子迁移现象的发生，进一步提高了互连结构和集成电路的质量。
为解决现有技术中，互连结构形成的质量不高的问题。本发明提供了一种互连结构的形成方法。包括：提供衬底，并在衬底上形成图案；向图案的间隔中沉积反填材料；刻蚀反填材料之间的图案，并在反填材料的侧壁沉积薄膜层；去除反填材料，形成互连沟槽。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种互连结构的形成方法，在衬底上形成图案，包括在衬底上沉积介质层，刻蚀介质层形成图案。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种互连结构的形成方法，刻蚀反填材料之间的图案，包括在介质层上和反填材料远离衬底的一侧沉积掩膜层，并在掩膜层上涂布与图案对应的光刻胶；经由光刻胶刻蚀掩膜层和图案；或在介质层和反填材料远离衬底的一侧形成第二牺牲材料层；在第二牺牲材料层远离衬底的一端沉积掩膜层，并在掩膜层上涂布与图案对应的光刻胶；经由光刻胶刻蚀掩膜层、第二牺牲材料层和图案。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种互连结构的形成方法，在衬底上形成图案，包括在衬底上沉积介质层，在介质层远离衬底的一端沉积第一牺牲材料层，刻蚀介质层和第一牺牲材料层形成图案。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种互连结构的形成方法，刻蚀反填材料之间的图案，包括在第一牺牲材料层和反填材料远离衬底的一侧沉积掩膜层，并在掩膜层上涂布与图案对应的光刻胶；经由光刻胶刻蚀掩膜层、第一牺牲材料层和图案；
或去除第一牺牲材料层周侧的反填材料和第一牺牲材料层；在介质层和反填材料远离衬底的一侧形成第二牺牲材料层；在第二牺牲材料层远离衬底的一端沉积掩膜层，并在掩膜层上涂布与图案对应的光刻胶；经由光刻胶刻蚀掩膜层、第二牺牲材料层和图案。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种互连结构的形成方法，向图案的间隔中沉积反填材料的同时，还包括在图案远离衬底的一侧沉积反填材料。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种互连结构的形成方法，在反填材料的侧壁沉积薄膜层包括：在反填材料的侧壁直接沉积薄膜层；或在衬底靠近介质层的一侧，以及反填材料与介质层的周侧沉积薄膜层；刻蚀衬底上的薄膜层，以及刻蚀反填材料与介质层远离衬底一端的薄膜层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种互连结构的形成方法，反填材料为氧化隔离层、介质隔离层或单扩散隔离隔断层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种互连结构的形成方法，去除反填材料之前，还包括对薄膜层、图案和反填材料进行平坦化工艺。
本发明的实施方式还公开了一种互连结构，互连结构由上述方法制备得到。
虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。本领域技术人员可以在形式上和细节上对其作各种改变，包括做出若干简单推演或替换，而不偏离本发明的精神和范围。

Claims (10)

1.一种互连结构的形成方法，其特征在于，包括：
提供衬底，并在所述衬底上形成图案；
向所述图案的间隔中沉积反填材料；
刻蚀所述反填材料之间的所述图案，并在所述反填材料的侧壁沉积薄膜层；
去除所述反填材料，形成互连沟槽。
2.根据权利要求1所述的互连结构的形成方法，其特征在于，所述在所述衬底上形成图案，包括：在所述衬底上沉积介质层，刻蚀所述介质层形成所述图案。
3.根据权利要求2所述的互连结构的形成方法，其特征在于，所述刻蚀所述反填材料之间的所述图案，包括：
在所述介质层上和所述反填材料远离所述衬底的一侧沉积掩膜层，并在所述掩膜层上涂布与所述图案对应的光刻胶；
经由所述光刻胶刻蚀所述掩膜层和所述图案；
或
在所述介质层和所述反填材料远离所述衬底的一侧形成第二牺牲材料层；
在所述第二牺牲材料层远离所述衬底的一端沉积掩膜层，并在所述掩膜层上涂布与所述图案对应的光刻胶；
经由所述光刻胶刻蚀所述掩膜层、所述第二牺牲材料层和所述图案。
4.根据权利要求1所述的互连结构的形成方法，其特征在于，所述在所述衬底上形成图案，包括：在所述衬底上沉积介质层，在所述介质层远离所述衬底的一侧沉积第一牺牲材料层，刻蚀所述介质层和所述第一牺牲材料层形成所述图案。
5.根据权利要求4所述的互连结构的形成方法，其特征在于，所述刻蚀所述反填材料之间的所述图案，包括：
在所述第一牺牲材料层和所述反填材料远离所述衬底的一侧沉积掩膜层，并在所述掩膜层上涂布与所述图案对应的光刻胶；
经由所述光刻胶刻蚀所述掩膜层、所述第一牺牲材料层和所述图案；
或
去除所述第一牺牲材料层周侧的所述反填材料和所述第一牺牲材料层；
在所述介质层和所述反填材料远离所述衬底的一侧形成第二牺牲材料层；
在所述第二牺牲材料层远离所述衬底的一端沉积掩膜层，并在所述掩膜层上涂布与所述图案对应的光刻胶；
经由所述光刻胶刻蚀所述掩膜层、所述第二牺牲材料层和所述图案。
6.根据权利要求5所述的互连结构的形成方法，其特征在于，所述向所述图案的间隔中沉积反填材料的同时，还包括在所述图案远离所述衬底的一侧沉积所述反填材料。
7.根据权利要求2-6任一项所述的互连结构的形成方法，其特征在于，所述在所述反填材料的侧壁沉积薄膜层包括：
在所述反填材料的侧壁上直接沉积所述薄膜层；或，
在所述衬底靠近所述介质层的一侧，以及所述反填材料与所述介质层的周侧沉积所述薄膜层；
刻蚀所述衬底上的所述薄膜层，以及刻蚀所述反填材料与所述介质层远离所述衬底一端的所述薄膜层。
8.根据权利要求1所述的互连结构的形成方法，其特征在于，所述反填材料为介质隔离层。
9.根据权利要求1所述的互连结构的形成方法，其特征在于，所述去除所述反填材料之前，还包括：
对所述薄膜层、所述图案和所述反填材料进行平坦化工艺。
10.一种互连结构，其特征在于，所述互连结构基于权利要求1-9之一所述的互连结构的形成方法制备得到。
CN201910115098.8A 2019-02-14 2019-02-14 一种互连结构的形成方法及互连结构 Active CN111564407B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910115098.8A CN111564407B (zh) 2019-02-14 2019-02-14 一种互连结构的形成方法及互连结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910115098.8A CN111564407B (zh) 2019-02-14 2019-02-14 一种互连结构的形成方法及互连结构

Publications (2)

Publication Number Publication Date
CN111564407A CN111564407A (zh) 2020-08-21
CN111564407B true CN111564407B (zh) 2023-05-26

Family

ID=72072875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910115098.8A Active CN111564407B (zh) 2019-02-14 2019-02-14 一种互连结构的形成方法及互连结构

Country Status (1)

Country Link
CN (1) CN111564407B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584421B (zh) * 2019-02-15 2023-08-25 中芯国际集成电路制造(上海)有限公司 一种互连结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040032352A (ko) * 2002-10-09 2004-04-17 삼성전자주식회사 금속 배선의 형성 방법
CN105575946A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8298911B2 (en) * 2009-03-26 2012-10-30 Samsung Electronics Co., Ltd. Methods of forming wiring structures
US8778794B1 (en) * 2012-12-21 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnection wires of semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040032352A (ko) * 2002-10-09 2004-04-17 삼성전자주식회사 금속 배선의 형성 방법
CN105575946A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN111564407A (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
US10381376B1 (en) Three-dimensional flat NAND memory device including concave word lines and method of making the same
US9613975B2 (en) Bridge line structure for bit line connection in a three-dimensional semiconductor device
US9530787B2 (en) Batch contacts for multiple electrically conductive layers
US9478558B2 (en) Semiconductor structure with concave blocking dielectric sidewall and method of making thereof by isotropically etching the blocking dielectric layer
US9305934B1 (en) Vertical NAND device containing peripheral devices on epitaxial semiconductor pedestal
US9728499B2 (en) Set of stepped surfaces formation for a multilevel interconnect structure
US8552526B2 (en) Self-aligned semiconductor trench structures
US11211255B2 (en) Semiconductor structure
US9397115B1 (en) Methods for making a trim-rate tolerant self-aligned contact via structure array
JP2006157016A (ja) コンタクトホールを有する半導体装置の製造方法および半導体装置
US20210296345A1 (en) Three-dimensional memory devices and fabricating methods thereof
US8133777B1 (en) Method of fabricating memory
TWI404195B (zh) 非揮發性記憶體
CN111564407B (zh) 一种互连结构的形成方法及互连结构
CN112071838A (zh) 存储器及其形成方法
KR20070098319A (ko) 질화막―산화막―질화막 구조의 스페이서를 갖는반도체소자 및 그의 제조 방법
US8853048B2 (en) Streamlined process for vertical semiconductor devices
CN115312464A (zh) 存储器件、半导体结构及其形成方法
US5663100A (en) Method for forming contact holes in semiconductor device
CN114373755A (zh) 半导体器件、半导体结构及其形成方法
US6303484B1 (en) Method of manufacturing dummy pattern
US7030011B2 (en) Method for avoiding short-circuit of conductive wires
TWI739277B (zh) 用於多位準蝕刻之方法、半導體感測裝置及用於製造半導體感測裝置之方法
CN109599359B (zh) 半导体器件及其形成方法
KR20070098347A (ko) 스페이서를 갖는 반도체소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant