CN111834208A - 一种金属栅极的形成方法及半导体器件 - Google Patents

一种金属栅极的形成方法及半导体器件 Download PDF

Info

Publication number
CN111834208A
CN111834208A CN201910302797.3A CN201910302797A CN111834208A CN 111834208 A CN111834208 A CN 111834208A CN 201910302797 A CN201910302797 A CN 201910302797A CN 111834208 A CN111834208 A CN 111834208A
Authority
CN
China
Prior art keywords
layer
gate
depositing
trench
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910302797.3A
Other languages
English (en)
Inventor
纪世良
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910302797.3A priority Critical patent/CN111834208A/zh
Publication of CN111834208A publication Critical patent/CN111834208A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode

Abstract

本发明公开了一种金属栅极的形成方法，包括在栅极层上形成栅极沟槽；在栅极沟槽的内侧壁上沉积第一栅极氧化层；在第一栅极氧化层之间沉积介质层；移除第一栅极氧化层，并在介质层周侧沉积金属材料层。相比于现有技术中先沉积氧化层再刻蚀栅极层的方法，本方法通过沉积第一栅极氧化层对介质层的轮廓进行了限制，避免介质层出现不规则的轮廓的问题；进一步地，先刻蚀栅极层形成栅极沟槽，再沉积第一栅极氧化层，可以有效地防止栅极沟槽中在沉积介质层之前会有非晶硅残留的问题；用沉积第一栅极氧化层的方法收缩关键尺寸，使得半导体器件的关键尺寸更容易控制，提高了半导体器件的质量。本发明还公开了一种由该方法形成的性能更好的半导体器件。

Description

一种金属栅极的形成方法及半导体器件
技术领域
本发明涉及半导体技术领域，特别涉及一种金属栅极的形成方法及半导体器件。
背景技术
随着集成电路以及半导体技术的不断发展，半导体器件的尺寸也相应的减小，进而集成电路的体积也在不断减小。特别是装置尺寸需要缩小到足以符合越来越小的封装，这对半导体器件的尺寸以及器件之间的间隔有了更高的要求。
目前，半导体器件已经进入了20nm甚至更小制程节点的时代。而外延层的质量对半导体性能的影响是至关重要的。为了使生长出的外延层与基底的参数相匹配，从而减小外延层应力过大对外延层和基底造成的损伤，需要在形成金属栅极之后，移除基底上的伪栅极、氧化层等之后再进行外延生长。
现有技术中外延生长的具体操作为：先刻蚀中间层形成中间层沟槽，然后在中间层沟槽之间沉积氧化层以收缩关键尺寸。接着刻蚀栅极层形成栅极沟槽，并在栅极沟槽之间沉积介质层。最后移除栅极层，并在介质层周侧沉积金属材料层。虽然这种方法形成的金属栅极，通过直接移除栅极层，留下介质层的方法，能使外延层的形状更规则，减小因外延层应力过大，对基底和外延层造成的损伤，但这种方法仍然存在以下问题：
第一，由于此方法是在形成栅极沟槽之后直接沉积介质层，而栅极沟槽会因为刻蚀工艺精度不高等因素，其形状会有不规则的情况发生，因此在栅极沟槽之间沉积的介质层会出现不规则的轮廓。这种不规则的轮廓会影响金属栅极的形成质量，进而对半导体器件的性能产生影响。
第二，对于尺寸小的半导体器件，在形成栅极的时候需要沉积氧化层来缩小关键尺寸，但在只沉积一次氧化层，关键尺寸会因为沉积时厚度可能不均匀而出现大小不一的情况。关键尺寸大小不一会降低半导体器件的运行速度，影响半导体器件的质量。
第三，在沉积氧化层之后刻蚀栅极层，以形成栅极沟槽，这样会导致栅极沟槽中会残留栅极层材料，进而影响接下来的介质层沉积。介质层沉积受到影响，会直接影响金属栅极的形成，这同样会降低半导体器件的运行速度。
因此，需要一种方法以形成质量更高的金属栅极。
发明内容
本发明的目的在于解决现有技术中，金属栅极形成的质量不高的问题。本发明提供了一种金属栅极的形成方法以及含有用这种方法制备得到金属栅极的半导体器件，可提高金属栅极形成的质量。
为解决上述技术问题，本发明的实施方式公开了一种金属栅极的形成方法，包括在栅极层上形成栅极沟槽；在栅极沟槽的内侧壁上沉积第一栅极氧化层；在第一栅极氧化层之间沉积介质层；移除第一栅极氧化层，并在介质层周侧沉积金属材料层。
采用上述方案，通过沉积栅极氧化层对介质层的轮廓进行了限制，避免介质层出现不规则的轮廓的问题。从而使得半导体器件的均匀性更好，运行速度也更快，以此提高了半导体器件的性能。进一步地，本实施例提供的半导体器件先刻蚀栅极层形成栅极沟槽，再沉积栅极氧化层，可以有效地防止栅极沟槽中在沉积介质层之前会有非晶硅残留的问题，使得沉积的金属材料层质量更高，提高了半导体器件的性能。更进一步地，本实施例利用沉积栅极氧化层的方法收缩关键尺寸，使得半导体器件的关键尺寸更容易控制，尺寸大小也更均匀。提高了半导体器件的运行速度，同时也提高了半导体器件的质量。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种金属栅极的形成方法，在栅极层上形成栅极沟槽包括：在栅极层的一侧依次沉积第一中间层和光刻胶图案；经由光刻胶图案刻蚀第一中间层形成第一中间层沟槽；经由光刻胶图案和第一中间层沟槽刻蚀栅极层形成栅极沟槽。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种金属栅极的形成方法，在刻蚀栅极层形成栅极沟槽之前包括：至少在第一中间层沟槽的侧壁上沉积第二栅极氧化层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种金属栅极的形成方法，在栅极层上形成栅极沟槽还包括：在栅极层的一侧依次沉积第一中间层、第二中间层和光刻胶图案；第一中间层位于栅极层与第二中间层之间，光刻胶图案位于第二中间层远离第一中间层的一侧；经由光刻胶图案刻蚀第二中间层和第一中间层分别形成第二中间层沟槽和第一中间层沟槽；经由光刻胶图案和第二中间层沟槽和第一中间层沟槽刻蚀栅极层形成栅极沟槽。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种金属栅极的形成方法，在刻蚀栅极层形成栅极沟槽之前还包括：移除第二中间层；且至少在第一中间层沟槽的侧壁上沉积第二栅极氧化层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种金属栅极的形成方法，栅极层的一侧还设置有基底，在栅极沟槽的内侧壁上沉积第一栅极氧化层的同时还包括：在栅极沟槽靠近基底的一侧沉积第一栅极氧化层；在第一栅极氧化层之间沉积介质层之前还包括：刻蚀在栅极沟槽靠近基底的一侧沉积的第一栅极氧化层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种金属栅极的形成方法，在第一栅极氧化层之间沉积介质层的同时包括：在第一中间层远离栅极层的一侧沉积介质层；在移除第一栅极氧化层之前包括：移除第一中间层远离栅极层一侧的介质层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种金属栅极的形成方法，在第一栅极氧化层之间沉积介质层的同时还包括：在介质层远离栅极层的一侧沉积介质隔离层；在移除第一栅极氧化层之前还包括：移除第一中间层远离栅极层一侧的介质层和介质隔离层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种金属栅极的形成方法，第一中间层为掩膜层和衬垫氧化层，或第一中间层为掩膜层；第二中间层为抗反射涂层和旋涂碳层；且介质层的材料为氮化硅，栅极层的材料为多晶硅；沉积介质层的方法为原子层沉积法或可流动化学气相沉积法；且移除栅极氧化层之前，还包括对待刻蚀层、栅极氧化层和介质层进行平坦化工艺。
本发明的实施方式还公开了一种半导体器件，半导体器件的金属栅极由上述方法制备得到。
采用上述方法形成金属栅极的半导体器件，通过沉积栅极氧化层对介质层的轮廓进行了限制，避免介质层出现不规则的轮廓。从而使得半导体器件的均匀性更好，运行速度也更快；进一步地，本实施例提供的半导体器件先刻蚀栅极层，再沉积栅极氧化层，可以有效地防止栅极沟槽中在沉积介质层之前会有非晶硅残留的问题，使得沉积的金属材料层质量更高；更进一步地，本实施例利用沉积栅极氧化层的方法收缩关键尺寸，使得半导体器件的关键尺寸更容易控制，尺寸大小也更均匀。半导体器件的性能更好。
附图说明
图1是本发明实施例提供的金属栅极的形成方法流程图；
图2至图10是本发明实施例提供的形成金属栅极的工艺流程示意图。
附图标记：
1.基底；2.栅极层；21.栅极沟槽；31.第一栅极氧化层；32.第二栅极氧化层；4.介质层；41.介质隔离层；5.金属材料层；6.第一中间层；62.掩膜层；63.衬垫氧化层；7.第二中间层；71.第二中间层沟槽；73.抗反射涂层；74.旋涂碳层；8.光刻胶图案。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。虽然本发明的描述将结合较佳实施例一起介绍，但这并不代表此发明的特征仅限于该实施方式。恰恰相反，结合实施方式作发明介绍的目的是为了覆盖基于本发明的权利要求而有可能延伸出的其它选择或改造。为了提供对本发明的深度了解，以下描述中将包含许多具体的细节。本发明也可以不使用这些细节实施。此外，为了避免混乱或模糊本发明的重点，有些具体细节将在描述中被省略。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
应注意的是，在本说明书中，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本实施例的描述中，需要说明的是，术语“上”、“下”、“内”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本实施例的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实施例中的具体含义。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
实施例1：
为解决现有技术中，金属栅极形成的质量不高的问题，本发明提供了一种金属栅极的形成方法。具体的，如图1所示。本发明提供的金属栅极的形成方法具体包括：
步骤S1：在栅极层上形成栅极沟槽。即通过对栅极层的刻蚀，从而在栅极层上形成栅极沟槽。具体的，栅极层的材料包括但不限于碳化硅、非晶硅和多晶硅，本实施例选用多晶硅。
步骤S2：在栅极沟槽的内侧壁上沉积第一栅极氧化层。即在上一步刻蚀形成的栅极沟槽中沉积第一栅极氧化层。具体的，第一栅极氧化层在沉积时，可以完全填充栅极沟槽，也可以仅在栅极沟槽的内侧壁上沉积。完全填充栅极沟槽的情况，需要在填充介质层之前去除中间部分的第一栅极氧化层。
步骤S3：在第一栅极氧化层之间沉积介质层。即栅极沟槽的内侧壁上沉积有第一栅极氧化层，第一栅极氧化层的形状与栅极沟槽的形状相符，在第一栅极氧化层形成的沟槽的内侧壁上再沉积介质层。具体的，介质层的材料包括但不限于氮化硅、氮化铝等，本实施例选用氮化硅。更具体的，沉积介质层的方法包括但不限于原子层沉积的或可流动化学气相沉积法，本实施例对此不做具体限定。
步骤S4：移除第一栅极氧化层，并在介质层周侧沉积金属材料层。即将栅极层与介质层之间的第一栅极氧化层移除，只留下介质层，然后在介质层周侧沉积金属材料层，从而形成金属栅极。需要理解的是，在移除第一栅极氧化层之前，还包括移除栅极层。
进一步地，在栅极层上形成栅极沟槽包括：在栅极层的一侧依次沉积第一中间层和光刻胶图案；经由光刻胶图案刻蚀第一中间层形成第一中间层沟槽；经由光刻胶图案和第一中间层沟槽刻蚀栅极层形成栅极沟槽。即在垂直方向上，从上到下依次为光刻胶图案、第一中间层、栅极层和基底。然后刻蚀未被光刻胶图案遮挡的第一中间层，以形成第一中间层沟槽，进而沿着第一中间层沟槽继续刻蚀栅极层，就可以形成栅极沟槽。需要理解的是，刻蚀第一中间层和栅极层的顺序可以为，先刻蚀第一中间层，然后再刻蚀栅极层；或者在刻蚀第一中间层的同时刻蚀栅极层。但由于沉积顺序，最终的结果为第一中间层先被刻蚀，然后是栅极层被刻蚀。
需要理解的是，第一中间层为掩膜层和衬垫氧化层，或者第一中间层仅为掩膜层。且掩膜层的材料包括但不限于氧化硅、氮化硅等。
更进一步地，为了形成关键尺寸较小的半导体器件，还需要收缩关键尺寸以达到要求。即在刻蚀栅极层形成栅极沟槽之前，还需要在第一中间层沟槽的侧壁上沉积第二栅极氧化层。也就是说，在刻蚀第一中间层之后，需要在第一中间层的侧壁上沉积第二栅极氧化层，以缩小第一中间层沟槽的尺寸，然后再沿着被收缩的第一中间层沟槽刻蚀栅极层。
需要理解的是，沉积第二栅极氧化层的位置可以是仅在第一中间层沟槽的侧壁上沉积，还可以在第一中间层沟槽的侧壁上和第一中间层远离栅极层的一侧上均沉积第二栅极氧化层。
更进一步地，在栅极层上形成栅极沟槽还包括：在栅极层的一侧依次沉积第一中间层、第二中间层和光刻胶图案；且第一中间层位于栅极层与第二中间层之间，光刻胶图案位于第二中间层远离第一中间层的一侧。然后，经由光刻胶图案刻蚀第二中间层和第一中间层以形成第二中间层沟槽和第一中间层沟槽。最后，经由光刻胶图案、第二中间层沟槽和第一中间层沟槽刻蚀栅极层形成栅极沟槽。即在垂直方向上，从上到下依次为光刻胶图案、第二中间层、第一中间层、栅极层和基底。然后刻蚀未被光刻胶遮挡的第二中间层和第一中间层以形成第二中间层沟槽和第一中间层沟槽；沿着第二中间层沟槽和第一中间层沟槽继续刻蚀栅极层，就可以形成栅极沟槽。需要理解的是，刻蚀第二中间层、第一中间层和栅极层的顺序可以为：分别刻蚀第二中间层、第一中间层和栅极层；或者，刻蚀第二中间层的同时可是第一中间层，然后刻蚀栅极层；或者，先刻蚀第二中间层，进而再刻蚀第一中间层和栅极层；或者，同时刻蚀第二中间层、第一中间层和栅极层。但由于沉积顺序，最终结果为第二中间层先被刻蚀，然后是第一中间层被刻蚀，最后是栅极层被刻蚀。
需要理解的是，第一中间层为掩膜层和衬垫氧化层，或者第一中间层仅为掩膜层。且掩膜层的材料包括但不限于氧化硅、氮化硅等；第二中间层为抗反射图层和旋涂碳层。第一中间层和第二中间层中，各层的沉积顺序本领域技术人员可以根据实际情况具体选择，本实施例对此不做具体限定。
更进一步地，为了形成关键尺寸较小的半导体器件，还需要收缩关键尺寸以达到要求。即在刻蚀栅极层形成栅极沟槽之前，需要将第二中间层移除，然后在第一中间层沟槽的侧壁上沉积第二栅极氧化层。也就是说，在刻蚀第一中间层之后，需要在第一中间层的侧壁上沉积第二栅极氧化层，以缩小第一中间层沟槽的尺寸，然后再沿着被收缩的第一中间层沟槽刻蚀栅极层。
需要理解的是，沉积第二栅极氧化层的位置可以是仅在第一中间层沟槽的侧壁上沉积，还可以在第一中间层沟槽的侧壁上和第一中间层远离栅极层的一侧上均沉积第二栅极氧化层。并且，第二栅极氧化层的作用为收缩半导体器件的关键尺寸。而第一栅极氧化层和第二栅极氧化层的材料可以相同也可以不同。本领域技术人员可以根据实际情况进行选择，本实施例对此不做具体限定。
进一步地，在栅极层的一侧还设置有基底，在栅极沟槽的内侧壁上沉积第一栅极氧化层的同时还包括：在栅极沟槽靠近基底的一侧沉积第一栅极氧化层。在第一栅极氧化层之间沉积介质层之前，还包括刻蚀在栅极沟槽靠近基底的一侧沉积的第一栅极氧化层。即第一栅极氧化层不仅沉积在栅极沟槽的内侧壁上，还沉积在栅极沟槽的底部位置。而在沉积介质层之前，需要将栅极沟槽底部沉积的第一栅极氧化层去除，去除采用的方法为刻蚀。
进一步地，在栅极氧化层之间沉积介质层的同时还包括：在第一中间层远离栅极层的一侧沉积介质层。在移除第一栅极氧化层之前还包括：移除第一中间层远离第一栅极层一侧的介质层。也就是说，介质层在沉积的时候，不仅仅沉积在第一栅极氧化层之间，还会沉积在第一中间层的表面，而在移除第一栅极氧化层之前，需要先将第一中间层表面的介质层移除。
更进一步地，为了使半导体器件的均匀性更好，在移除栅极层之前，还可以对栅极层、第一栅极氧化层和介质层进行平坦化工艺。平坦化工艺包括但不限于气体离化团束法、化学机械研磨法等，本领域技术人员可以任意选择。
采用上述方案形成的金属栅极，通过沉积第一栅极氧化层对介质层的轮廓进行了限制，避免介质层出现不规则的轮廓。介质层轮廓规则，则在介质层周侧沉积的金属材料层等就均匀，从而使得半导体器件的均匀性更好，运行速度也更快，以此提高了半导体器件的性能。进一步地，本实施例提供的半导体器件先刻蚀栅极层，再沉积第一栅极氧化层；并且还可以在沉积介质层之前还要对栅极沟槽底部的第一栅极氧化层进行刻蚀，可以有效地防止栅极沟槽中在沉积介质层之前会有非晶硅残留的问题，使得沉积的介质层和金属材料层质量更高，提高了半导体器件的性能。更进一步地，本实施例利用沉积第二栅极氧化层的方法收缩关键尺寸，并且可以多次沉积第二栅极氧化层收缩关键尺寸，使得半导体器件的关键尺寸更容易控制，尺寸大小也更均匀。提高了半导体器件的运行速度，同时也提高了半导体器件的质量。
实施例2：
基于实施例1提供的金属栅极的形成方法，本实施例提供了一种更具体的金属栅极的形成方法。具体的，如图2-图10所示。本实施例提供的金属栅极的形成流程具体包括：
第一步：如图2所示。在基底1上形成栅极层2，并沿远离栅极层2的方向依次沉积第一中间层6、第二中间层7和光刻胶图案8。栅极层2的材料为多晶硅，第一中间层6沿远离栅极层2的方向依次为衬垫氧化层63、掩膜层62，且掩膜层62由氮化硅层和氧化层组成。第二中间层7沿远离栅极层2的方向依次为旋涂碳层和抗反射图层。
需要说明的是，在此步骤中，光刻胶图案8之间的距离为35-50nm之间。
第二步：如图3所示。经由光刻胶图案8刻蚀第二中间层7、第一中间层6和栅极层2。需要理解的是，刻蚀的结果是部分第二中间层7被完全刻蚀，剩下被部分刻蚀的第一中间层6和第二中间层7组成了第二中间层沟槽71；即抗反射图层73和光刻胶图案8被刻蚀去除，旋涂碳层74远离栅极层2的一侧被刻蚀，第一中间层6未被光刻胶图案8遮挡的部分被刻蚀。
第三步：如图4所示。移除第二中间层7和掩膜层62远离栅极层2的一侧的一层，并在第二中间层沟槽71之间沉积第二栅极氧化层32，以及掩膜层62远离栅极层2的一侧，沉积第二栅极氧化层32。利用沉积第二栅极氧化层32将半导体器件的关键尺寸缩小至25-30nm之间。然后顺着被缩小的第二中间层沟槽71继续刻蚀栅极层2，以形成栅极沟槽21。
需要说明的是，本实施例中栅极层的材料为多晶硅。
第四步：如图5所示。在栅极沟槽21的周侧和底部沉积第一栅极氧化层31，以及在第二中间层沟槽71的周侧沉积第二栅极氧化层32，以将半导体器件的关键尺寸收缩至25nm以下。
需要说明的是，本实施例中沉积第一栅极氧化层31和第二栅极氧化层32的方法采用原子层沉积法。
第五步：如图6所示。首先，刻蚀栅极沟槽21底部的第一栅极氧化层31。
然后，在栅极沟槽21之间，以及第一中间层6远离栅极层2的一侧沉积介质层4，并在介质层4上沉积介质隔离层41。
需要说明的是，本实施例中，介质层4的材料为氮化硅，且沉积介质层4的方法采用原子层沉积法或可流动化学气相沉积法。
第六步：如图7所示。对介质隔离层41、介质层4和第一中间层6进行平坦化工艺。且经过平坦化工艺之后的第一栅极氧化层31和介质层4远离基底1的一侧与栅极层2远离基底1的一侧平齐。
需要说明的是，本实施例中，对介质隔离层41、介质层4和第一中间层6进行平坦化工艺具体为化学机械抛光法。
第七步：如图8所示。移除第一栅极氧化层31周侧的栅极层2。
需要说明的是，移除栅极氧化层3的方法包括但不限于刻蚀和腐蚀，本领域技术人员可以任意选择，本实施例对此不做具体限定。
第八步：如图9所示。移除介质层4周侧的第一栅极氧化层31。经过前述步骤的移除，在此步骤完成之后，基底1上仅保留介质层4。
需要说明的是，移除介质层4周侧的第一栅极氧化层31的方法包括但不限于刻蚀和腐蚀，本领域技术人员可以任意选择，本实施例对此不做具体限定。且介质层4的材料仍为氮化硅。
第九步：如图10所示。在介质层4的周侧沉积金属材料层5，以形成金属栅极。
需要说明的是，金属材料层5远离基底1的一侧与介质层4远离基底1的一侧平齐。
采用上述方案形成的金属栅极，通过沉积第一栅极氧化层对介质层的轮廓进行了限制，避免介质层出现不规则的轮廓。介质层轮廓规则，则在介质层周侧沉积的金属材料层等就均匀，从而使得半导体器件的均匀性更好，运行速度也更快，以此提高了半导体器件的性能。进一步地，本实施例提供的半导体器件先刻蚀栅极层，再沉积第一栅极氧化层，并且在沉积介质层之前还要对栅极沟槽底部的第一栅极氧化层进行刻蚀，可以有效地防止栅极沟槽中在沉积介质层之前会有非晶硅残留的问题，使得沉积的介质层和金属材料层质量更高，提高了半导体器件的性能。更进一步地，本实施例利用沉积第二栅极氧化层的方法收缩关键尺寸，并且可以多次沉积第二栅极氧化层收缩关键尺寸，使得半导体器件的关键尺寸更容易控制，尺寸大小也更均匀。提高了半导体器件的运行速度，同时也提高了半导体器件的质量。
实施例3：
基于实施例1和实施例2的操作步骤，本发明得到一种半导体器件，该半导体器件的金属栅极是基于上述方法中的任意一项制备得到的。即先在栅极层上形成栅极沟槽，然后在栅极沟槽的内壁上沉积第一栅极氧化层。接着在第一栅极氧化层之间沉积介质层，最后移除第一栅极氧化层，并在介质层周侧沉积金属材料层。
本实施例提供的半导体器件，通过沉积第一栅极氧化层对介质层的轮廓进行了限制，避免介质层出现不规则的轮廓。从而使得半导体器件的均匀性更好，运行速度也更快，以此提高了半导体器件的性能。进一步地，本实施例提供的半导体器件先刻蚀栅极层，再沉积第一栅极氧化层，可以有效地防止栅极沟槽中在沉积介质层之前会有非晶硅残留的问题，使得沉积的金属材料层质量更高，提高了半导体器件的性能。更进一步地，本实施例利用沉积第二栅极氧化层的方法收缩关键尺寸，使得半导体器件的关键尺寸更容易控制，尺寸大小也更均匀。提高了半导体器件的运行速度，同时也提高了半导体器件的质量。
为解决现有技术中，金属栅极形成的质量不高的问题。本发明提供了一种金属栅极的形成方法，包括在栅极层上形成栅极沟槽；在栅极沟槽的内侧壁上沉积第一栅极氧化层；在第一栅极氧化层之间沉积介质层；移除第一栅极氧化层，并在介质层周侧沉积金属材料层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种金属栅极的形成方法，在栅极层上形成栅极沟槽包括：在栅极层的一侧依次沉积第一中间层和光刻胶图案；经由光刻胶图案刻蚀第一中间层形成第一中间层沟槽；经由光刻胶图案和第一中间层沟槽刻蚀栅极层形成栅极沟槽。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种金属栅极的形成方法，在刻蚀栅极层形成栅极沟槽之前包括：至少在第一中间层沟槽的侧壁上沉积第二栅极氧化层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种金属栅极的形成方法，在栅极层上形成栅极沟槽还包括：在栅极层的一侧依次沉积第一中间层、第二中间层和光刻胶图案；第一中间层位于栅极层与第二中间层之间，光刻胶图案位于第二中间层远离第一中间层的一侧；经由光刻胶图案刻蚀第二中间层和第一中间层分别形成第二中间层沟槽和第一中间层沟槽；经由光刻胶图案和第二中间层沟槽和第一中间层沟槽刻蚀栅极层形成栅极沟槽。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种金属栅极的形成方法，在刻蚀栅极层形成栅极沟槽之前还包括：移除第二中间层；且至少在第一中间层沟槽的侧壁上沉积第二栅极氧化层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种金属栅极的形成方法，栅极层的一侧还设置有基底，在栅极沟槽的内侧壁上沉积第一栅极氧化层的同时还包括：在栅极沟槽靠近基底的一侧沉积第一栅极氧化层；在第一栅极氧化层之间沉积介质层之前还包括：刻蚀在栅极沟槽靠近基底的一侧沉积的第一栅极氧化层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种金属栅极的形成方法，在第一栅极氧化层之间沉积介质层的同时包括：在第一中间层远离栅极层的一侧沉积介质层；在移除第一栅极氧化层之前包括：移除第一中间层远离栅极层一侧的介质层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种金属栅极的形成方法，在第一栅极氧化层之间沉积介质层的同时还包括：在介质层远离栅极层的一侧沉积介质隔离层；在移除第一栅极氧化层之前还包括：移除第一中间层远离栅极层一侧的介质层和介质隔离层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种金属栅极的形成方法，第一中间层为掩膜层和衬垫氧化层，或第一中间层为掩膜层；第二中间层为抗反射涂层和旋涂碳层；且介质层的材料为氮化硅，栅极层的材料为多晶硅；沉积介质层的方法为原子层沉积法或可流动化学气相沉积法；且移除栅极氧化层之前，还包括对待刻蚀层、栅极氧化层和介质层进行平坦化工艺。
本发明的实施方式还公开了一种半导体器件，半导体器件的金属栅极由上述方法制备得到。
虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。本领域技术人员可以在形式上和细节上对其作各种改变，包括做出若干简单推演或替换，而不偏离本发明的精神和范围。

Claims (10)

1.一种金属栅极的形成方法，其特征在于，包括：
在栅极层上形成栅极沟槽；
在所述栅极沟槽的内侧壁上沉积第一栅极氧化层；
在所述第一栅极氧化层之间沉积介质层；
移除所述第一栅极氧化层，并在所述介质层周侧沉积金属材料层。
2.根据权利要求1所述的金属栅极的形成方法，其特征在于，在所述栅极层上形成栅极沟槽，包括：
在所述栅极层的一侧依次沉积第一中间层和光刻胶图案；
经由所述光刻胶图案刻蚀所述第一中间层形成第一中间层沟槽；
经由所述光刻胶图案和所述第一中间层沟槽刻蚀所述栅极层形成所述栅极沟槽。
3.根据权利要求2所述的金属栅极的形成方法，其特征在于，在所述刻蚀所述栅极层形成所述栅极沟槽之前，包括：
至少在所述第一中间层沟槽的侧壁上沉积第二栅极氧化层。
4.根据权利要求2所述的金属栅极的形成方法，其特征在于，在所述栅极层上形成栅极沟槽，还包括：
在所述栅极层的一侧依次沉积第一中间层、第二中间层和光刻胶图案；所述第一中间层位于所述栅极层与所述第二中间层之间，所述光刻胶图案位于所述第二中间层远离所述第一中间层的一侧；
经由所述光刻胶图案刻蚀所述第二中间层和所述第一中间层分别形成第二中间层沟槽和第一中间层沟槽；
经由所述光刻胶图案和所述第二中间层沟槽和所述第一中间层沟槽刻蚀所述栅极层形成所述栅极沟槽。
5.根据权利要求4所述的金属栅极的形成方法，其特征在于，在所述刻蚀所述栅极层形成所述栅极沟槽之前，还包括：
移除所述第二中间层；
且至少在所述第一中间层沟槽的侧壁上沉积所述第二栅极氧化层。
6.根据权利要求1所述的金属栅极的形成方法，其特征在于，所述栅极层的一侧还设置有基底，
所述在所述栅极沟槽的内侧壁上沉积第一栅极氧化层的同时，还包括：在所述栅极沟槽靠近所述基底的一侧沉积所述第一栅极氧化层；
在所述第一栅极氧化层之间沉积介质层之前，还包括：刻蚀所述在所述栅极沟槽靠近所述基底的一侧沉积的所述第一栅极氧化层。
7.根据权利要求2或4所述的金属栅极的形成方法，其特征在于，所述在所述第一栅极氧化层之间沉积介质层的同时，包括：
在所述第一中间层远离所述栅极层的一侧沉积所述介质层；
在所述移除所述第一栅极氧化层之前，包括：
移除所述第一中间层远离所述栅极层一侧的所述介质层。
8.根据权利要求7所述的金属栅极的形成方法，其特征在于，所述在所述第一栅极氧化层之间沉积介质层的同时，还包括：
在所述介质层远离所述栅极层的一侧沉积介质隔离层；
在所述移除所述第一栅极氧化层之前，还包括：
移除所述第一中间层远离所述栅极层一侧的所述介质层和所述介质隔离层。
9.根据权利要求8所述的金属栅极的形成方法，其特征在于，
所述第一中间层为掩膜层和衬垫氧化层，或所述第一中间层为掩膜层；
所述第二中间层为抗反射涂层和旋涂碳层；
且所述介质层的材料为氮化硅，所述栅极层的材料为多晶硅；
所述沉积介质层的方法为原子层沉积法或可流动化学气相沉积法；
且所述移除所述栅极氧化层之前，还包括对所述待刻蚀层、所述栅极氧化层和所述介质层进行平坦化工艺。
10.一种半导体器件，其特征在于，所述半导体器件包括金属栅极，所述金属栅极基于权利要求1-9之一所述的金属栅极的形成方法形成。
CN201910302797.3A 2019-04-16 2019-04-16 一种金属栅极的形成方法及半导体器件 Pending CN111834208A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910302797.3A CN111834208A (zh) 2019-04-16 2019-04-16 一种金属栅极的形成方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910302797.3A CN111834208A (zh) 2019-04-16 2019-04-16 一种金属栅极的形成方法及半导体器件

Publications (1)

Publication Number Publication Date
CN111834208A true CN111834208A (zh) 2020-10-27

Family

ID=72914646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910302797.3A Pending CN111834208A (zh) 2019-04-16 2019-04-16 一种金属栅极的形成方法及半导体器件

Country Status (1)

Country Link
CN (1) CN111834208A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131968A (zh) * 2006-08-24 2008-02-27 东部高科股份有限公司 半导体器件及其制造方法
CN104051245A (zh) * 2013-03-11 2014-09-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
US20150214331A1 (en) * 2014-01-30 2015-07-30 Globalfoundries Inc. Replacement metal gate including dielectric gate material
US20150380525A1 (en) * 2014-06-27 2015-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and Method for FinFET Device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131968A (zh) * 2006-08-24 2008-02-27 东部高科股份有限公司 半导体器件及其制造方法
CN104051245A (zh) * 2013-03-11 2014-09-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
US20150214331A1 (en) * 2014-01-30 2015-07-30 Globalfoundries Inc. Replacement metal gate including dielectric gate material
US20150380525A1 (en) * 2014-06-27 2015-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and Method for FinFET Device

Similar Documents

Publication Publication Date Title
US9768031B2 (en) Semiconductor device manufacturing methods
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
TWI508221B (zh) 自對準溝槽之形成方法
US20030057184A1 (en) Method for pull back SiN to increase rounding effect in a shallow trench isolation process
CN112309838B (zh) 半导体结构及其形成方法
US9793364B2 (en) Substrate contact having substantially straight sidewalls to a top surface of the substrate
US9035418B2 (en) Nitride shallow trench isolation (STI) structures
CN112768344B (zh) 半导体结构及其形成方法
US8871604B2 (en) Methods of manufacturing semiconductor devices that include forming a capacitor using a cap layer
TW556316B (en) A method of fabricating a shallow trench isolation with high aspect ratio
CN111986992A (zh) 沟槽刻蚀方法
CN103066014A (zh) 一种铜/空气隙的制备方法
CN112349588B (zh) 半导体结构的形成方法、晶体管
CN111564413A (zh) 鳍结构制作方法
CN111834208A (zh) 一种金属栅极的形成方法及半导体器件
WO2022088733A1 (zh) 半导体结构的形成方法
CN108470709A (zh) 浅沟槽绝缘结构的制造方法
US20140120690A1 (en) Streamlined Process for Vertical Semiconductor Devices
CN107958927B (zh) 一种金属栅填充的改善方法
CN110867377A (zh) 虚拟栅的平坦化方法
CN111106007B (zh) 一种半导体台面及蚀刻方法
CN111564369B (zh) 一种刻蚀图形的形成方法及半导体器件
CN112825307B (zh) 一种互连结构的形成方法及互连结构
CN111261513B (zh) 半导体结构及其制备方法
CN112531027B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination