CN110634801B - 一种接触孔制备方法 - Google Patents

一种接触孔制备方法 Download PDF

Info

Publication number
CN110634801B
CN110634801B CN201910992197.4A CN201910992197A CN110634801B CN 110634801 B CN110634801 B CN 110634801B CN 201910992197 A CN201910992197 A CN 201910992197A CN 110634801 B CN110634801 B CN 110634801B
Authority
CN
China
Prior art keywords
contact hole
interlayer dielectric
layer
region
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910992197.4A
Other languages
English (en)
Other versions
CN110634801A (zh
Inventor
李永亮
王晓磊
杨红
马雪丽
王文武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201910992197.4A priority Critical patent/CN110634801B/zh
Publication of CN110634801A publication Critical patent/CN110634801A/zh
Application granted granted Critical
Publication of CN110634801B publication Critical patent/CN110634801B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种接触孔制备方法，包括以下步骤：提供并在半导体衬底上形成牺牲栅极区和源漏区；在已形成的结构上依次沉积接触刻蚀停止层和层间介质牺牲层；对层间介质牺牲层，进行第一平坦化处理；并在去除牺牲栅极区后，进行替代栅工艺；去除接触孔区域外的层间介质牺牲层，仅保留接触孔区域内的层间介质牺牲层；并在已形成的结构上沉积层间介质层；对层间介质层，进行第二平坦化处理；并去除接触孔区域内的层间介质牺牲层和接触刻蚀停止层；在接触孔区域内填充金属层，形成接触孔。本发明提供的接触孔制备方法易实现对尺寸较小、高深比较高的接触孔的制备，同时，可以确保在刻蚀过程中不会对源漏区等结构造成损伤，从而确保器件性能。

Description

一种接触孔制备方法
技术领域
本发明涉及半导体制备技术领域，具体涉及一种接触孔制备方法。
背景技术
对于FinFET（Fin Field-Effect Transistor，鳍式场效应晶体管）或堆叠纳米环栅器件等三维器件，CONT（接触孔）制备工艺是实现其性能指标的关键之一；随着CONT 孔尺寸的减小，以及高深比的提高；使得CONT刻蚀工艺对源漏外延区域、侧墙、金属栅填充的选择比要求越来越高，而现有的CONT刻蚀工艺，在刻蚀过程中易对金属栅以及侧墙造成损失，从而导致栅到源漏的漏电，最终降低器件的性能。
发明内容
为了克服现有的CONT刻蚀工艺，在刻蚀过程中易对金属栅以及侧墙造成损失，导致器件性能降低的技术问题，本发明提供一种接触孔制备方法。
本发明所述的接触孔制备方法，包括以下步骤：
提供半导体衬底，并在半导体衬底上形成牺牲栅极区和源漏区；
在已形成的结构上沉积接触刻蚀停止层，以及在接触刻蚀停止层上沉积层间介质牺牲层；
对层间介质牺牲层，进行第一平坦化处理；并在去除牺牲栅极区后，在栅极区域内依次形成栅极介质层和栅极；
去除接触孔区域外的层间介质牺牲层，仅保留接触孔区域内的层间介质牺牲层；并在已形成的结构上沉积层间介质层；
对层间介质层，进行第二平坦化处理；并去除接触孔区域内的层间介质牺牲层和接触刻蚀停止层；
在接触孔区域内填充金属层，形成接触孔。
优选地，在半导体衬底上形成牺牲栅极区和源漏区前，在衬底中形成浅沟道隔离，浅沟道隔离位于源漏区的外侧。
优选地，接触刻蚀停止层为：SiN或Si3N4，接触刻蚀停止层的层厚为：50至300nm。
优选地，层间介质牺牲层为碳基材料。
优选地，采用光刻和刻蚀工艺去除接触孔区域外的层间介质牺牲层。
优选地，采用湿法腐蚀去除接触孔区域内的层间介质牺牲层。
优选地，采用N2和H2的等离子体去除接触孔区域内的层间介质牺牲层；其中，N2和H2的体积比例为：1:5至10:1。
优选地，采用湿法腐蚀去除接触孔区域内的接触刻蚀停止层。
优选地，采用H3PO4溶液去除接触孔区域内的接触刻蚀停止层。
优选地，层间介质层为SiO2、BPSG（硼磷硅玻璃）或PSG（磷硅玻璃）中的任一种。
综上所述，本发明提供的接触孔制备方法，在半导体衬底上形成牺牲栅极区和源漏区后，依次在已形成的结构上沉积接触刻蚀停止层和层间介质牺牲层，对层间介质牺牲层进行第一平坦化处理，露出牺牲栅极区后，进行替代栅工艺，之后利用CONT光刻的反版定义并刻蚀去除触孔区域外的层间介质牺牲层，以后按照工艺要求，对已形成的结构上沉积层间介质层，并对层间介质层进行第二平坦化处理，露出层间介质牺牲层的顶部后，仅需将预先沉积在接触孔区域内的层间介质牺牲层以及接触刻蚀停止层进行选择性去除，就能够将接触孔区域内的二者去除完全，易实现对尺寸较小、高深比较高的接触孔的制备；同时，由于接触刻蚀停止层的存在，可以确保在刻蚀过程中不会对源漏区等结构造成损伤，从而确保器件性能。
附图说明
图1是本发明涉及的接触孔制备方法流程图；
图2是本发明涉及的FinFET结构俯视图；
图3是图2所示结构沿B-B方向上的剖视图；
图4是图2所示结构在沉积接触刻蚀停止层和层间介质牺牲层后B-B方向上的剖视图；
图5是图2所示结构在进行替代栅工艺后沿A-A方向上的剖视图；
图6是去除掉接触孔区域外的层间介质牺牲层后的结构示意图；
图7是沉积层间介质层，并进行第二平坦化处理后的结构示意图；
图8是去除掉接触孔区域内的层间介质牺牲层和接触刻蚀停止层后的结构示意图；
图9是在接触孔区域内沉积金属层后的结构示意图。
其中，1为半导体衬底，2为牺牲栅极区，3为鳍，4为接触刻蚀停止层，5为层间介质牺牲层，6为栅极介质层，7为栅极，8为层间介质层，9为金属层，10为接触孔，11为浅沟道隔离。
具体实施方式
下面结合附图说明根据本发明的具体实施方式。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明并不限于下面公开的具体实施例的限制。
对于FinFET或堆叠纳米环栅器件等三维器件，CONT制备工艺是实现其性能指标的关键之一；随着CONT 孔尺寸的减小，以及高深比的提高；使得CONT刻蚀工艺对源漏外延区域、侧墙、金属栅填充的选择比要求越来越高，而现有的CONT刻蚀工艺，在刻蚀过程中易对金属栅以及侧墙造成损失，从而导致栅到源漏的漏电，最终降低器件的性能。
为了克服上述技术问题，本发明提供了一种接触孔制备方法，利用层间介质牺牲层的预先淀积，完成替代栅工艺后，采用CONT层光刻板的反版和刻蚀工艺，将接触孔区域外的层间介质牺牲层去除掉，仅在接触孔区域内保留层间介质牺牲层；然后进行最终的层间介质层的淀积以及平坦化工艺，直到层间介质牺牲层露出，再对层间介质牺牲层，以及接触刻蚀停止层进行有针对性的选择性去除，在接触孔区域内填充相应金属层，即形成接触孔，在刻蚀过程中不会对金属栅以及侧墙等结构造成损失，同时，易实现对尺寸较小、高深比较高的接触孔的制备。
具体地，本发明所述的接触孔制备方法，如图1所示，包括以下步骤：
S1、提供半导体衬底1，并在半导体衬底1上形成牺牲栅极区2和源漏区，形成的具体结构参见图2和图3；
本步骤中，半导体衬底1可以为硅衬底、锗衬底、玻璃衬底、绝缘体上硅衬底、绝缘体上锗衬底等其中的一种；牺牲栅极区2可为多晶硅。
进一步地，在半导体衬底1上形成牺牲栅极区2和源漏区前，在衬底中形成浅沟道隔离11，浅沟道隔离11位于源漏区的外侧；其中，浅沟道隔离11可为氧化物，形成绝缘结构，所起的作用是与半导体衬底1隔离。
进一步地，在牺牲栅极区2的侧壁形成有侧墙，以保护栅极7在后续的操作过程中，不受干扰或不与相邻的结构发生反应。
在此，需要指出的是，可以通过多种方式来形成上述结构。如何形成上述结构并非本发明的主要特征所在，因此在本说明书中，只对其进行简要地介绍，以便本领域普通技术人员能够容易地实施本发明。本领域普通技术人员完全可以设想别的方式来制作上述结构。
S2、在已形成的结构上沉积接触刻蚀停止层4，以及在接触刻蚀停止层4上沉积层间介质牺牲层5；
本步骤中，可通过化学气相沉积等技术，如图4所示，在已形成的结构上先沉积一层接触刻蚀停止层4，以防止在后续刻蚀过程中源漏区和侧墙等结构损伤；其中，具体地，接触刻蚀停止层4为：SiN或Si3N4，接触刻蚀停止层4的层厚为：50至300nm；沉积以后，在接触刻蚀停止层4上沉积一层层间介质牺牲层5，其中，层间介质牺牲层5为碳基材料，优选地，可以为APF（非定型碳材料），而其沉积的厚度应足以埋入突出的牺牲栅极区2和源漏区。
S3、对层间介质牺牲层5，进行第一平坦化处理；并在去除牺牲栅极区2后，在栅极区域内依次形成栅极介质层6和栅极7；
本步骤中，可通过化学机械抛光等工艺对层间介质牺牲层5，进行第一平坦化处理，以露出牺牲栅极区2的顶部，之后可通过RIE（反应离子刻蚀）等工艺去除牺牲栅极区2，并进行替代栅工艺，即在栅极区域内依次形成栅极介质层6和栅极7，具体结构参见图5，栅极介质层6可为高介电常数层，其中，栅极介质层6优选HfO2（二氧化铪）、ZrO2（二氧化锆）、TiO2（二氧化钛）或Al2O3（三氧化二铝）等介电常数较高的材料；栅极7可为金属栅，具体地，栅极7可为TaN（氮化钽）、TiN(氮化钛)、TiAlC（碳铝钛）等满足要求的任一种或几种物质的叠层。
S4、去除接触孔区域外的层间介质牺牲层5，仅保留接触孔区域内的层间介质牺牲层5；并在已形成的结构上沉积层间介质层8；
本步骤中，如图6所示，采用光刻工艺去除接触孔区域外的层间介质牺牲层5，具体地，利用CONT光刻板的反版定义出光刻胶的图形，并采用刻蚀工艺将接触孔区域外的层间介质牺牲层5去除，仅保留接触孔区域内的层间介质牺牲层5；并按照工艺要求在已形成的结构上沉积层间介质层8；其中，优选地，层间介质层8为SiO2、BPSG或PSG中的任一种，其沉积的厚度应足以埋入突出的栅极7。
S5、对层间介质层8，进行第二平坦化处理；并去除接触孔区域内的层间介质牺牲层5和接触刻蚀停止层4；
本步骤中，可通过化学机械抛光等工艺对层间介质层8，进行第二平坦化处理，以将层间介质牺牲层5的顶部露出，具体结构参见图7，之后，可采用湿法腐蚀选择性去除接触孔区域内的层间介质牺牲层5，或者，还可以采用N2和H2体积比例为：1:5至10:1的等离子体对接触孔区域内的层间介质牺牲层5进行选择性去除；在选择性刻蚀过程中，仅会对接触孔区域内的层间介质牺牲层5进行有针对性的选择性刻蚀，不会去除掉其他结构，同时，易将接触孔区域内的所有层间介质牺牲层5清除完全，从而易实现高选择比的去除；并且，由于接触刻蚀停止层4的存在，可以确保不会对源漏区以及侧墙等结构造成损伤。
本步骤中，在去除掉层间介质牺牲层5后，可以采用湿法腐蚀选择性去除接触孔区域内的接触刻蚀停止层4，去除后的结构参见图8；其中，优选采用H3PO4溶液去除接触孔区域内的接触刻蚀停止层4；无论是对层间介质牺牲层5的去除，以及接触刻蚀停止层4的去除，均无须采用干法刻蚀工艺，降低器件制备成本。
S6、在接触孔区域内填充金属层9，形成接触孔10，具体结构参见图9。
本步骤中，金属层9可为钛、氮化钛、钨等材质，其层厚可根据实际工况设置。
下面给出本发明的一个具体实施例：
在硅衬底上通过外延生长形成鳍3，其中，鳍3的半导体材料包括Si；并进行离子注入。
在形成有鳍3的硅衬底上依次形成牺牲栅介质层和牺牲栅电极后，先通过印制平行的栅极线图案，并进行刻蚀，形成多晶硅材质的牺牲栅极区2。
沿牺牲栅极区2延伸方向，在牺牲栅极区2的两侧形成侧墙，侧墙的材质为SiO2。
通过化学气相沉积，在已形成的结构上先沉积一层材质为Si3N4的接触刻蚀停止层4，接触刻蚀停止层4的层厚为：100nm；并在接触刻蚀停止层4上沉积一层材质为碳基材料的层间介质牺牲层5，层间介质牺牲层5的高度高于突出的牺牲栅极区2和源漏区。
通过化学机械抛光工艺对层间介质牺牲层5进行平坦化，以露出牺牲栅极区2的顶部，之后通过RIE工艺去除牺牲栅极区2；依次形成HfO2材质的栅极介质层6，以及TaN材质的栅极7。
利用CONT光刻板的反版定义，并通过刻蚀工艺将接触孔区域外的层间介质牺牲层5去除，并在已形成的结构上沉积一层材质为SiO2的层间介质层8；层间介质层8的顶部高于突出的栅极7和源漏区。
通过化学机械抛光工艺对层间介质层8进行平坦化，以将层间介质牺牲层5的顶部露出，之后，采用N2和H2体积比例为：2:1的等离子体对接触孔区域内的层间介质牺牲层5进行选择性去除；并采用湿法腐蚀选择性去除接触孔区域内的接触刻蚀停止层4。
在接触孔区域内依次填充钛/氮化钛/钨的叠层，最终钛/氮化钛/钨叠层的高度应与层间介质层8的高度齐平。
综上所述，本发明提供的接触孔制备方法，在半导体衬底1上形成牺牲栅极区2和源漏区后，依次在已形成的结构上沉积接触刻蚀停止层4和层间介质牺牲层5，对层间介质牺牲层5进行第一平坦化处理，露出牺牲栅极区2的顶部后，进行替代栅工艺，之后利用CONT光刻的反版定义并刻蚀去除接触孔区域外的层间介质牺牲层5，之后按照工艺要求，对已形成的结构上沉积层间介质层8，并对层间介质层8进行第二平坦化处理，露出层间介质牺牲层5的顶部后，仅需将接触孔区域内的层间介质牺牲层5以及接触刻蚀停止层4进行选择性去除，就能够将接触孔区域内的二者去除完全，易实现对尺寸较小、高深比较高的接触孔10的制备；同时，由于接触刻蚀停止层4的存在，可以确保在刻蚀过程中不会对源漏区等结构造成损伤，从而确保器件性能。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种接触孔制备方法，其特征在于，包括以下步骤：
提供半导体衬底，并在所述半导体衬底上形成牺牲栅极区和源漏区；
在已形成的结构上沉积接触刻蚀停止层，以及在所述接触刻蚀停止层上沉积层间介质牺牲层；
对所述层间介质牺牲层，进行第一平坦化处理；并在去除所述牺牲栅极区后，在栅极区域内依次形成栅极介质层和栅极；
去除接触孔区域外的所述层间介质牺牲层，仅保留接触孔区域内的所述层间介质牺牲层；并在已形成的结构上沉积层间介质层，所述层间介质层为SiO2；
对所述层间介质层，进行第二平坦化处理；并去除所述接触孔区域内的所述层间介质牺牲层和接触刻蚀停止层；
在所述接触孔区域内填充金属层，形成接触孔。
2.根据权利要求1所述的接触孔制备方法，其特征在于，在所述半导体衬底上形成所述牺牲栅极区和源漏区前，在所述衬底中形成浅沟道隔离，所述浅沟道隔离位于所述源漏区的外侧。
3.根据权利要求2所述的接触孔制备方法，其特征在于，所述接触刻蚀停止层为：SiN或Si3N4，所述接触刻蚀停止层的层厚为：50至300nm。
4.根据权利要求2所述的接触孔制备方法，其特征在于，所述层间介质牺牲层为碳基材料。
5.根据权利要求2所述的接触孔制备方法，其特征在于，采用光刻和刻蚀工艺去除接触孔区域外的所述层间介质牺牲层。
6.根据权利要求2所述的接触孔制备方法，其特征在于，采用湿法腐蚀去除所述接触孔区域内的所述层间介质牺牲层。
7.根据权利要求2所述的接触孔制备方法，其特征在于，采用N2和H2的等离子体去除所述接触孔区域内的所述层间介质牺牲层；其中，N2和H2的体积比例为：1:5至10:1。
8.根据权利要求2所述的接触孔制备方法，其特征在于，采用湿法腐蚀去除所述接触孔区域内的所述接触刻蚀停止层。
9.根据权利要求8所述的接触孔制备方法，其特征在于，采用H3PO4溶液去除所述接触孔区域内的所述接触刻蚀停止层。
CN201910992197.4A 2019-10-18 2019-10-18 一种接触孔制备方法 Active CN110634801B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910992197.4A CN110634801B (zh) 2019-10-18 2019-10-18 一种接触孔制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910992197.4A CN110634801B (zh) 2019-10-18 2019-10-18 一种接触孔制备方法

Publications (2)

Publication Number Publication Date
CN110634801A CN110634801A (zh) 2019-12-31
CN110634801B true CN110634801B (zh) 2022-04-22

Family

ID=68976600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910992197.4A Active CN110634801B (zh) 2019-10-18 2019-10-18 一种接触孔制备方法

Country Status (1)

Country Link
CN (1) CN110634801B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786446A (zh) * 2021-01-22 2021-05-11 上海华虹宏力半导体制造有限公司 半导体结构的制备方法
CN113327889B (zh) * 2021-05-28 2023-09-29 上海华力微电子有限公司 与非型闪存器件的接触孔制造方法
CN113471172B (zh) * 2021-07-20 2024-01-23 福建省晋华集成电路有限公司 金属互连结构及其制备方法、半导体器件
CN116190314B (zh) * 2023-04-28 2023-09-12 合肥晶合集成电路股份有限公司 一种半导体结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545188A (zh) * 2012-07-13 2014-01-29 中国科学院微电子研究所 半导体器件制造方法
CN104576382A (zh) * 2013-10-14 2015-04-29 中国科学院微电子研究所 一种非对称FinFET结构及其制造方法
CN108962817A (zh) * 2017-05-22 2018-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109585294A (zh) * 2017-09-29 2019-04-05 台湾积体电路制造股份有限公司 Finfet器件、半导体器件及其形成方法
CN109841507A (zh) * 2017-11-24 2019-06-04 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890318B2 (en) * 2011-04-15 2014-11-18 International Business Machines Corporation Middle of line structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545188A (zh) * 2012-07-13 2014-01-29 中国科学院微电子研究所 半导体器件制造方法
CN104576382A (zh) * 2013-10-14 2015-04-29 中国科学院微电子研究所 一种非对称FinFET结构及其制造方法
CN108962817A (zh) * 2017-05-22 2018-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109585294A (zh) * 2017-09-29 2019-04-05 台湾积体电路制造股份有限公司 Finfet器件、半导体器件及其形成方法
CN109841507A (zh) * 2017-11-24 2019-06-04 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
CN110634801A (zh) 2019-12-31

Similar Documents

Publication Publication Date Title
CN110634801B (zh) 一种接触孔制备方法
US8563373B2 (en) Semiconductor device having vertical channels and method of manufacturing the same
US9543308B2 (en) Semiconductor device
KR100605104B1 (ko) 핀-펫 소자 및 그 제조 방법
KR102209949B1 (ko) 반도체 구조물 커팅 프로세스 및 그로 인하여 형성된 구조물
US20240014294A1 (en) Semiconductor device
TWI659514B (zh) 半導體裝置及其製造方法
TWI621266B (zh) 半導體元件及其製造方法
US10978341B2 (en) Contact openings and methods forming same
US10460995B2 (en) Method of manufacture of a FinFET device
TWI620250B (zh) 保護溝渠側壁以形成選擇性磊晶半導體材料
CN111415861A (zh) 形成图案的方法和使用该方法制造半导体装置的方法
TW202006827A (zh) 半導體元件及其製程方法
TW202017180A (zh) 積體電路裝置
WO2023040071A1 (zh) 半导体结构及其制造方法
CN111081546A (zh) 半导体结构及其形成方法
CN110556338B (zh) 半导体器件及其形成方法
US8178408B2 (en) Methods of manufacturing charge trap-type non-volatile memory devices
CN111146089B (zh) 一种鳍状结构、半导体器件及其制备方法
CN110896034B (zh) 一种鳍状结构及半导体器件的制备方法
KR100732269B1 (ko) 반도체 소자 및 그의 제조 방법
US20240136393A1 (en) Capacitor structure and semiconductor device including the capacitor structure
JP2024061654A (ja) キャパシタ構造物、及び当該キャパシタ構造物を含む半導体装置
TW201503263A (zh) 半導體結構及其製作方法
CN113451131A (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant