CN113471172B - 金属互连结构及其制备方法、半导体器件 - Google Patents
金属互连结构及其制备方法、半导体器件 Download PDFInfo
- Publication number
- CN113471172B CN113471172B CN202110819492.7A CN202110819492A CN113471172B CN 113471172 B CN113471172 B CN 113471172B CN 202110819492 A CN202110819492 A CN 202110819492A CN 113471172 B CN113471172 B CN 113471172B
- Authority
- CN
- China
- Prior art keywords
- contact hole
- layer
- stop layer
- etching stop
- diffusion barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 63
- 239000002184 metal Substances 0.000 title claims abstract description 63
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 239000010410 layer Substances 0.000 claims abstract description 267
- 238000005530 etching Methods 0.000 claims abstract description 82
- 230000004888 barrier function Effects 0.000 claims abstract description 65
- 238000009792 diffusion process Methods 0.000 claims abstract description 58
- 239000011241 protective layer Substances 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 230000000149 penetrating effect Effects 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims description 33
- 238000002955 isolation Methods 0.000 claims description 22
- 229910052721 tungsten Inorganic materials 0.000 claims description 15
- 239000010937 tungsten Substances 0.000 claims description 15
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 2
- 230000007704 transition Effects 0.000 abstract description 14
- 238000000034 method Methods 0.000 description 17
- 238000005137 deposition process Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 239000011148 porous material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- QDWJUBJKEHXSMT-UHFFFAOYSA-N boranylidynenickel Chemical compound [Ni]#B QDWJUBJKEHXSMT-UHFFFAOYSA-N 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229940104869 fluorosilicate Drugs 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- -1 tungsten nitride Chemical class 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请提供一种金属互连结构及其制备方法、半导体器件,该金属互连结构包括依次叠层设置的衬底、刻蚀停止层和保护层;贯穿所述保护层和所述刻蚀停止层的接触孔;其中,所述接触孔包括贯穿所述保护层并延伸至所述刻蚀停止层内的第一部分,以及设置于所述刻蚀停止层内并与所述接触孔的第一部分连接的第二部分;所述接触孔的第一部分的侧壁相对于所述接触孔底部的倾斜角小于所述接触孔的第二部分的侧壁相对于所述接触孔底部的倾斜角;覆盖所述接触孔侧壁和底部的扩散阻挡层。所述接触孔的第一部分和第二部分的连接处位于所述刻蚀停止层处,过渡平缓,不会形成尖锐的角,扩散阻挡层的覆盖性较好,大大减少了互连结构之间的短路问题。
Description
技术领域
本申请涉及半导体器件技术领域,具体涉及一种金属互连结构及其制备方法、半导体器件。
背景技术
在半导体器件的后段制程(Back End of Line,BEOL)中,需要在半导体器件层之上形成若干层金属互连线以及连接不同层的金属互连线之间的接触插塞,以将半导体器件的电极引出。随着芯片特征尺寸的不断缩小,后道互连技术显得愈来愈重要;通孔钨塞沉积便是其中关键的一种互连技术。在0.25微米或以上的技术,通常通孔钨塞的制成次序是这样:先在介质层上形成接触孔,并在接触孔内沉积阻挡层金属(如TiN),然后沉积钨,最后用回刻(etch back)或化学机械抛光(Chemical Mechanical Polishing,CMP)除去多余的W和TiN,只留下通孔中的W和TiN。阻挡层金属的作用主要是阻止钨沉积时源气体(如WF6)对接触孔侧壁的介质的刻蚀。
由于接触孔的形成工艺,导致接触孔具有上部分孔径大,下部分孔径小的特点,如果接触孔的上部分和下部分的转折处位于两种介质膜层的交界处或较薄的介质层位置处,那么介质层材料的差异导致该转折处形成的肩部比较尖锐,导致阻挡层金属在该转折处的覆盖率较低,这样在沉积金属钨时,由于WF6等源气体对介质层有严重的刻蚀作用,WF6等源气体会对转折处形成的肩部进行刻蚀,导致接触孔电阻偏高,严重时会导致互连件之间短路或其他副作用。
发明内容
针对上述问题,本申请提供了一种金属互连结构及其制备方法、半导体器件,解决了现有技术中互连结构的接触孔转折处阻挡层覆盖率较差的技术问题。
第一方面,本申请提供一种金属互连结构,包括:
依次叠层设置的衬底、刻蚀停止层和保护层;
贯穿所述保护层和所述刻蚀停止层的接触孔;其中,所述接触孔包括贯穿所述保护层并延伸至所述刻蚀停止层内的第一部分,以及设置于所述刻蚀停止层内并与所述接触孔的第一部分连接的第二部分;所述接触孔的第一部分的侧壁相对于所述接触孔底部的倾斜角小于所述接触孔的第二部分的侧壁相对于所述接触孔底部的倾斜角;
覆盖所述接触孔侧壁和底部的扩散阻挡层;
填充于所述接触孔内的导电层。
根据本申请的实施例,可选地,上述金属互连结构中,所述刻蚀停止层包括沿远离所述衬底的方向依次叠层设置的多层停止层。
根据本申请的实施例,可选地,上述金属互连结构中,所述接触孔的第一部分和所述接触孔的第二部分的连接处具有一肩部;
其中,所述肩部位于所述刻蚀停止层的第二层或第三层内。
根据本申请的实施例,可选地,上述金属互连结构中,所述肩部与所述刻蚀停止层远离所述衬底的表面的距离大于预设距离。
根据本申请的实施例,可选地,上述金属互连结构中,所述扩散阻挡层在所述接触孔的第一部分和第二部分的连接处的厚度小于其在所述接触孔的第一部分的侧壁以及在所述接触孔的第二部分的侧壁的厚度。
根据本申请的实施例,可选地,上述金属互连结构中,所述扩散阻挡层在所述接触孔底部的厚度大于所述扩散阻挡层在所述接触孔侧壁的厚度。
根据本申请的实施例,可选地,上述金属互连结构中,还包括:位于所述刻蚀停止层和所述保护层之间的隔离层;
其中,所述刻蚀停止层和所述保护层的厚度均大于所述隔离层的厚度,所述接触孔的第一部分还贯穿所述隔离层。
根据本申请的实施例,可选地,上述金属互连结构中,所述刻蚀停止层的致密度高于所述隔离层和所述保护层。
根据本申请的实施例,可选地,上述金属互连结构中,所述刻蚀停止层的材料包括掺碳的氮化硅。
根据本申请的实施例,可选地,上述金属互连结构中,所述保护层的材料包括低k材料。
第二方面,本申请提供一种金属互连结构的制备方法,包括:
提供衬底;
在所述衬底上方依次形成刻蚀停止层和保护层;
形成贯穿所述保护层和所述刻蚀停止层的接触孔;其中,所述接触孔包括贯穿所述保护层并延伸至所述刻蚀停止层内的第一部分,以及设置于所述刻蚀停止层内并与所述接触孔的第一部分连接的第二部分;所述接触孔的第一部分的侧壁相对于所述接触孔底部的倾斜角小于所述接触孔的第二部分的侧壁相对于所述接触孔底部的倾斜角;
形成覆盖所述接触孔侧壁和底部的扩散阻挡层;
形成填充于所述接触孔内的导电层。
第三方面,本申请提供一种半导体器件,包括至少一个如第一方面中任一项所述的金属互连结构或者利用如第二方面中所述的制备方法所制备的金属互连结构。
与现有技术相比,上述方案中的一个或多个实施例可以具有如下优点或有益效果:
本申请提供一种金属互连结构及其制备方法、半导体器件,该金属互连结构包括依次叠层设置的衬底、刻蚀停止层和保护层;贯穿所述保护层和所述刻蚀停止层的接触孔;其中,所述接触孔包括贯穿所述保护层并延伸至所述刻蚀停止层内的第一部分,以及设置于所述刻蚀停止层内并与所述接触孔的第一部分连接的第二部分;所述接触孔的第一部分的侧壁相对于所述接触孔底部的倾斜角小于所述接触孔的第二部分的侧壁相对于所述接触孔底部的倾斜角;覆盖所述接触孔侧壁和底部的扩散阻挡层;填充于所述接触孔内的导电层。由于所述接触孔包括所述接触孔包括贯穿所述保护层并延伸至所述刻蚀停止层内的第一部分,以及设置于所述刻蚀停止层内并与所述接触孔的第一部分连接的第二部分,即所述接触孔的第一部分和第二部分的连接处位于所述刻蚀停止层处,过渡平缓,不会形成尖锐的角,扩散阻挡层的覆盖性较好,大大减少了互连结构之间的短路问题。
附图说明
附图是用来提供对本申请的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本申请,但并不构成对本申请的限制。在附图中:
图1是本申请一示例性实施例示出的一种金属互连结构的剖面结构示意图;
图2是本申请一示例性实施例示出的另一种金属互连结构的剖面结构示意图;
图3是本申请一示例性实施例示出的另一种金属互连结构的剖面结构示意图;
图4是本申请一示例性实施例示出的另一种金属互连结构的剖面结构示意图;
图5是本申请一示例性实施例示出的一种金属互连结构的制备方法流程示意图;
图6是本申请一示例性实施例示出的一种金属互连结构的制备方法的相关步骤形成的第一中间结构的剖面结构示意图;
图7是本申请一示例性实施例示出的一种金属互连结构的制备方法的相关步骤形成的第二中间结构的剖面结构示意图;
图8是本申请一示例性实施例示出的一种金属互连结构的制备方法的相关步骤形成的第三中间结构的剖面结构示意图;
在附图中,相同的部件使用相同的附图标记,附图并未按照实际的比例绘制;
其中,附图标记如下:
101-衬底;102-刻蚀停止层;103-保护层;104-接触孔;1041-接触孔的第一部分;1042-接触孔的第一部分;105-扩散阻挡层;106-导电层;201-衬底;202-刻蚀停止层;203-隔离层;204-保护层;205-接触孔;2051-接触孔的第一部分;2052-接触孔的第二部分;206-扩散阻挡层;207-导电层。
具体实施方式
以下将结合附图及实施例来详细说明本申请的实施方式,借此对本申请如何应用技术手段来解决技术问题,并达到相应技术效果的实现过程能充分理解并据以实施。本申请实施例以及实施例中的各个特征,在不相冲突前提下可以相互结合,所形成的技术方案均在本申请的保护范围之内。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应理解,尽管可使用术语“第一”、“第二”、“第三”等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本申请教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
应理解,空间关系术语例如“在...上方”、位于...上方”、“在...下方”、“位于...下方”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下方”的元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下方”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述本申请的实施例。这样,可以预期由于例如制备技术和/或容差导致的从所示形状的变化。因此,本申请的实施例不应当局限于在此所示的区的特定形状,而是包括由于例如制备导致的形状偏差。
为了彻底理解本申请,将在下列的描述中提出详细的结构以及步骤,以便阐释本申请提出的技术方案。本申请的较佳实施例详细描述如下,然而除了这些详细描述外,本申请还可以具有其他实施方式。
实施例一
如图1所示,本申请实施例提供一种金属互连结构,包括:衬底101、刻蚀停止层102、保护层103、接触孔104、扩散阻挡层105和导电层106。
刻蚀停止层102位于衬底101上方。刻蚀停止层102用于防止接触孔104刻蚀过程中的过度刻蚀,避免过度刻蚀对接触孔104下方的部件造成损坏。
刻蚀停止层102的材料包括掺碳的氮化硅(NDC)。
刻蚀停止层102包括沿远离衬底101的方向依次叠层设置的多层停止层。
除此之外,刻蚀停止层102还具备阻挡作用,用于防止不需要的元素(例如,铜、钨等)扩散到其上面的保护层103中。
保护层103位于刻蚀停止层102上方,保护层103的材料包括低k材料。其中,低k材料包括氟硅酸盐玻璃(FSG)。低k材料为介电常数小于或等于3的介质材料,低k材料形成的保护层103可以实现降低寄生电容、降低功耗的目的。
接触孔104贯穿保护层103和刻蚀停止层102;其中,接触孔104包括贯穿保护层103并延伸至刻蚀停止层102内的第一部分1041,以及设置于刻蚀停止层102内并与接触孔104的第一部分1041连接的第二部分1042;接触孔104的第一部分1041的侧壁相对于接触孔104底部的倾斜角小于接触孔104的第二部分1042的侧壁相对于接触孔104底部的倾斜角。
可以理解为,接触孔104的第一部分1041的平均孔径大于接触孔104的第二部分1042的平均孔径。
根据实际需求,接触孔104可以向下延伸至衬底101内。
接触孔104的第一部分1041和接触孔104的第二部分1042的连接处具有一肩部(接触孔104的转折点),且肩部位于刻蚀停止层102的第二层(如图1所示)或第三层(如图2所示)内。
上述肩部与刻蚀停止层102远离衬底101的表面的距离大于预设距离。
本实施例中,接触孔104的第一部分1041和接触孔104的第二部分1042的连接处位于刻蚀停止层102深处,远离了两种介质层的交界处,过渡比较平缓,不会形成尖锐的角。
扩散阻挡层105覆盖接触孔104侧壁和底部。扩散阻挡层105用于防止金属原子扩散到其它层中,扩散阻挡层105的材料包括但不限于钽、氮化钽、钛、氮化钛、钌、钴、镍、镍硼(NiB)和氮化钨中的至少一种。
由于接触孔104的第一部分1041和接触孔104的第二部分1042的连接处过渡比较平缓,所以扩散阻挡层105在该连接处的覆盖性比较好,不会暴露其下方的刻蚀停止层102,所以在后续导电层106形成过程中,源气体不会对刻蚀停止层102进行刻蚀,大大减少了互连结构之间的短路问题。
扩散阻挡层105在接触孔104的第一部分1041和第二部分1042的连接处的厚度小于其在接触孔104的第一部分1041的侧壁以及在接触孔104的第二部分1042的侧壁的厚度。
本实施例中,虽然接触孔104的第一部分1041和接触孔104的第二部分1042的连接处过渡比较平缓,不会形成尖锐的角,但是由于PECVD等沉积工艺的原因,第一部分1041和第二部分连接处形成的扩散阻挡层105的厚度比其它位置薄,但是也足够覆盖住该连接处(肩部),不会暴露其下方的刻蚀停止层102。
扩散阻挡层105在接触孔104底部的厚度大于扩散阻挡层105在接触孔104侧壁的厚度。
同样的,由于PECVD等沉积工艺的原因,接触孔104底部位置处的扩散阻挡层105的厚度比其它位置厚。
导电层106填充于接触孔104内,导电层106作为该金属互连结构的主要导电部件,导电层106的材料包括钨(W)。
本申请提供一种金属互连结构,包括依次叠层设置的衬底101、刻蚀停止层102和保护层103;贯穿保护层103和刻蚀停止层102的接触孔104;其中,接触孔104包括贯穿保护层103并延伸至刻蚀停止层102内的第一部分1041,以及设置于刻蚀停止层102内并与接触孔104的第一部分1041连接的第二部分1042;接触孔104的第一部分1041的侧壁相对于接触孔104底部的倾斜角小于接触孔104的第二部分1042的侧壁相对于接触孔104底部的倾斜角;覆盖接触孔104侧壁和底部的扩散阻挡层105;填充于接触孔104内的导电层106。由于接触孔104包括贯穿保护层103的第一部分1041,以及设置于刻蚀停止层102内并与接触孔104的第一部分1041连接的第二部分1042,即接触孔104的第一部分1041和第二部分1042的连接处位于刻蚀停止层102处,过渡平缓,不会形成尖锐的角,扩散阻挡层105的覆盖性较好,大大减少了互连结构之间的短路问题。
实施例二
如图3所示,本申请实施例提供一种金属互连结构,包括:衬底201、刻蚀停止层202、隔离层203、保护层204、接触孔205、扩散阻挡层206和导电层207。
刻蚀停止层202位于衬底201上方,刻蚀停止层202用于防止接触孔205刻蚀过程中的过度刻蚀,避免过度刻蚀对接触孔205下方的部件造成损坏。
刻蚀停止层202的材料包括掺碳的氮化硅(NDC)。
刻蚀停止层202包括沿远离衬底201的方向依次叠层设置的多层停止层。
除此之外,刻蚀停止层202还具备阻挡作用,用于防止不需要的元素(例如,铜、钨等)扩散到其上面的保护层204中。
隔离层203位于刻蚀停止层202上方。
隔离层203的材料包括正硅酸乙酯(TEOS)。
TEOS的表面迁移率大,可避免低密度其与或空洞的产生,可覆盖高宽比较大的互连结构之间的空间。
保护层204位于隔离层203上方,保护层204的材料包括低k材料。其中,低k材料包括氟硅酸盐玻璃(FSG)。低k材料为介电常数小于或等于3的介质材料,低k材料形成的保护层204可以实现降低寄生电容、降低功耗的目的。
其中,刻蚀停止层202和保护层204的厚度均大于隔离层203的厚度。
接触孔205贯穿保护层204和刻蚀停止层202;其中,接触孔205包括贯穿保护层204和隔离层203至刻蚀停止层202内的第一部分2051,以及设置于刻蚀停止层202内并与接触孔205的第一部分2051连接的第二部分2052;接触孔205的第一部分2051的侧壁相对于接触孔205底部的倾斜角小于接触孔205的第二部分2052的侧壁相对于接触孔205底部的倾斜角。
可以理解为,接触孔205的第一部分2051的孔径大于接触孔205的第二部分2052的孔径。
根据实际需求,接触孔205可以向下延伸至衬底201内。
刻蚀停止层202的致密度高于隔离层203和保护层204,所以如果接触孔205的第一部分2051和接触孔205的第二部分2052的连接处位于刻蚀停止层202位置处的话,该连接处会异常尖锐。
本实施例中,接触孔205的第一部分2051和接触孔205的第二部分2052的连接处具有一肩部(接触孔205的转折点),且肩部位于刻蚀停止层202的第二层(如图3所示)或第三层(如图4所示)内。
肩部与刻蚀停止层202远离衬底201的表面的距离大于预设距离。
接触孔205的第一部分2051和接触孔205的第二部分2052的连接处位于刻蚀停止层202深处,远离了两种介质层的交界处并原理了隔离层203,过渡比较平缓,不会形成尖锐的角。
扩散阻挡层206覆盖接触孔205侧壁和底部。扩散阻挡层206用于防止金属原子扩散到其它层中,扩散阻挡层206的材料包括但不限于钽、氮化钽、钛、氮化钛、钌、钴、镍、镍硼(NiB)和氮化钨中的至少一种。
由于接触孔205的第一部分2051和接触孔205的第二部分2052的连接处过渡比较平缓,所以扩散阻挡层206在该连接处的覆盖性比较好,不会暴露其下方的刻蚀停止层202,所以在后续导电层207形成过程中,源气体不会对刻蚀停止层202进行刻蚀,大大减少了互连结构之间的短路问题。
扩散阻挡层206在接触孔205的第一部分2051和第二部分2052的连接处的厚度小于其在接触孔205的第一部分2051的侧壁以及在接触孔205的第二部分2052的侧壁的厚度。
虽然接触孔205的第一部分2051和接触孔205的第二部分2052的连接处过渡比较平缓,不会形成尖锐的角,但是由于PECVD等沉积工艺的原因,在第一部分2051和第二部分2052连接处形成的扩散阻挡层206的厚度比其它位置薄,但是也足够覆盖住该连接处(肩部),不会暴露其下方的刻蚀停止层202。
扩散阻挡层206在接触孔205底部的厚度大于扩散阻挡层206在接触孔205侧壁的厚度。
同样的,由于PECVD等沉积工艺的原因,接触孔205底部位置处的扩散阻挡层206的厚度比其它位置厚。
导电层207填充于接触孔205内,导电层207作为该金属互连结构的主要导电部件,导电层207的材料包括钨(W)。
本申请提供一种金属互连结构,包括依次叠层设置的衬底201、刻蚀停止层202、隔离层203和保护层204;贯穿保护层204、隔离层203和刻蚀停止层202的接触孔205;其中,接触孔205包括贯穿保护层204和隔离层203并延伸至刻蚀停止层202内的第一部分2051,以及设置于刻蚀停止层202内并与接触孔205的第一部分2051连接的第二部分2052;接触孔205的第一部分2051的侧壁相对于接触孔205底部的倾斜角小于接触孔205的第二部分2052的侧壁相对于接触孔205底部的倾斜角;覆盖接触孔205侧壁和底部的扩散阻挡层206;填充于接触孔205内的导电层207。由于接触孔205包括贯穿保护层204和隔离层203并延伸至刻蚀停止层202内的第一部分2051,以及设置于刻蚀停止层202内并与接触孔205的第一部分2051连接的第二部分2052,即接触孔205的第一部分2051和第二部分2052的连接处位于刻蚀停止层202处,过渡平缓,不会形成尖锐的角,扩散阻挡层206的覆盖性较好,大大减少了互连结构之间的短路问题。
实施例三
在实施例一或实施例二的基础上,本实施例提供一种金属互连结构的制备方法。图5是本申请实施例示出的一种金属互连结构的制备方法流程示意图。图6-图8是本申请实施例示出的一种金属互连结构的制备方法的相关步骤形成的剖面结构示意图。下面,参照图5和图6-图8来描述本申请实施例提出的金属互连结构的制备方法一个示例性方法的详细步骤。
如图5所示,本实施例的金属互连结构的制备方法,包括如下步骤:
步骤S110:提供衬底101。
步骤S120:如图6所示,在衬底101上方依次形成刻蚀停止层102和保护层103。
刻蚀停止层102位于衬底101上方。刻蚀停止层102用于防止后续接触孔刻蚀过程中的过度刻蚀,避免过度刻蚀对接触孔下方的部件造成损坏。
刻蚀停止层102的材料包括掺碳的氮化硅(NDC)。
刻蚀停止层102包括沿远离衬底101的方向依次叠层设置的多层停止层。
除此之外,刻蚀停止层102还具备阻挡作用,用于防止不需要的元素(例如,铜、钨等)扩散到其上面的保护层103中。
保护层103位于刻蚀停止层102上方,保护层103的材料包括低k材料。其中,低k材料包括氟硅酸盐玻璃(FSG)。低k材料为介电常数小于或等于3的介质材料,低k材料形成的保护层103可以实现降低寄生电容、降低功耗的目的。
除此之外,还可以在刻蚀停止层102与保护层103之间形成隔离层,该隔离层的表面迁移率大,可避免低密度其与或空洞的产生,可覆盖高宽比较大的互连结构之间的空间。
步骤S130:如图7所示,形成贯穿保护层103和刻蚀停止层102的接触孔104;其中,接触孔104包括贯穿保护层103并延伸至刻蚀停止层102内的第一部分1041,以及设置于刻蚀停止层102内并与接触孔104的第一部分1041连接的第二部分1042;接触孔104的第一部分1041的侧壁相对于接触孔104底部的倾斜角小于接触孔104的第二部分1042的侧壁相对于接触孔104底部的倾斜角。
可以理解为,接触孔104的第一部分1041的平均孔径大于接触孔104的第二部分1042的平均孔径。
根据实际需求,接触孔104可以向下延伸至衬底101内。
接触孔104的第一部分1041和接触孔104的第二部分1042的连接处具有一肩部(接触孔104的转折点),且肩部位于刻蚀停止层102的第二层或第三层内。
上述肩部与刻蚀停止层102远离衬底101的表面的距离大于预设距离。
本实施例中,接触孔104的第一部分1041和接触孔104的第二部分1042的连接处位于刻蚀停止层102深处,远离了两种介质层的交界处,过渡比较平缓,不会形成尖锐的角。
步骤S140:如图8所示,形成覆盖接触孔104侧壁和底部的扩散阻挡层105。
扩散阻挡层105覆盖接触孔104侧壁和底部。扩散阻挡层105用于防止金属原子扩散到其它层中,扩散阻挡层105的材料包括但不限于钽、氮化钽、钛、氮化钛、钌、钴、镍、镍硼(NiB)和氮化钨中的至少一种。
由于接触孔104的第一部分1041和接触孔104的第二部分1042的连接处过渡比较平缓,所以扩散阻挡层105在该连接处的覆盖性比较好,不会暴露其下方的刻蚀停止层102,所以在后续导电层106形成过程中,源气体不会对刻蚀停止层102进行刻蚀,大大减少了互连结构之间的短路问题。
扩散阻挡层105在接触孔104的第一部分1041和第二部分1042的连接处的厚度小于其在接触孔104的第一部分1041的侧壁以及在接触孔104的第二部分1042的侧壁的厚度,即扩散阻挡层105在第一部分1041和第二部分1042的连接处的厚度最薄。
本实施例中,虽然接触孔104的第一部分1041和接触孔104的第二部分1042的连接处过渡比较平缓,不会形成尖锐的角,但是由于PECVD等沉积工艺的原因,第一部分1041和第二部分连接处形成的扩散阻挡层105的厚度比其它位置薄,但是也足够覆盖住该连接处(肩部),不会暴露其下方的刻蚀停止层102。
扩散阻挡层105在接触孔104底部的厚度大于扩散阻挡层105在接触孔104侧壁的厚度。
同样的,由于PECVD等沉积工艺的原因,接触孔104底部位置处的扩散阻挡层105的厚度比其它位置厚。
步骤S150:形成填充于接触孔104内的导电层106。
导电层106填充于接触孔104内,导电层106作为该金属互连结构的主要导电部件,导电层106的材料包括钨(W)。
本申请提供一种金属互连结构的制备方法,包括提供衬底101;在衬底101上方依次形成刻蚀停止层102和保护层103;形成贯穿保护层103和刻蚀停止层102的接触孔104;其中,接触孔104包括贯穿保护层103并延伸至刻蚀停止层102内的第一部分1041,以及设置于刻蚀停止层102内并与接触孔104的第一部分1041连接的第二部分1042;接触孔104的第一部分1041的侧壁相对于接触孔104底部的倾斜角小于接触孔104的第二部分1042的侧壁相对于接触孔104底部的倾斜角;形成覆盖接触孔104侧壁和底部的扩散阻挡层105;形成填充于接触孔104内的导电层106。由于接触孔104包括贯穿保护层103的第一部分1041,以及设置于刻蚀停止层102内并与接触孔104的第一部分1041连接的第二部分1042,即接触孔104的第一部分1041和第二部分1042的连接处位于刻蚀停止层102处,过渡平缓,不会形成尖锐的角,扩散阻挡层105的覆盖性较好,大大减少了互连结构之间的短路问题。
实施例四
在实施例一或实施例二的基础上,本实施例提供一种半导体器件,包括至少一个如实施例一或实施例二中所述的金属互连结构。
所述半导体器件还包括设置在衬底中的晶体管等有源结构,所述金属互连结构与所述晶体管的源漏极接触。
虽然本申请所公开的实施方式如上,但所述的内容只是为了便于理解本申请而采用的实施方式,并非用以限定本申请。任何本申请所属技术领域内的技术人员,在不脱离本申请所公开的精神和范围的前提下,可以在实施的形式上及细节上作任何的修改与变化,但本申请的保护范围,仍须以所附的权利要求书所界定的范围为准。
Claims (11)
1.一种金属互连结构,其特征在于,包括:
依次叠层设置的衬底、刻蚀停止层和保护层;
贯穿所述保护层和所述刻蚀停止层的接触孔;其中,所述接触孔包括贯穿所述保护层并延伸至所述刻蚀停止层内的第一部分,以及设置于所述刻蚀停止层内并与所述接触孔的第一部分连接的第二部分;所述接触孔的第一部分的侧壁相对于所述接触孔底部的倾斜角小于所述接触孔的第二部分的侧壁相对于所述接触孔底部的倾斜角;
覆盖所述接触孔侧壁和底部的扩散阻挡层;
填充于所述接触孔内的导电层,所述导电层的材料包括:钨;
所述接触孔的第一部分和所述接触孔的第二部分的连接处具有一肩部;
其中,所述刻蚀停止层包括多层停止层,所述肩部位于所述多层停止层的第二层或第三层内。
2.根据权利要求1所述的金属互连结构,其特征在于,所述多层停止层沿远离所述衬底的方向依次叠层设置。
3.根据权利要求2所述的金属互连结构,其特征在于,所述肩部与所述刻蚀停止层远离所述衬底的表面的距离大于预设距离。
4.根据权利要求1所述的金属互连结构,其特征在于,所述扩散阻挡层在所述接触孔的第一部分和第二部分的连接处的厚度小于其在所述接触孔的第一部分的侧壁以及在所述接触孔的第二部分的侧壁的厚度。
5.根据权利要求1所述的金属互连结构,其特征在于,所述扩散阻挡层在所述接触孔底部的厚度大于所述扩散阻挡层在所述接触孔侧壁的厚度。
6.根据权利要求1所述的金属互连结构,其特征在于,还包括:位于所述刻蚀停止层和所述保护层之间的隔离层;
其中,所述刻蚀停止层和所述保护层的厚度均大于所述隔离层的厚度,所述接触孔的第一部分还贯穿所述隔离层。
7.根据权利要求6所述的金属互连结构,其特征在于,所述刻蚀停止层的致密度高于所述隔离层和所述保护层。
8.根据权利要求1所述的金属互连结构,其特征在于,所述刻蚀停止层的材料包括掺碳的氮化硅。
9.根据权利要求1所述的金属互连结构,其特征在于,所述保护层的材料包括低k材料。
10.一种金属互连结构的制备方法,其特征在于,包括:
提供衬底;
在所述衬底上方依次形成刻蚀停止层和保护层;
形成贯穿所述保护层和所述刻蚀停止层的接触孔;其中,所述接触孔包括贯穿所述保护层并延伸至所述刻蚀停止层内的第一部分,以及设置于所述刻蚀停止层内并与所述接触孔的第一部分连接的第二部分;所述接触孔的第一部分的侧壁相对于所述接触孔底部的倾斜角小于所述接触孔的第二部分的侧壁相对于所述接触孔底部的倾斜角;
在所述接触孔的第一部分和所述接触孔的第二部分的连接处获得一肩部;
其中,所述肩部位于所述刻蚀停止层的第二层或第三层内;
形成覆盖所述接触孔侧壁和底部的扩散阻挡层;
形成填充于所述接触孔内的导电层。
11.一种半导体器件,其特征在于,包括至少一个如权利要求1至9中任一项所述的金属互连结构或者利用如权利要求10所述的制备方法所制备的金属互连结构。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410121446.3A CN117855186A (zh) | 2021-07-20 | 2021-07-20 | 金属互连结构及半导体器件 |
CN202110819492.7A CN113471172B (zh) | 2021-07-20 | 2021-07-20 | 金属互连结构及其制备方法、半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110819492.7A CN113471172B (zh) | 2021-07-20 | 2021-07-20 | 金属互连结构及其制备方法、半导体器件 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410121446.3A Division CN117855186A (zh) | 2021-07-20 | 2021-07-20 | 金属互连结构及半导体器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113471172A CN113471172A (zh) | 2021-10-01 |
CN113471172B true CN113471172B (zh) | 2024-01-23 |
Family
ID=77881268
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110819492.7A Active CN113471172B (zh) | 2021-07-20 | 2021-07-20 | 金属互连结构及其制备方法、半导体器件 |
CN202410121446.3A Pending CN117855186A (zh) | 2021-07-20 | 2021-07-20 | 金属互连结构及半导体器件 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410121446.3A Pending CN117855186A (zh) | 2021-07-20 | 2021-07-20 | 金属互连结构及半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN113471172B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030000118A (ko) * | 2001-06-22 | 2003-01-06 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
KR20050009936A (ko) * | 2003-07-18 | 2005-01-26 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속 배선 형성 방법 |
CN1767171A (zh) * | 2004-10-14 | 2006-05-03 | 三星电子株式会社 | 刻蚀停止结构及制造方法,以及半导体器件及制造方法 |
CN102099914A (zh) * | 2008-06-11 | 2011-06-15 | 科洛司科技有限公司 | Cmos图像传感器的制造方法 |
CN110634801A (zh) * | 2019-10-18 | 2019-12-31 | 中国科学院微电子研究所 | 一种接触孔制备方法 |
CN215183937U (zh) * | 2021-07-20 | 2021-12-14 | 福建省晋华集成电路有限公司 | 金属互连结构及半导体器件 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11088020B2 (en) * | 2017-08-30 | 2021-08-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of interconnection structure of semiconductor device |
-
2021
- 2021-07-20 CN CN202110819492.7A patent/CN113471172B/zh active Active
- 2021-07-20 CN CN202410121446.3A patent/CN117855186A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030000118A (ko) * | 2001-06-22 | 2003-01-06 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
KR20050009936A (ko) * | 2003-07-18 | 2005-01-26 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속 배선 형성 방법 |
CN1767171A (zh) * | 2004-10-14 | 2006-05-03 | 三星电子株式会社 | 刻蚀停止结构及制造方法,以及半导体器件及制造方法 |
CN102099914A (zh) * | 2008-06-11 | 2011-06-15 | 科洛司科技有限公司 | Cmos图像传感器的制造方法 |
CN110634801A (zh) * | 2019-10-18 | 2019-12-31 | 中国科学院微电子研究所 | 一种接触孔制备方法 |
CN215183937U (zh) * | 2021-07-20 | 2021-12-14 | 福建省晋华集成电路有限公司 | 金属互连结构及半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
CN117855186A (zh) | 2024-04-09 |
CN113471172A (zh) | 2021-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9793340B2 (en) | Capacitor structure | |
CN102208342B (zh) | 硅穿孔的形成方法 | |
KR101791730B1 (ko) | 반도체 구조 및 그 제조 방법 | |
TWI749559B (zh) | 半導體元件及其製造方法 | |
KR102111474B1 (ko) | 관통전극을 갖는 반도체 소자 및 그 제조방법 | |
US20020173096A1 (en) | Semiconductor integrated circuit and method of manufacturing same | |
US7157369B2 (en) | Semiconductor device and method of manufacturing thereof | |
US9876068B1 (en) | High-K metal-insulator-metal capacitor and method of manufacturing the same | |
US20220352071A1 (en) | Interconnection structure of integrated circuit semiconductor device | |
US8125050B2 (en) | Semiconductor device having a mim capacitor and method of manufacturing the same | |
US8486836B2 (en) | Semiconductor device and method of manufacturing the same | |
CN112992856A (zh) | 半导体结构 | |
CN215183937U (zh) | 金属互连结构及半导体器件 | |
US20240071924A1 (en) | Integrated circuit device including interconnection structure | |
CN113471172B (zh) | 金属互连结构及其制备方法、半导体器件 | |
US20120309164A1 (en) | Method for manufacturing semiconductor device | |
KR20160010081A (ko) | 반도체 장치 및 그 제조 방법 | |
US20040259358A1 (en) | Self-aligned mask to reduce cell layout area | |
US20100261345A1 (en) | Method of manufacturing a semiconductor device | |
CN114121880B (zh) | 半导体结构及半导体结构的制造方法 | |
CN115513372A (zh) | 电容器结构及其制造方法 | |
CN111211095B (zh) | 导电互连线的制造方法 | |
CN111834288A (zh) | 一种互连线及其形成方法 | |
KR100954685B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
CN107492517B (zh) | 互连结构及形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |