CN103578931A - 多重图形化的掩膜层及其形成方法 - Google Patents
多重图形化的掩膜层及其形成方法 Download PDFInfo
- Publication number
- CN103578931A CN103578931A CN201210260386.0A CN201210260386A CN103578931A CN 103578931 A CN103578931 A CN 103578931A CN 201210260386 A CN201210260386 A CN 201210260386A CN 103578931 A CN103578931 A CN 103578931A
- Authority
- CN
- China
- Prior art keywords
- side wall
- mask layer
- layer
- sidewall
- multiple graphics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 239000000463 material Substances 0.000 claims abstract description 86
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims description 35
- 230000015572 biosynthetic process Effects 0.000 claims description 34
- 238000001020 plasma etching Methods 0.000 claims description 13
- 238000005516 engineering process Methods 0.000 claims description 12
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910004541 SiN Inorganic materials 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 2
- 239000002194 amorphous carbon material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 140
- 239000007789 gas Substances 0.000 description 9
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 230000001154 acute effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical group 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
- 239000001117 sulphuric acid Substances 0.000 description 1
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种多重图形化的掩膜层及其形成方法，其中，所述多重图形化的掩膜层，包括：半导体衬底，位于所述半导体衬底上的待刻蚀材料层；位于待刻蚀材料层表面的若干分立的侧墙，所述侧墙做为多重图形化的掩膜层，所述侧墙的一侧的侧壁表面为弧形，所述侧墙的另一侧的侧壁表面包括上部分侧壁表面和下部分侧壁表面，下部分侧壁表面垂直于半导体衬底表面，上部分侧壁表面向侧壁的弧形表面的一侧倾斜。上部分侧壁表面向侧壁的弧形表面的一侧倾斜，使得侧墙两侧侧壁的形貌差异性减小。
Description
技术领域
本发明涉及半导体制作领域，特别涉及一种多重图形化的掩膜层及其形成方法。
背景技术
在半导体制造领域，光刻胶材料用于将掩膜图像转印到一层或多层的材料层中，例如将掩膜图像转印到金属层、介质层或半导体衬底上。但随着半导体工艺的特征尺寸的不断缩小，利用光刻工艺在材料层中形成小特征尺寸的掩膜图形变得越来越困难。
为了提高半导体器件的集成度，业界已提出了多种双重图形工艺，其中，自对准双重图形（Self-Aligned Double Patterning，SADP）工艺即为其中的一种。公开号为US2009/0146322A1的美国专利文献公开了一种自对准双重图形作为掩膜对半导体结构进行刻蚀的方法，具体包括：
请参考图1，在半导体衬底10表面形成待刻蚀材料层20，在所述待刻蚀材料层20表面形成牺牲材料薄膜（未图示），对所述牺牲材料薄膜进行刻蚀，形成牺牲层30；
请参考图2，在所述待刻蚀材料层20和牺牲层30表面形成硬掩膜材料层40；
请参考图3，对所述硬掩膜材料层40进行无掩膜刻蚀，直到暴露出所述待刻蚀材料层20表面和牺牲层30的顶部表面，在所述牺牲层30侧壁表面形成侧墙45；
请参考图4，去除所述牺牲层30，以所述侧墙45为掩膜，对所述待刻蚀材料层20（请参考图3）进行刻蚀，形成半导体图形21。
但是利用上述自对准双重图形作为掩膜对所述待刻蚀材料层20进行刻蚀后，所述侧墙45底部形成的半导体图形21两侧侧壁的形貌会不同，会影响后续形成的半导体器件的性能。
发明内容
本发明解决的问题是提供一种多重图形化的掩膜层及其形成方法，减小了侧墙两侧侧壁形貌的差异性。
为解决上述问题，本发明多重图形化的掩膜层的形成方法，包括：提供半导体衬底，在所述半导体衬底上形成待刻蚀材料层；在所述待刻蚀材料层表面形成第一牺牲层；刻蚀所述第一牺牲层，形成若干分立的牺牲栅极；在牺牲栅极两侧的侧壁形成侧墙，所述侧墙远离牺牲栅极的表面呈弧形；在所述待刻蚀材料层表面形成第二牺牲层，所述第二牺牲层的表面与牺牲栅极的表面齐平；去除部分厚度的所述牺牲栅极，形成凹槽，所述凹槽暴露部分侧墙，暴露的部分侧墙为上部分侧墙，未暴露的另一部分侧墙为下部分侧墙；去除凹槽暴露的上部分侧墙的一部分，使得剩余的上部分侧墙的侧壁沿凹槽的底部向凹槽两侧倾斜；去除第二牺牲层和剩余的牺牲栅极，所述剩余的上部分侧墙和下部分侧墙构成多重图形化的掩膜层。
可选的，所述第一牺牲层的材料为多晶硅、无定形硅、SiN、SiON、SiCO、SiCOH、BN或SiGe。
可选的，所述第二牺牲层的材料为无定形碳或有机材料。
可选的，所述有机材料为抗反射涂层、光刻胶或DUOTM。
可选的，所述侧墙的材料与第一牺牲层的材料不同，所述侧墙的材料为SiO2、TiN、TaN、SiN或SiCN。
可选的，去除凹槽暴露的上部分侧墙的一部分的工艺时，所述侧墙对牺牲栅极的刻蚀选择比大于2:1。
可选的，去除凹槽暴露的上部分侧墙的一部分的工艺为等离子刻蚀工艺。
可选的，所述等离子刻蚀工艺采用的气体为Cl2、HBr、CH3F、CH2F2、CHF3、C4F8、CF4中的一种或几种。
可选的，去除凹槽暴露的上部分侧墙的一部分的工艺为溅射工艺。
可选的，所述溅射工艺的溅射角度为0～40度，采用的气体为Ar、He或H2。
可选的，所述第一牺牲层的厚度为300～1000埃。
可选的，所述牺牲栅极的去除厚度为总厚度的1/3～3/4。
可选的，所述剩余的上部分侧墙的侧壁沿凹槽的底部向凹槽两侧倾斜的倾斜角度为45～88度。
可选的，所述第一牺牲层表面还形成有硬掩膜层。
可选的，硬掩膜层的材料与牺牲栅极的材料不同，所述硬掩膜层的材料为SiO2、TiN、TaN、SiN、SiCN、SiC或BN中的一种或几种。
本发明实施例还提供了一种多重图形化的掩膜层，包括：半导体衬底，位于所述半导体衬底上的待刻蚀材料层；位于待刻蚀材料层表面的若干分立的侧墙，所述侧墙做为多重图形化的掩膜层，所述侧墙的一侧的侧壁表面为弧形，所述侧墙的另一侧的侧壁表面包括上部分侧壁表面和下部分侧壁表面，下部分侧壁表面垂直于半导体衬底表面，上部分侧壁表面向侧壁的弧形表面的一侧倾斜。
可选的，上部分侧壁表面向侧壁的弧形表面的一侧倾斜的倾斜角度为45～88度。
可选的，所述上部分倾斜侧壁对应的侧墙为上部分侧墙，下部分垂直侧壁对应的侧墙为下部分侧墙，上部分侧墙和下部分侧墙构成侧墙，上部分侧墙的高度占侧墙总高度的1/3～3/4。
与现有技术相比，本发明技术方案具有以下优点：
在牺牲栅极两侧的侧壁形成侧墙后，然后去除部分厚度的所述牺牲栅极，形成凹槽，接着去除凹槽暴露的上部分侧墙的一部分，使得剩余的上部分侧墙的侧壁沿凹槽的底部向凹槽两侧倾斜，使得剩余的上部分侧墙的两侧的侧壁形貌的差异性减小，当以侧墙为掩膜刻蚀待刻蚀材料层形成半导体图形时，减小形成的半导体图形两侧侧壁形貌之间的差异。
进一步，上部分侧墙的侧壁沿凹槽的底部向凹槽两侧倾斜的倾斜角度为45～88度，所述倾斜角度等于或约等于上部分侧墙的远离一侧的弧形侧壁两端点之间连线的延长线与半导体衬底表面的夹角，从而使得上部分侧墙两侧侧壁的形貌之间的差异较小，两侧侧壁的形貌很接近，由于下部分侧墙两侧侧壁的形貌本身差异就很小，上部分侧墙和下部分侧墙构成的侧墙相比于现有自对准双重图形工艺形成的侧墙掩膜，所述侧墙两侧侧壁的形貌差异较小，以所述侧墙为掩膜刻蚀待刻蚀材料层，形成半导体图形，使得半导体图形两侧侧壁形貌的差异性减小，有利于提高最终形成的半导体器件的性能。
附图说明
图1～图4是现有技术利用自对准双重图形作为掩膜的刻蚀过程的剖面结构示意图；
图5为本发明实施例多重图形化的掩膜层形成方法的流程示意图；
图6～图13为本发明实施例多重图形化的掩膜层形成过程的剖面结构示意图。
具体实施方式
现有技术的自对准双重图形工艺形成的侧墙为掩膜对待刻蚀材料层进行刻蚀后，形成的半导体图形的两侧的侧壁形貌会不同，会影响后续形成的半导体器件的性能。发明人经过研究发现，现有的自对准双重图形工艺中，由于侧墙是对硬掩膜材料层进行无掩膜刻蚀形成的，与牺牲层接触的一侧的侧墙的侧壁是垂直于半导体衬底表面，而远离牺牲层一侧的侧墙的侧壁形状是弧形的，且越靠近侧墙的顶端弧度越大，越靠近侧墙的顶端侧墙两侧侧壁的形貌的差异性越大，侧墙两侧侧壁的形貌存在较大差异，在以侧墙为掩膜刻蚀待刻蚀材料层，形成半导体图形时，使得半导体图形两侧侧壁的形貌不相同，半导体图形两侧侧壁的形貌与侧墙两侧侧壁的形貌相关。
为解决上述问题，发明人提出一种多重图形化的掩膜层及其形成方法，在牺牲栅极两侧的侧壁形成侧墙后，然后去除部分厚度的所述牺牲栅极，形成凹槽，接着去除凹槽暴露的上部分侧墙的一部分，使得剩余的上部分侧墙的侧壁沿凹槽的底部向凹槽两侧倾斜，使得剩余的上部分侧墙的两侧的侧壁形貌的差异性减小，当以侧墙为掩膜刻蚀待刻蚀材料层形成半导体图形时，减小形成的半导体图形两侧侧壁形貌之间的差异。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图5，图5为本发明实施例多重图形化的掩膜层形成方法的流程示意图，包括步骤：
步骤S201，提供半导体衬底，在所述半导体衬底上形成待刻蚀材料层；
步骤S202，在所述待刻蚀材料层表面形成第一牺牲层；
步骤S203，刻蚀所述第一牺牲层，形成若干分立的牺牲栅极；
步骤S204，在所述待刻蚀材料层表面形成第一掩膜层，所述第一掩膜层覆盖所述牺牲栅极的表面和侧壁，采用无掩膜等离子体刻蚀工艺刻蚀所述第一掩膜层，在牺牲栅极两侧的侧壁形成侧墙，所述侧墙远离牺牲栅极的表面呈弧形；
步骤S205，在所述待刻蚀材料层表面形成第二牺牲层，所述第二牺牲层的表面与牺牲栅极的表面齐平；
步骤S206，去除部分厚度的所述牺牲栅极，形成凹槽，所述凹槽暴露部分侧墙，暴露的部分侧墙为上部分侧墙，未暴露的另一部分侧墙为下部分侧墙；
步骤S207，去除凹槽暴露的上部分侧墙的一部分，使得剩余的上部分侧墙的侧壁沿凹槽的底部向凹槽两侧倾斜；
步骤S208，去除第二牺牲层和剩余的牺牲栅极，所述剩余的上部分侧墙和下部分侧墙构成多重图形化的掩膜层。
图6～图13为本发明实施例多重图形化的掩膜层形成过程的剖面结构示意图。
参考图6，提供半导体衬底300，在所述半导体衬底300上形成待刻蚀材料层301；在所述待刻蚀材料层301表面形成第一牺牲层302。
所述半导体衬底300为硅衬底、锗衬底、氮化镓衬底、玻璃衬底、绝缘体上硅衬底、绝缘体上锗衬底等其中的一种。在本实施例中，所述半导体衬底100为硅衬底。
所述半导体衬底内还可以形成一层或多层层间介质层（未图示）和层间金属层（未图示）。
所述待刻蚀材料层301可以为介质层、金属层等，所述待刻蚀材料层301可以为单层材料层或多层堆叠的材料层。待刻蚀材料层301与第一牺牲层302、以及后续形成的第二牺牲层和侧墙的材料均不相同。后续形成侧墙作为多重图形化的掩膜层时，以所述侧墙为掩膜，刻蚀所述待刻蚀材料层301，形成半导体图形。
第一牺牲层302后续用于形成牺牲栅极，所述第一牺牲层302的材料为多晶硅、无定形硅、SiN、SiON、SiCO、SiCOH、BN或SiGe。本实施例中所述第一牺牲层302的材料为多晶硅。
所述第一牺牲层302的形成工艺为化学气相沉积工艺，所述第一牺牲层302的厚度为300～1000埃，第一牺牲层302的厚度与后续形成的侧墙的高度相等。
在发明的其他实施例中，所述第一牺牲层302的表面还形成有硬掩膜材料层，后续刻蚀硬掩膜材料层和第一牺牲层302形成牺牲栅极，牺牲栅极为硬掩模层和第一牺牲层的堆叠结构，所述硬掩膜层的材料与第一牺牲层的材料不相同，在牺牲栅极侧壁形成侧墙后，利用硬掩膜层相对于第一牺牲层的不同的刻蚀速率，去除硬掩膜层，形成凹槽，可以很简便的控制凹槽的深度。所述硬掩膜层的厚度为侧墙高度的1/3～3/4，使得凹槽暴露侧墙顶部弧度变化最大的部分。
硬掩膜层的材料与第一牺牲层302的材料不同，所述硬掩膜层的材料为SiO2、TiN、TaN、SiN、SiCN、SiC或BN中的一种或几种，在去除部分厚度的牺牲栅极时，硬掩膜层相对于第一牺牲层的刻蚀选择比大于2:1，使形成的凹槽具有较高的精度。
参考图7，刻蚀所述第一牺牲层302（参考图6），形成若干分立的牺牲栅极303；在所述待刻蚀材料层301表面形成第一掩膜层304，所述第一掩膜层304覆盖所述牺牲栅极303的表面和侧壁。
刻蚀所述第一牺牲层302的工艺为等离子刻蚀工艺，所述等离子刻蚀工艺采用的气体为HBr和CF4。
所述牺牲栅极303的数量至少为一个，本实施例中以形成两个牺牲栅极303作为示例，牺牲栅极303的数量不应限制本发明的保护范围。
所述第一掩膜层304后续用于在牺牲栅极的两侧形成侧墙，所述第一掩膜层304的材料与第一牺牲层302的材料不同，所述第一掩膜层304的材料为SiO2、TiN、TaN、SiN或SiCN。本实施例中所述第一掩膜层304的材料为SiO2。
所述第一掩膜层304的形成工艺为化学气相沉积工艺或原子层沉积工艺或其他合适的工艺。
参考图8，采用无掩膜刻蚀工艺刻蚀所述第一掩膜层304（参考图7），在牺牲栅极303的侧壁形成侧墙305。
所述形成侧墙305的无掩膜刻蚀工艺为无掩膜等离子体刻蚀工艺，形成的侧墙305位于牺牲栅极303的两侧的侧壁，所述侧墙305远离牺牲栅极303一侧的侧壁呈弧形，且越靠近牺牲栅极303的顶部表面侧墙305的宽度越小，弧形的弧度越大，所述侧墙305与牺牲栅极接触的侧壁与半导体衬底300表面垂直，所述侧墙305两侧的侧壁形貌存在较大差异，特别是越靠近牺牲栅极303的顶部表面，侧墙305两侧的侧壁形貌的差异性越大。
参考图9，在所述待刻蚀材料层301表面形成第二牺牲层309，所述第二牺牲层309覆盖所述侧墙305表面，所述第二牺牲层309的表面与牺牲栅极303表面齐平。
所述第二牺牲层309的材料为抗反射涂层、光刻胶或DUOTM，上述材料具有良好的平坦性能和填孔性能，并且容易去除，本实施例中所述第二牺牲层309的材料为抗反射涂层。所述第二牺牲层309在后续在去除凹槽暴露的上部分侧墙的一部分时，保护侧墙305远离牺牲栅极303一侧的侧壁表面不会受到损害。
本实施例中，所述第二牺牲层309的形成工艺为旋涂工艺，形成的第二牺牲层309的表面与牺牲栅极303表面齐平。在本发明的其他实施例中，所述第二牺牲层309的形成工艺可以为沉积工艺或其他合适的工艺。
在本发明的其他实施例中，旋涂形成第二牺牲层后，还包括：回刻蚀所述第二牺牲层，暴露牺牲栅极的表面。
参考图10，去除部分厚度的所述牺牲栅极303，形成凹槽306，所述凹槽306暴露部分侧墙，暴露的部分侧墙为上部分侧墙305a，未暴露的另一部分侧墙为下部分侧墙305b，上部分侧墙305a和下部分侧墙305b构成侧墙305。
所述牺牲栅极303的去除厚度为原厚度的1/3～3/4，所述牺牲栅极303的去除厚度对应侧墙305两侧的侧壁形貌差异性最大的上部分侧墙305a的高度，后续只需对上部分侧墙305a的靠近凹槽306一侧的侧壁进行处理，使得上部分侧墙305a的靠近凹槽306一侧的侧壁与远离凹槽306一侧的侧壁的形貌的差异性减小，最终形成的侧墙两侧侧壁的基本对称，减小了侧墙两侧侧壁形貌的差异性。
去除部分厚度的所述牺牲栅极303为等离子体刻蚀工艺，所述等离子体刻蚀工艺采用的气体为HBr和CF4。
参考图11，去除凹槽306暴露的上部分侧墙305a（参考图9）的一部分，使得剩余的上部分侧墙的侧壁沿凹槽306的底部向凹槽306两侧倾斜，剩余的上部分侧墙为上部分侧墙308a，上部分侧墙308a和下部分侧墙308b构成侧墙308。
去除凹槽306暴露的上部分侧墙305a的一部分的工艺为等离子刻蚀工艺。
所述等离子刻蚀工艺采用的气体为Cl2、HBr、CH3F、CH2F2、CHF3、C4F8、CF4中的一种或几种，偏置功率为200～600瓦，射频功率为200～1000瓦，刻蚀腔压力为20～100毫托。本实施例中，所述等离子体刻蚀采用的气体为C4F8。
在本发明的其他实施例中，当侧墙的材料为TiN或TaN时，等离子体刻蚀采用的气体为Cl2和HBr。在本发明的又一实施例中，当侧墙的材料为SiN时，采用的等离子体刻蚀采用的气体为CH3F或CH2F2。
在本发明的其他实施例中，去除凹槽暴露的上部分侧墙的一部分的工艺为溅射工艺，所述溅射工艺采用的气体为Ar、He或H2，溅射角度为0～40度，容易形成倾斜的侧壁。所述溅射角度为离子的入射方向与半导体衬底表面法线的夹角。
上部分侧墙308a的侧壁沿凹槽306的底部向凹槽306两侧倾斜的倾斜角度为45～88度，所述倾斜角度为上部分侧墙308a的侧壁的延长线与半导体衬底表面的夹角20，所述倾斜角度等于或约等于上部分侧墙308a的远离凹槽306一侧的弧形侧壁两端点之间连线的延长线与半导体衬底300表面的夹角21（锐角值），从而使得上部分侧墙308a两侧侧壁的形貌之间的差异较小，两侧侧壁的形貌很接近，由于下部分侧墙308b两侧侧壁的形貌本身差异就很小，上部分侧墙308a和下部分侧墙308b构成的侧墙308相比于现有自对准双重图形工艺形成的侧墙掩膜，所述侧墙308两侧侧壁的形貌差异较小，后续以所述侧墙308为掩膜刻蚀待刻蚀材料层，形成半导体图形，使得半导体图形两侧侧壁形貌的差异性减小，有利于提高最终形成的半导体器件的性能。
参考图12，去除第二牺牲层309（参考图11）和剩余的牺牲栅极303（参考图11），所述侧墙308作为多重图形化的掩膜层。
去除所述第二牺牲层309和剩余的牺牲栅极303的工艺为干法刻蚀工艺或湿法刻蚀工艺，第二牺牲层309和剩余的牺牲栅极303相对于侧墙308的刻蚀选择比大于2:1。
去除牺牲栅极303的工艺为含氟的等离子体刻蚀工艺或采用TMAH（四甲基氢氧化铵）刻蚀溶液的湿法刻蚀工艺；去除第二牺牲层309的工艺为采用稀释硫酸的湿法刻蚀工艺或基于氧气的灰化工艺。
参考图13，以所述侧墙308为掩膜，刻蚀所述待刻蚀材料层301（参考图12），在侧墙308底部形成半导体图形307。
刻蚀时，由于侧墙308两侧的侧壁形貌的差异性较小，侧墙308两侧的侧壁形貌对刻蚀的影响减小，使得形成的半导体图形307的两侧的侧壁的差异性减小。
本发明实施例还提供了一种多重图形化的掩膜层，参考图12，包括：半导体衬底300，位于所述半导体衬底300上的待刻蚀材料层301；位于待刻蚀材料层301表面的若干分立的侧墙308，所述侧墙308作为多重图形化的掩膜层，所述侧墙308的一侧的侧壁表面为弧形，所述侧墙的另一侧的侧壁表面包括上部分侧壁表面和下部分侧壁表面，下部分侧壁表面垂直于半导体衬底表面，上部分侧壁表面向侧壁的弧形表面的一侧倾斜。
所述上部分倾斜侧壁对应的侧墙为上部分侧墙308a，下部分垂直侧壁对应的侧墙为下部分侧墙308b，上部分侧墙308a和下部分侧墙308b构成侧墙308，上部分侧墙308a的高度占侧墙308总高度的1/3～3/4。
上部分侧壁表面向侧壁的弧形表面的一侧倾斜的倾斜角度为45～88度。所述倾斜角度为上部分侧墙308a的侧壁的延长线与半导体衬底表面的夹角20（锐角值），所述倾斜角度等于或约等于上部分侧墙308a的远离一侧的弧形侧壁两端点之间连线的延长线与半导体衬底300表面的夹角21（锐角值）。
综上，本发明实施例提供的多重图形化的掩膜层及其形成方法，在牺牲栅极两侧的侧壁形成侧墙后，然后去除部分厚度的所述牺牲栅极，形成凹槽，接着去除凹槽暴露的上部分侧墙的一部分，使得剩余的上部分侧墙的侧壁沿凹槽的底部向凹槽两侧倾斜，使得剩余的上部分侧墙的两侧的侧壁形貌的差异性减小，当以侧墙为掩膜刻蚀待刻蚀材料层形成半导体图形时，减小形成的半导体图形两侧侧壁形貌之间的差异。
进一步，上部分侧墙的侧壁沿凹槽的底部向凹槽两侧倾斜的倾斜角度为45～88度，所述倾斜角度等于或约等于上部分侧墙的远离一侧的弧形侧壁两端点之间连线的延长线与半导体衬底表面的夹角，从而使得上部分侧墙两侧侧壁的形貌之间的差异较小，两侧侧壁的形貌很接近，由于下部分侧墙两侧侧壁的形貌本身差异就很小，上部分侧墙和下部分侧墙构成的侧墙相比于现有自对准双重图形工艺形成的侧墙掩膜，所述侧墙两侧侧壁的形貌差异较小，以所述侧墙为掩膜刻蚀待刻蚀材料层，形成半导体图形，使得半导体图形两侧侧壁形貌的差异性减小，有利于提高最终形成的半导体器件的性能。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (18)
1.一种多重图形化的掩膜层的形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成待刻蚀材料层；
在所述待刻蚀材料层表面形成第一牺牲层；
刻蚀所述第一牺牲层，形成若干分立的牺牲栅极；
在牺牲栅极两侧的侧壁形成侧墙，所述侧墙远离牺牲栅极的表面呈弧形；
在所述待刻蚀材料层表面形成第二牺牲层，所述第二牺牲层的表面与牺牲栅极的表面齐平；
去除部分厚度的所述牺牲栅极，形成凹槽，所述凹槽暴露部分侧墙，暴露的部分侧墙为上部分侧墙，未暴露的另一部分侧墙为下部分侧墙；
去除凹槽暴露的上部分侧墙的一部分，使得剩余的上部分侧墙的侧壁沿凹槽的底部向凹槽两侧倾斜；
去除第二牺牲层和剩余的牺牲栅极，所述剩余的上部分侧墙和下部分侧墙构成多重图形化的掩膜层。
2.如权利要求1所述的多重图形化的掩膜层的形成方法，其特征在于，所述第一牺牲层的材料为多晶硅、无定形硅、SiN、SiON、SiCO、SiCOH、BN或SiGe。
3.如权利要求2所述的多重图形化的掩膜层的形成方法，其特征在于，所述第二牺牲层的材料为无定形碳或有机材料。
4.如权利要求3所述的多重图形化的掩膜层的形成方法，其特征在于，所述有机材料为抗反射涂层、光刻胶或DUOTM。
5.如权利要求3所述的多重图形化的掩膜层的形成方法，其特征在于，所述侧墙的材料与第一牺牲层的材料不同，所述侧墙的材料为SiO2、TiN、TaN、SiN或SiCN。
6.如权利要求5所述的多重图形化的掩膜层的形成方法，其特征在于，去除凹槽暴露的上部分侧墙的一部分的工艺时，所述侧墙对牺牲栅极的刻蚀选择比大于2:1。
7.如权利要求6所述的多重图形化的掩膜层的形成方法，其特征在于，去除凹槽暴露的上部分侧墙的一部分的工艺为等离子刻蚀工艺。
8.如权利要求7所述的多重图形化的掩膜层的形成方法，其特征在于，所述等离子刻蚀工艺采用的气体为Cl2、HBr、CH3F、CH2F2、CHF3、C4F8、CF4中的一种或几种。
9.如权利要求6所述的多重图形化的掩膜层的形成方法，其特征在于，去除凹槽暴露的上部分侧墙的一部分的工艺为溅射工艺。
10.如权利要求9所述的多重图形化的掩膜层的形成方法，其特征在于，所述溅射工艺的溅射角度为0～40度，采用的气体为Ar、He或H2。
11.如权利要求1所述的多重图形化的掩膜层的形成方法，其特征在于，所述第一牺牲层的厚度为300～1000埃。
12.如权利要求11所述的多重图形化的掩膜层的形成方法，其特征在于，所述牺牲栅极的去除厚度为总厚度的1/3～3/4。
13.如权利要求1所述的多重图形化的掩膜层的形成方法，其特征在于，所述剩余的上部分侧墙的侧壁沿凹槽的底部向凹槽两侧倾斜的倾斜角度为45～88度。
14.如权利要求1所述的多重图形化的掩膜层的形成方法，其特征在于，所述第一牺牲层表面还形成有硬掩膜层。
15.如权利要求14所述的多重图形化的掩膜层的形成方法，其特征在于，硬掩膜层的材料与牺牲栅极的材料不同，所述硬掩膜层的材料为SiO2、TiN、TaN、SiN、SiCN、SiC或BN中的一种或几种。
16.一种多重图形化的掩膜层，其特征在于，包括：
半导体衬底，位于所述半导体衬底上的待刻蚀材料层；
位于待刻蚀材料层表面的若干分立的侧墙，所述侧墙作为多重图形化的掩膜层，所述侧墙的一侧的侧壁表面为弧形，所述侧墙的另一侧的侧壁表面包括上部分侧壁表面和下部分侧壁表面，下部分侧壁表面垂直于半导体衬底表面，上部分侧壁表面向侧壁的弧形表面的一侧倾斜。
17.如权利要求16所述的多重图形化的掩膜层，其特征在于，上部分侧壁表面向侧壁的弧形表面的一侧倾斜的倾斜角度为45～88度。
18.如权利要求16所述的多重图形化的掩膜层，其特征在于，所述上部分倾斜侧壁对应的侧墙为上部分侧墙，下部分垂直侧壁对应的侧墙为下部分侧墙，上部分侧墙和下部分侧墙构成侧墙，上部分侧墙的高度占侧墙总高度的1/3～3/4。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210260386.0A CN103578931A (zh) | 2012-07-20 | 2012-07-20 | 多重图形化的掩膜层及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210260386.0A CN103578931A (zh) | 2012-07-20 | 2012-07-20 | 多重图形化的掩膜层及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103578931A true CN103578931A (zh) | 2014-02-12 |
Family
ID=50050461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210260386.0A Pending CN103578931A (zh) | 2012-07-20 | 2012-07-20 | 多重图形化的掩膜层及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103578931A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105244259A (zh) * | 2015-10-14 | 2016-01-13 | 上海华力微电子有限公司 | 一种多重图形化掩膜层的结构及制作方法 |
| CN107359111A (zh) * | 2016-05-10 | 2017-11-17 | 上海格易电子有限公司 | 一种自对准双重图形化的方法 |
| CN107731666A (zh) * | 2016-08-12 | 2018-02-23 | 中芯国际集成电路制造(上海)有限公司 | 双重图形化的方法 |
| CN107968046A (zh) * | 2016-10-20 | 2018-04-27 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN109686665A (zh) * | 2018-12-27 | 2019-04-26 | 上海华力集成电路制造有限公司 | 半导体器件隔离侧墙制造方法 |
| CN111696862A (zh) * | 2019-03-12 | 2020-09-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112614775A (zh) * | 2020-12-16 | 2021-04-06 | 上海华力微电子有限公司 | 半导体器件及其制造方法 |
| CN112635310A (zh) * | 2019-09-24 | 2021-04-09 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090047001A (ko) * | 2007-11-07 | 2009-05-12 | 주식회사 하이닉스반도체 | 스페이서를 이용한 반도체소자의 미세 패턴 형성방법 |
| US20090170336A1 (en) * | 2007-12-28 | 2009-07-02 | Hynix Semiconductor Inc. | Method for forming pattern of semiconductor device |
| CN101546694A (zh) * | 2008-03-28 | 2009-09-30 | 海力士半导体有限公司 | 形成半导体器件的图案的方法 |
-
2012
- 2012-07-20 CN CN201210260386.0A patent/CN103578931A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090047001A (ko) * | 2007-11-07 | 2009-05-12 | 주식회사 하이닉스반도체 | 스페이서를 이용한 반도체소자의 미세 패턴 형성방법 |
| US20090170336A1 (en) * | 2007-12-28 | 2009-07-02 | Hynix Semiconductor Inc. | Method for forming pattern of semiconductor device |
| CN101546694A (zh) * | 2008-03-28 | 2009-09-30 | 海力士半导体有限公司 | 形成半导体器件的图案的方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105244259A (zh) * | 2015-10-14 | 2016-01-13 | 上海华力微电子有限公司 | 一种多重图形化掩膜层的结构及制作方法 |
| CN107359111A (zh) * | 2016-05-10 | 2017-11-17 | 上海格易电子有限公司 | 一种自对准双重图形化的方法 |
| CN107731666A (zh) * | 2016-08-12 | 2018-02-23 | 中芯国际集成电路制造(上海)有限公司 | 双重图形化的方法 |
| CN107968046A (zh) * | 2016-10-20 | 2018-04-27 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN107968046B (zh) * | 2016-10-20 | 2020-09-04 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN109686665A (zh) * | 2018-12-27 | 2019-04-26 | 上海华力集成电路制造有限公司 | 半导体器件隔离侧墙制造方法 |
| CN111696862A (zh) * | 2019-03-12 | 2020-09-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111696862B (zh) * | 2019-03-12 | 2023-07-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112635310A (zh) * | 2019-09-24 | 2021-04-09 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
| CN112635310B (zh) * | 2019-09-24 | 2022-03-04 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
| CN112614775A (zh) * | 2020-12-16 | 2021-04-06 | 上海华力微电子有限公司 | 半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103578931A (zh) | 多重图形化的掩膜层及其形成方法 | |
| CN103515197A (zh) | 自对准多重图形化的掩膜层及其形成方法 | |
| CN103578930A (zh) | 多重图形化的掩膜层的形成方法、半导体结构 | |
| KR101349989B1 (ko) | 반도체 구조체 | |
| CN104900495B (zh) | 自对准双重图形化方法及鳍式场效应晶体管的制作方法 | |
| CN103715080A (zh) | 自对准双重图形的形成方法 | |
| KR20120060667A (ko) | 반도체 소자의 제조 방법 | |
| CN103715068A (zh) | 半导体精细图案的形成方法 | |
| CN103515230A (zh) | 半导体结构及其形成方法 | |
| CN103794490A (zh) | 自对准双图形的形成方法 | |
| CN103839783A (zh) | 自对准双重图形的形成方法 | |
| CN104425220A (zh) | 图案的形成方法 | |
| CN104409444A (zh) | 鳍层光刻对准标记的制备方法 | |
| CN103050434B (zh) | 硅通孔的刻蚀方法 | |
| CN104701145B (zh) | 半导体结构的形成方法 | |
| CN114823295A (zh) | 一种半导体器件的制造方法 | |
| CN103681270B (zh) | 金属栅极的形成方法 | |
| CN105374680A (zh) | 半导体结构的形成方法 | |
| CN110233097B (zh) | 半导体器件的形成方法 | |
| CN104078330B (zh) | 自对准三重图形的形成方法 | |
| CN102386061B (zh) | 半导体器件的形成方法 | |
| US11557480B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN104064474B (zh) | 双重图形化鳍式晶体管的鳍结构制造方法 | |
| TWI688013B (zh) | 半導體結構及其製造方法 | |
| CN112614775A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140212 |
|
| RJ01 | Rejection of invention patent application after publication |