CN107742608A - 双重图形侧墙掩膜刻蚀工艺 - Google Patents

双重图形侧墙掩膜刻蚀工艺 Download PDF

Info

Publication number
CN107742608A
CN107742608A CN201711183459.XA CN201711183459A CN107742608A CN 107742608 A CN107742608 A CN 107742608A CN 201711183459 A CN201711183459 A CN 201711183459A CN 107742608 A CN107742608 A CN 107742608A
Authority
CN
China
Prior art keywords
main shaft
intermediate materials
film layer
oxidation film
shaft intermediate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711183459.XA
Other languages
English (en)
Other versions
CN107742608B (zh
Inventor
邵克坚
乐陶然
曾明鑫
张彪
李元凯
刘欢
郭玉芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201711183459.XA priority Critical patent/CN107742608B/zh
Publication of CN107742608A publication Critical patent/CN107742608A/zh
Application granted granted Critical
Publication of CN107742608B publication Critical patent/CN107742608B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及双重图像侧墙掩膜刻蚀工艺,包括以下步骤:在光刻胶图形上形成交联层;对交联层进行主轴刻蚀,形成主轴中间材料;对主轴中间材料进行原子层沉积,在主轴中间材料的顶部和两侧生长氧化膜层;消减主轴中间材料和氧化膜层的顶部,剩余中下部主轴中间材料和中下部氧化膜层;选择对氧化膜层具有高选择比的刻蚀剂,刻蚀并移除部分中下部中间材料,形成剩余主轴中间材料;选择对主轴中间材料具有高选择比的刻蚀剂,刻蚀并移除部分中下部氧化膜层,得到符合预设高度的剩余氧化膜层;将剩余主轴中间材料移除,形成相互间隔的侧墙。本发明通过改良干法刻蚀工艺,对刻蚀过程进行优化,提升了干法刻蚀的工艺质量,减少缺陷的产生,提升产品良率。

Description

双重图形侧墙掩膜刻蚀工艺
技术领域
本发明涉及半导体的制造工艺领域,特别涉及双重图像侧墙掩膜刻蚀工艺。
背景技术
随着半导体技术的不断发展,目前存储器制造技术已经逐步从简单的平面结构过渡到较为复杂的三维结构,三维存储器的技术研发是国际研发的主流之一。
在三维存储器的生产中,为了提高器件的集成度,业界已经提出了多种双重图形工艺,其中自对准双沟槽刻蚀图形工艺为其中重要的一种。自对准双沟槽刻蚀图形工艺是通过在预先形成的光刻图形两侧形成侧墙然后刻蚀去除之前形成的光刻图形,并将侧墙图形转印到下层材料,从而得到特征尺寸更小的图形,且获得的图形密度是之前光刻图形密度的两倍。
自对准双沟槽刻蚀图形工艺的形成主要依赖于双重图形侧墙掩膜刻蚀工艺,该工艺的原理是先通过主轴刻蚀形成主轴中间材料,然后在主轴中间材料的两侧沉积原子氧化层,之后通过刻蚀主轴中间材料做到一份为二的效果,从而形成双沟槽图形。
而原子层氧化(ALD DEP)时的均匀性是需要经受严格要求的,在以往的实验中经常发现原子层氧化后的图形呈现头大身体小的状态,这种形貌会对后续的工艺产生重大影响。例如在原子沉积时,由于头大身体小,相邻的头部区域容易粘合在一起,导致在后续的刻蚀过程中无法打开;或者在刻蚀过程中,导致刻蚀后的侧墙形成头重脚轻的形貌,出现向一侧倾倒的现象,使后续的刻蚀无法打开,区域形的金属无法填充。
发明内容
本发明的目的是为解决以上问题的至少一个,本发明提供一种双重图像侧墙掩膜刻蚀工艺。
一种双重图像侧墙掩膜刻蚀工艺,其特征在于,包括以下步骤:
在硅衬底的表面依次沉积自旋碳和氮氧化硅,形成自旋碳层和氮氧化硅层;
对自旋碳层和氮氧化硅层组成的联合材料层进行主轴刻蚀,形成主轴中间材料进行主轴刻蚀,形成主轴中间材料。
对主轴中间材料进行原子层沉积,在主轴中间材料的顶部和两侧生长氧化膜层。
消减氧化膜层的顶部,直至剩余中下部氧化膜层。
选择对氧化膜层具有高选择比的刻蚀剂,刻蚀并移除部分主轴中间材料,形成剩余主轴中间材料。
选择对主轴材料具有高选择比的刻蚀剂,刻蚀并移除部分中下部氧化膜层,得到符合预设高度的剩余氧化膜层。
将剩余主轴中间材料移除,形成相互间隔的侧墙。
其中,在消减氧化膜层的顶部的步骤之后形成剩余主轴中间材料的步骤之前还包括使用电浆平整侧墙的与中轴中间材料接触面相对的另一墙面。。
其中,使剩余氧化膜层形成侧墙结构。
本发明通过改良干法刻蚀工艺,对刻蚀过程进行优化,将顶部大头侧墙进行削减,并相应地采用垂直物理刻蚀工艺进行形貌修整,提升了干法刻蚀的工艺质量,减少缺陷的产生,提升产品良率。此外,本发明的刻蚀工艺还降低了原子层沉积的工艺要求,降低了成本。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1示出了根据本发明实施方式的双重图像侧墙掩膜刻蚀工艺的流程图;
图2a~2f示出了根据本发明实施方式的双重图像侧墙掩膜刻蚀工艺的结构流程图;
其中,10.主轴中间材料;20.氧化膜层;100.侧墙结构。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
如图1所示,一种双重图像侧墙掩膜刻蚀工艺,包括以下步骤:
在硅衬底的表面依次沉积自旋碳(SOC)和氮氧化硅(Sion),形成自旋碳层和氮氧化硅层;对自旋碳层和氮氧化硅层组成的联合材料层进行主轴刻蚀,形成主轴中间材料;对主轴中间材料进行原子层沉积,在主轴中间材料的两侧生长侧墙;消减氧化膜层的顶部,直至剩余中下部氧化膜层;选择对氧化膜层具有高选择比的刻蚀剂,刻蚀并移除部分主轴中间材料,形成剩余主轴中间材料;选择对主轴材料具有高选择比的刻蚀剂,移除部分中下部侧墙,得到符合预设高度的剩余侧墙;将剩余主轴中间材料移除。
下面将结合图2a~2f,通过具体实施例的方式,对本实施方式提供的技术方案进行具体的解释,其中图2a~2f为本申请的双重图像侧墙掩膜刻蚀工艺的结构流程图,同时2a~2f中的每一图分别表示在对应步骤中发生的结构变化。
在刻蚀工艺开始时,先形成双重图像侧墙掩膜刻蚀工艺发生的载体,具体包括以下步骤:先提供一半导体衬底,然后在硅衬底的表面依次沉积自旋碳和氮氧化硅,形成自旋碳层和氮氧化硅层,自旋碳层和氮氧化硅形成的联合材料层即为本发明的刻蚀工艺发生的载体。
图2a对应形成主轴中间材料的步骤。如图2a所示,对联合材料层进行主轴刻蚀,形成主轴中间材料10。刻蚀方法采用溅射刻蚀、化学刻蚀、反应离子刻蚀或高密度等离子刻蚀中的一种。
图2b对应生长氧化膜层的步骤。如图2b所示,对主轴中间材料进行原子层沉积,在主轴中间材料的两侧和顶部生长出氧化膜层20。
图2c对应消减主轴中间材料和氧化膜层顶部的步骤。如图2c所示,在该步骤中,中间材料和氧化膜层的顶部被消减,保留了原子层均匀且侧墙表面较平直的中下部氧化膜层以及中下部主轴中间材料。在一个具体的实施例中,该过程包括:利用CF气体对氧化膜开始刻蚀,当顶部的氧化膜层被刻蚀干净后,接触到氮氧化硅层,等离子体会释放氮原子信号,这时候依靠终点监测装置选用对主轴中间材料选择比较高的CF组合(CF4,CHF3)进行氮氧化硅的移除,剩余在竖直方向具有较平整的平面的中下部氧化膜层和主轴中间材料。
图2d对应移除部分中下部中间材料的步骤。如图2d所示,选择高选择比的刻蚀气体,将中下部主轴中间材料进行精确地厚度刻蚀,去除其顶部部分,同时保证在不损伤侧墙的情况下将其移除。高选择比的气体具体可以为富含氧气的等离子体(plasma),这种等离子体对主轴中间材料具有高度的刻蚀能力,而对氧化膜层则刻蚀能力微弱。
图2e对应刻蚀并移除部分中下部氧化膜层的步骤。如图2e所示,选择对主轴材料具有高选择比的刻蚀剂,刻蚀并移除部分中下部氧化膜层,得到符合预定的要求高度的剩余氧化膜层。在一个具体的实施例中,该刻蚀剂选择对其他材料具有高选择比的气体C4F6刻蚀氧化膜,并配比相应的氦气/氧气,(其中氦气和氮气的作用为防止刻蚀终止)。
图2f对应将剩余主轴中间材料移除的步骤。如图2f所示,将剩余中轴中间材料移除后,使剩余氧化膜层形成具有两道相互间隔的侧墙的侧墙结构100。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。

Claims (3)

1.双重图像侧墙掩膜刻蚀工艺,其特征在于,包括以下步骤:
在硅衬底的表面依次沉积自旋碳和氮氧化硅,形成自旋碳层和氮氧化硅层;
对自旋碳层和氮氧化硅层组成的联合材料层进行主轴刻蚀,形成主轴中间材料;
对主轴中间材料进行原子层沉积,在主轴中间材料的顶部和两侧生长氧化膜层;
消减氧化膜层的顶部,直至剩余中下部氧化膜层;
选择对氧化膜层具有高选择比的刻蚀剂,刻蚀并移除部分主轴中间材料,形成剩余主轴中间材料;
选择对主轴中间材料具有高选择比的刻蚀剂,刻蚀并移除部分中下部氧化膜层,得到符合预设高度的剩余氧化膜层;
将剩余主轴中间材料移除,使剩余氧化膜层形成侧墙结构。
2.如权利要求1所述的双重图像侧墙掩膜刻蚀工艺,其特征在于,
在消减氧化膜层的顶部的步骤之后形成剩余主轴中间材料的步骤之前还包括使用电浆平整侧墙的与中轴中间材料接触面相对的另一墙面。
3.如权利要求1所述的双重图像侧墙掩膜刻蚀工艺,其特征在于,
剩余主轴中间材料的高度与剩余氧化膜层的高度相同。
CN201711183459.XA 2017-11-23 2017-11-23 双重图形侧墙掩膜刻蚀工艺 Active CN107742608B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711183459.XA CN107742608B (zh) 2017-11-23 2017-11-23 双重图形侧墙掩膜刻蚀工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711183459.XA CN107742608B (zh) 2017-11-23 2017-11-23 双重图形侧墙掩膜刻蚀工艺

Publications (2)

Publication Number Publication Date
CN107742608A true CN107742608A (zh) 2018-02-27
CN107742608B CN107742608B (zh) 2020-11-13

Family

ID=61238626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711183459.XA Active CN107742608B (zh) 2017-11-23 2017-11-23 双重图形侧墙掩膜刻蚀工艺

Country Status (1)

Country Link
CN (1) CN107742608B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108615681A (zh) * 2018-03-20 2018-10-02 长江存储科技有限责任公司 刻蚀方法
CN109003894A (zh) * 2018-07-20 2018-12-14 上海华力微电子有限公司 一种改善双重图形刻蚀芯模顶端圆角的工艺方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010096896A (ja) * 2008-10-15 2010-04-30 Shin-Etsu Chemical Co Ltd パターン形成方法
JP2010527138A (ja) * 2006-04-07 2010-08-05 マイクロン テクノロジー, インク. 簡易化ピッチダブリング工程
US20100255218A1 (en) * 2009-04-01 2010-10-07 Asm Japan K.K. Method of Depositing Silicon Oxide Film by Plasma Enhanced Atomic Layer Deposition at Low Temperature
CN102437039A (zh) * 2011-11-30 2012-05-02 上海华力微电子有限公司 均匀沉积氮化硅以形成侧墙的方法
CN103578930A (zh) * 2012-07-20 2014-02-12 中芯国际集成电路制造(上海)有限公司 多重图形化的掩膜层的形成方法、半导体结构
CN103779191A (zh) * 2012-10-26 2014-05-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN105810566A (zh) * 2015-01-21 2016-07-27 三星电子株式会社 半导体装置和制造半导体装置的方法
CN105990216A (zh) * 2015-01-29 2016-10-05 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN107204279A (zh) * 2016-03-18 2017-09-26 台湾积体电路制造股份有限公司 形成半导体器件的方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010527138A (ja) * 2006-04-07 2010-08-05 マイクロン テクノロジー, インク. 簡易化ピッチダブリング工程
JP2010096896A (ja) * 2008-10-15 2010-04-30 Shin-Etsu Chemical Co Ltd パターン形成方法
US20100255218A1 (en) * 2009-04-01 2010-10-07 Asm Japan K.K. Method of Depositing Silicon Oxide Film by Plasma Enhanced Atomic Layer Deposition at Low Temperature
CN102437039A (zh) * 2011-11-30 2012-05-02 上海华力微电子有限公司 均匀沉积氮化硅以形成侧墙的方法
CN103578930A (zh) * 2012-07-20 2014-02-12 中芯国际集成电路制造(上海)有限公司 多重图形化的掩膜层的形成方法、半导体结构
CN103779191A (zh) * 2012-10-26 2014-05-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN105810566A (zh) * 2015-01-21 2016-07-27 三星电子株式会社 半导体装置和制造半导体装置的方法
CN105990216A (zh) * 2015-01-29 2016-10-05 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN107204279A (zh) * 2016-03-18 2017-09-26 台湾积体电路制造股份有限公司 形成半导体器件的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108615681A (zh) * 2018-03-20 2018-10-02 长江存储科技有限责任公司 刻蚀方法
CN108615681B (zh) * 2018-03-20 2020-11-06 长江存储科技有限责任公司 刻蚀方法
CN109003894A (zh) * 2018-07-20 2018-12-14 上海华力微电子有限公司 一种改善双重图形刻蚀芯模顶端圆角的工艺方法

Also Published As

Publication number Publication date
CN107742608B (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
US4604162A (en) Formation and planarization of silicon-on-insulator structures
US8211779B2 (en) Method for forming isolation layer in semiconductor device
JP2002334973A5 (zh)
US20090068817A1 (en) Method for forming isolation layer in semiconductor device
CN108565264B (zh) 存储串的制备方法及半导体结构刻蚀方法
CN103594337A (zh) 双重图形化方法
CN107742608A (zh) 双重图形侧墙掩膜刻蚀工艺
CN108206131A (zh) 半导体结构以及半导体结构的形成方法
CN107564916A (zh) 一种3d nand存储器件的平坦化方法
CN106783866A (zh) 闪存器件的制造方法
CN107968050A (zh) 沟道孔的底部刻蚀方法
CN103928290B (zh) 晶圆边缘的刻蚀方法
JP3905882B2 (ja) 分離トレンチを有するトレンチキャパシタを製造する方法
US5696036A (en) DRAM no capacitor dielectric process
US7541255B2 (en) Method for manufacturing semiconductor device
CN109920760A (zh) 半导体装置的形成方法
CN109461651A (zh) 改善硅化物阻挡层刻蚀缺陷的方法
CN107731750A (zh) 超高深宽比sono刻蚀工艺
CN108470709A (zh) 浅沟槽绝缘结构的制造方法
CN102479695B (zh) 提高金属栅化学机械平坦化工艺均匀性的方法
US10991595B1 (en) Dry etching process for manufacturing trench structure of semiconductor apparatus
CN105244259A (zh) 一种多重图形化掩膜层的结构及制作方法
CN112735947A (zh) 半导体结构及其形成方法
CN106960816B (zh) 双重图形化的方法
CN109473432A (zh) 提高flash数据保持能力的工艺方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant