CN104867826A - 一种避免硅片边缘薄膜剥离的方法 - Google Patents
一种避免硅片边缘薄膜剥离的方法 Download PDFInfo
- Publication number
- CN104867826A CN104867826A CN201510305037.XA CN201510305037A CN104867826A CN 104867826 A CN104867826 A CN 104867826A CN 201510305037 A CN201510305037 A CN 201510305037A CN 104867826 A CN104867826 A CN 104867826A
- Authority
- CN
- China
- Prior art keywords
- film
- silicon
- stress
- layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000010703 silicon Substances 0.000 title claims abstract description 39
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 38
- 239000010409 thin film Substances 0.000 title abstract description 5
- 239000002131 composite material Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 239000002356 single layer Substances 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 3
- 230000002411 adverse Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 74
- 230000008021 deposition Effects 0.000 description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明涉及半导体领域，尤其涉及一种避免硅片边缘薄膜剥离的方法。在硅衬底的复合薄膜层上沉积高应力层，可以解决硅片边缘薄膜剥离的现象，消除了半导体器件缺陷产生的潜在风险，并且兼容后续的工艺，不会产生任何负面影响。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种避免硅片边缘薄膜剥离的方法。
背景技术
随着半导体技术的不断发展，目前已经逐步从简单的平面结构过度到较为复杂的三维结构，尤其是目前三维存储器的技术研发已经成为国际上研发的一个主流。为了能够形成三维结构的存储器，通常需要沉积较厚的薄膜，同时进行高深宽比的刻蚀，这样相对于常规的二维结构的存储器，常常会带来一些新的挑战。
由于沉积了较厚的薄膜，沉积的薄膜和衬底硅片的应力不匹配，通常会产生较大的应力，从而导致硅片产生一定程度的翘曲；由于需要进行高深宽比的刻蚀，为了防止光刻胶的倾倒，通常需要沉积一定厚度的硬掩膜层，而目前较为常用的硬掩膜层如无定形碳等薄膜其性质较脆，容易在具有较高翘曲程度的硅片边缘发生薄膜的剥离。
所以现在亟需一种新的方法来解决硅片边缘薄膜的剥离。
发明内容
鉴于上述问题，本发明提供一种避免硅片边缘薄膜剥离的方法。
一种避免硅片边缘薄膜剥离的方法，应用于制备高深宽比沟槽的工艺中，其特征在于，包括：
提供一硅衬底；
于所述硅衬底上沉积一复合薄膜层；
根据沉积了所述复合薄膜层的所述硅衬底的翘曲度，于所述复合薄膜层上沉积一与所述硅衬底的翘曲度反向的应力薄膜；
依次沉积无定形碳薄膜和抗反射层薄膜于所述应力薄膜上；
沉积一光刻胶于所述抗反射层薄膜上，对所述光刻胶图案化后刻蚀形成沟槽。
上述的方法，其中，所述复合薄膜层由氧化硅薄膜和氮化硅薄膜交替沉积而成。
上述的方法，其中，所述方法还包括：
对所述沟槽进行热磷酸处理，以除去部分所述氮化硅薄膜。
上述的方法，其中，所述高压应力薄膜的材质为氮化硅。
上述的方法，其中，所述应力薄膜为高压应力薄膜。
上述的方法，其中，所述高压应力薄膜的应力大于2GPa。
上述的方法，其中，所述高压应力薄膜的应力大于2GPa。
上述的方法，其中，所述复合薄膜层的厚度大于1um。
上述的方法，其中，所述氧化硅薄膜的单层厚度为10-80nm，所述氮化硅薄膜的单层厚度为10-80nm。
综上所述，本发明提出了一种解决硅片边缘薄膜剥离的方法，在硅衬底的的复合薄膜层上沉积高应力层，可以解决硅片边缘薄膜剥离的现象，消除了半导体器件缺陷产生的潜在风险，并且兼容后续的工艺，不会产生任何负面影响。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1-图6是本发明解决硅片边缘薄膜剥离的方法流程示意图。
具体实施方式
为了使本发明的技术方案及优点更加易于理解，下面结合附图作进一步详细说明。应当说明，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明的核心思想是：当采用现有工艺流程，由于硅片的翘曲程度较大，在沉积无定形碳薄膜的过程中，由于该薄膜性质较脆，很容易在硅片冷却的过程中产生硅片边缘剥离的现象。而采用本发明的方法，在沉积无定形碳薄膜之前，预先沉积了一层和硅片翘曲程度相反的薄膜，从而减小了硅片总的翘曲程度，当其再进行无定形碳薄膜的沉积时，就不容易发生硅片边缘薄膜的剥离。而该氮化硅薄膜可在后续的去除氮化硅薄膜工艺中去除，从而不会产生任何负面影响。
如图1-图6所示，所以本发明设计一种避免硅片边缘薄膜剥离的方法，其中包括：
提供一硅衬底1；
在该硅衬底1上沉积一定厚度的复合薄膜层2，该复合薄膜层是有氧化硅薄膜和氮化硅薄膜交替沉积而组成的，即先沉积一氧化硅薄膜，然后再沉积一氮化硅薄膜，然后在氮化硅薄膜上再沉积氧化硅薄膜。其中，每一层氧化硅薄膜的厚度为10-80nm，每一层氮化硅薄膜的厚度为10-80nm。这些氧化硅薄膜和氮化硅薄膜组成的复合薄膜层2的厚度大于1um。
在沉积了复合薄膜层2之后，此时收到复合薄膜层2的作用，硅衬底1具有一定程度的翘曲，翘曲度在正100um以上，所以需要进行修正，此时在复合薄膜层2的上表面沉积一层高应力的氮化硅薄膜3，在本发明中，该氮化硅薄膜3具有高压应力，而且该高压应力氮化硅薄膜3的压应力大于2GPa，厚度约在30-100nm之间。
当沉积了高压应力薄膜后，硅衬底1在该应力的作用下，翘曲度下降到80um以下。
当沉积完高压应力薄膜后，在该高压应力薄膜上依次沉积无定形碳薄膜4以及抗反射层薄膜5，其中，无定形碳薄膜4厚度为300-3000nm，抗反射层薄膜5厚度为20-200nm。
在抗反射层薄膜5上旋涂一光刻胶6，对该光刻胶6进行图案化定义，然后刻蚀，其中包括有光刻、刻蚀，干法去胶和湿法去胶等一系列操作，这样的目的是为了在沉积玩抗反射层的半导体器件上产生一个高深宽比的沟槽，深宽比是指沟槽的深度与宽度之间的比值，即深度与宽度的比值大于等于3的深宽比一般会认为是高深宽比。
最后对该沟槽进行热磷酸处理，以除去复合薄膜层中部分氮化硅薄膜。
本发明提出了一种解决硅片边缘薄膜剥离的方法，在硅衬底的复合薄膜层上沉积高应力层，可以解决硅片边缘薄膜剥离的现象，消除了半导体器件缺陷产生的潜在风险，并且兼容后续的工艺，不会产生任何负面影响。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (9)
1.一种避免硅片边缘薄膜剥离的方法，应用于制备高深宽比沟槽的工艺中，其特征在于，包括：
提供一硅衬底；
于所述硅衬底上沉积一复合薄膜层；
根据沉积了所述复合薄膜层的所述硅衬底的翘曲度，于所述复合薄膜层上沉积一与所述硅衬底的翘曲度反向的应力薄膜；
依次沉积无定形碳薄膜和抗反射层薄膜于所述应力薄膜上；
沉积一光刻胶于所述抗反射层薄膜上，对所述光刻胶图案化后刻蚀形成沟槽。
2.根据权利要求1所述的方法，其特征在于，所述复合薄膜层由氧化硅薄膜和氮化硅薄膜交替沉积而成。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
对所述沟槽进行热磷酸处理，以除去部分所述氮化硅薄膜。
4.根据权利要求1所述的方法，其特征在于，所述高压应力薄膜的材质为氮化硅。
5.根据权利要求1所述的方法，其特征在于，所述应力薄膜为高压应力薄膜。
6.根据权利要求5所述的方法，其特征在于，所述高压应力薄膜的应力大于2GPa。
7.根据权利要求1所述的方法，其特征在于，所述无定形碳薄膜厚度为300-3000nm，所述看反射层薄膜厚度为20-200nm。
8.根据权利要求1所述的方法，其特征在于，所述复合薄膜层的厚度大于1um。
9.根据权利要求2所述的方法，其特征在于，所述氧化硅薄膜的单层厚度为10-80nm，所述氮化硅薄膜的单层厚度为10-80nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510305037.XA CN104867826A (zh) | 2015-06-04 | 2015-06-04 | 一种避免硅片边缘薄膜剥离的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510305037.XA CN104867826A (zh) | 2015-06-04 | 2015-06-04 | 一种避免硅片边缘薄膜剥离的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104867826A true CN104867826A (zh) | 2015-08-26 |
Family
ID=53913584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510305037.XA Pending CN104867826A (zh) | 2015-06-04 | 2015-06-04 | 一种避免硅片边缘薄膜剥离的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104867826A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876396A (zh) * | 2017-03-07 | 2017-06-20 | 长江存储科技有限责任公司 | 一种半导体器件及其制作方法 |
| CN107465983A (zh) * | 2016-06-03 | 2017-12-12 | 无锡华润上华科技有限公司 | Mems麦克风及其制备方法 |
| CN109559976A (zh) * | 2018-11-28 | 2019-04-02 | 德淮半导体有限公司 | 多层薄膜结构的形成方法及多层薄膜结构 |
| CN113943539A (zh) * | 2021-11-26 | 2022-01-18 | 深圳市华星光电半导体显示技术有限公司 | 用于热贴合的阻隔膜及无机膜层的制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100072547A1 (en) * | 2003-07-29 | 2010-03-25 | Agere Systems Inc. | Techniques for curvature control in power transistor devices |
| CN102280402A (zh) * | 2010-06-12 | 2011-12-14 | 上海华虹Nec电子有限公司 | 刻蚀和填充深沟槽的方法 |
| CN103963467A (zh) * | 2014-04-25 | 2014-08-06 | 珠海纳思达企业管理有限公司 | 振动板、液体喷射装置及打印设备 |
| CN104220637A (zh) * | 2012-02-14 | 2014-12-17 | 诺发系统公司 | 用于半导体器件应用的氮化硅膜 |
| CN104658964A (zh) * | 2013-11-19 | 2015-05-27 | 中芯国际集成电路制造(上海)有限公司 | 通孔的形成方法 |
-
2015
- 2015-06-04 CN CN201510305037.XA patent/CN104867826A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100072547A1 (en) * | 2003-07-29 | 2010-03-25 | Agere Systems Inc. | Techniques for curvature control in power transistor devices |
| CN102280402A (zh) * | 2010-06-12 | 2011-12-14 | 上海华虹Nec电子有限公司 | 刻蚀和填充深沟槽的方法 |
| CN104220637A (zh) * | 2012-02-14 | 2014-12-17 | 诺发系统公司 | 用于半导体器件应用的氮化硅膜 |
| CN104658964A (zh) * | 2013-11-19 | 2015-05-27 | 中芯国际集成电路制造(上海)有限公司 | 通孔的形成方法 |
| CN103963467A (zh) * | 2014-04-25 | 2014-08-06 | 珠海纳思达企业管理有限公司 | 振动板、液体喷射装置及打印设备 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107465983A (zh) * | 2016-06-03 | 2017-12-12 | 无锡华润上华科技有限公司 | Mems麦克风及其制备方法 |
| US10815122B2 (en) | 2016-06-03 | 2020-10-27 | Csmc Technologies Fab2 Co., Ltd. | MEMS microphone and preparation method thereof |
| CN106876396A (zh) * | 2017-03-07 | 2017-06-20 | 长江存储科技有限责任公司 | 一种半导体器件及其制作方法 |
| CN106876396B (zh) * | 2017-03-07 | 2019-03-01 | 长江存储科技有限责任公司 | 一种半导体器件及其制作方法 |
| CN109559976A (zh) * | 2018-11-28 | 2019-04-02 | 德淮半导体有限公司 | 多层薄膜结构的形成方法及多层薄膜结构 |
| CN113943539A (zh) * | 2021-11-26 | 2022-01-18 | 深圳市华星光电半导体显示技术有限公司 | 用于热贴合的阻隔膜及无机膜层的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8343871B2 (en) | Method for fabricating fine patterns of semiconductor device utilizing self-aligned double patterning | |
| CN104867826A (zh) | 一种避免硅片边缘薄膜剥离的方法 | |
| CN110459464B (zh) | 一种厚膜氮化硅的区域挖槽制备方法 | |
| CN104282542B (zh) | 解决超级结产品保护环场氧侧壁多晶硅残留的方法 | |
| WO2005091796A3 (en) | Method and system for treating a hard mask to improve etch characteristics | |
| CN102820227B (zh) | 一种深沟槽超级pn结的形成方法 | |
| CN106298945A (zh) | 屏蔽栅沟槽型mosfet工艺方法 | |
| CN104112654A (zh) | 一种减少浮栅孔洞的工艺方法 | |
| CN103177957B (zh) | 避免金属尖角的方法 | |
| CN103227143B (zh) | 浅沟槽隔离工艺 | |
| CN105206512A (zh) | 改进多重图形化掩膜层的方法 | |
| CN106409833A (zh) | 嵌入式闪存的隔离方法和制备方法 | |
| CN105552033A (zh) | E-Flash栅极形成方法 | |
| CN102820260A (zh) | 提高通孔图形性能表现的方法 | |
| CN103035486B (zh) | 同时填充及平坦化不同尺寸深沟槽的方法 | |
| US20210391183A1 (en) | Method for Making Self-Aligned Double Pattern | |
| US11557480B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN104078351A (zh) | 半导体结构的制作方法 | |
| US7982283B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN106783859A (zh) | 一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法 | |
| CN102856168B (zh) | 改善岛状光刻胶剥落的方法 | |
| CN106803494B (zh) | 一种鳍式场效应晶体管金属图案的制备方法 | |
| US20130130503A1 (en) | Method for fabricating ultra-fine nanowire | |
| CN109524406A (zh) | 一种嵌入式闪存结构的形成方法 | |
| US11929255B2 (en) | Method of high-density pattern forming |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150826 |
|
| RJ01 | Rejection of invention patent application after publication |