CN109559976A - 多层薄膜结构的形成方法及多层薄膜结构 - Google Patents

多层薄膜结构的形成方法及多层薄膜结构 Download PDF

Info

Publication number
CN109559976A
CN109559976A CN201811438487.6A CN201811438487A CN109559976A CN 109559976 A CN109559976 A CN 109559976A CN 201811438487 A CN201811438487 A CN 201811438487A CN 109559976 A CN109559976 A CN 109559976A
Authority
CN
China
Prior art keywords
film
layer
transition
film layer
tunic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811438487.6A
Other languages
English (en)
Inventor
李众
张锋
吴孝哲
吴龙江
林宗贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Imaging Device Manufacturer Corp
Original Assignee
Huaian Imaging Device Manufacturer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Imaging Device Manufacturer Corp filed Critical Huaian Imaging Device Manufacturer Corp
Priority to CN201811438487.6A priority Critical patent/CN109559976A/zh
Publication of CN109559976A publication Critical patent/CN109559976A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种多层薄膜结构的形成方法及多层薄膜结构。所述多层薄膜结构的形成方法包括如下步骤：形成第一膜层；形成过渡层于所述第一膜层表面，所述过渡层包括沿垂直于所述第一膜层的方向交替堆叠、且通过化学键结合的第一过渡膜和第二过渡膜；形成第二膜层于所述过渡层表面；所述第一过渡膜、所述第二过渡膜的材料分别与所述第一膜层、所述第二膜层相同，且所述第一过渡膜与所述第二过渡膜之间无界面，以减小所述第一膜层与所述第二膜层之间的界面应力。本发明有效降低了第一膜层与第二膜层间的界面应力，改善了半导体器件的良率。

Description

多层薄膜结构的形成方法及多层薄膜结构
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种多层薄膜结构的形成方法及多层薄膜结构。
背景技术
随着智能手机、平板电脑等移动终端向小型化、智能化、节能化的方向发展，芯片的高性能、集成化趋势明显，促使芯片制造企业积极采用先进工艺，对制造出更快、更省电的芯片的追求愈演愈烈。尤其是许多无线通讯设备的主要元件需用40nm以下先进半导体技术和工艺，因此对先进工艺产能的需求较之以往显著上升，带动集成电路厂商不断提升工艺技术水平，通过缩小晶圆水平和垂直方向上的特征尺寸以提高芯片性能和可靠性，以及通过3D结构改造等非几何工艺技术和新材料的运用来影响晶圆的电性能等方式，实现硅集成的提高，以迎合市场需求。然而，这些技术的革新或改进都是以晶圆的生成、制造为基础。
ALD(Atomic Layer Deposition，原子层沉积)是目前比较成熟的膜层沉积技术。相较于其他的膜层沉积工艺，例如化学气相沉积、物理气相沉积等，ALD技术形成的薄膜纯度好，且膜层厚度的可控性高，常用于二氧化硅、氮化硅等薄膜的沉积。多层薄膜(Multi-Layer)结构是指连续沉积两种或两种以上的薄膜所形成的结构。
在半导体器件的制造中，随着器件设计结构越来越复杂，薄膜数量越来越多，由于膜层界面之间应力集中造成的应力叠加对器件制造的影响越来越显著。多层薄膜结构中的应力集中及应力堆叠问题，严重影响半导体器件的制造良率。
因此，如何减少多层薄膜间的界面应力，提高半导体器件的制造良率，是目前亟待解决的技术问题。
发明内容
本发明提供一种多层薄膜结构的形成方法及多层薄膜结构，用于解决现有的多层薄膜结构中存在较大应力的问题，以提高半导体器件的制造良率。
为了解决上述问题，本发明提供了一种多层薄膜结构的形成方法，包括如下步骤：
形成第一膜层；
形成过渡层于所述第一膜层表面，所述过渡层包括沿垂直于所述第一膜层的方向交替堆叠、且通过化学键结合的第一过渡膜和第二过渡膜；
形成第二膜层于所述过渡层表面；
所述第一过渡膜、所述第二过渡膜的材料分别与所述第一膜层、所述第二膜层相同，且所述第一过渡膜与所述第二过渡膜之间无界面，以减小所述第一膜层与所述第二膜层之间的界面应力。
优选的，所述第一膜层由多层第一单原子层膜层叠构成；形成所述第一膜层的具体步骤包括：
提供一衬底；
于所述衬底表面循环进行多次第一原子层沉积步骤，形成第一膜层；所述第一原子层沉积步骤用于形成所述第一单原子层膜。
优选的，所述第一过渡膜包括至少一层所述第一单原子层膜，所述第二过渡膜包括至少一层第二单原子层膜；形成过渡层于所述第一膜层表面的具体步骤包括：
沿垂直于所述第一膜层的方向交替进行所述第一原子层沉积步骤和第二原子层沉积步骤，形成所述过渡层；所述第二原子层沉积步骤用于形成所述第二单原子层膜。
优选的，所述第二膜层由多层所述第二单原子层膜层叠构成；形成第二膜层的具体步骤包括：
于所述过渡层表面循环进行多次所述第二原子层沉积步骤，形成第二膜层。
优选的，沿所述第一膜层指向所述第二膜层的方向，第一过渡膜中所包含的第一单原子层膜的数量逐渐减小，且第二过渡膜中所包含的第二单原子层膜的数量逐渐增大。
为了解决上述问题，本发明还提供了一种多层薄膜结构，包括：
第一膜层；
过渡层，位于所述第一膜层表面；所述过渡层包括沿垂直于所述第一膜层的方向交替堆叠、且通过化学键结合的第一过渡膜和第二过渡膜；
第二膜层，位于所述过渡层表面；
所述第一过渡膜、所述第二过渡膜的材料分别与所述第一膜层、所述第二膜层相同，且所述第一过渡膜与所述第二过渡膜之间无界面，以减小所述第一膜层与所述第二膜层之间的界面应力。
优选的，所述第一膜层由多层第一单原子层膜层叠构成，所述第二膜层由多层第二单原子层膜层叠构成；所述第一单原子层膜与所述第二单原子层膜均通过原子层沉积工艺形成。
优选的，所述第一过渡膜包括至少一层所述第一单原子层膜，所述第二过渡膜包括至少一层第二单原子层膜。
优选的，所述第一膜层为氮化硅膜层，所述第二膜层为二氧化硅膜层；所述第一单原子层膜为氮化硅单原子层膜，所述第二单原子层膜为二氧化硅单原子层膜；
所述第一过渡膜中氮化硅单原子层膜的层数与所述第二过渡膜中氧化硅单原子层膜的层数均不大于3。
优选的，沿所述第一膜层指向所述第二膜层的方向，第一过渡膜中所包含的第一单原子层膜的数量逐渐减小，且第二过渡膜中所包含的第二单原子层膜的数量逐渐增大。
本发明提供的多层薄膜结构的形成方法及多层薄膜结构，通过在第一膜层与第二膜层之间设置过渡层，使得所述过渡层包括沿垂直于所述第一膜层的方向交替堆叠、且通过化学键结合的第一过渡膜和第二过渡膜，并控制所述第一过渡膜的材料与第一膜层相同、所述第二过渡膜的材料与第二膜层相同，所述第一过渡膜与所述第二过渡膜之间无界面，实现过渡层晶格结构的缓慢改变，减少了第一膜层与第二膜层之间的界面，从而有效降低了第一膜层与第二膜层间的界面应力，避免了多层薄膜结构中应力集中及堆叠问题，改善了半导体器件的良率。
附图说明
附图1是本发明具体实施方式中多层薄膜结构的形成方法流程图；
附图2是本发明具体实施方式中形成的多层薄膜结构的示意图；
附图3是本发明具体实施方式中形成第一膜层过程中的方波脉冲图；
附图4是本发明具体实施方式中过渡层的结构示意图。
具体实施方式
下面结合附图对本发明提供的多层薄膜结构的形成方法及多层薄膜结构的具体实施方式做详细说明。
本具体实施方式提供了一种多层薄膜结构的形成方法，附图1是本发明具体实施方式中多层薄膜结构的形成方法流程图，附图2是本发明具体实施方式中形成的多层薄膜结构的示意图，附图4是本发明具体实施方式中过渡层的结构示意图。如图1、图2及图4所示，本具体实施方式提供的多层薄膜结构的形成方法包括如下步骤：
步骤S11，形成第一膜层10；
步骤S12，形成过渡层11于所述第一膜层10表面，所述过渡层11包括沿垂直于所述第一膜层10的方向交替堆叠、且通过化学键结合的第一过渡膜41和第二过渡膜42；
步骤S13，形成第二膜层12于所述过渡层11表面；所述第一过渡膜41、所述第二过渡膜42的材料分别与所述第一膜层10、所述第二膜层12相同，且所述第一过渡膜41与所述第二过渡膜42之间无界面，以减小所述第一膜层10与所述第二膜层12之间的界面应力。
所述第一过渡膜41与所述第二过渡膜42之间无界面是指，从宏观上看，所述第一过渡膜41与所述第二过渡膜42之间并不存在层与层之间的界面关系，整个所述过渡层11是一个无分界线的整体。
具体来说，可以通过采用原子层沉积工艺等方式控制所述第一过渡膜41与所述第二过渡膜42的厚度，例如将所述第一过渡膜41的厚度控制在3个原子层厚度以内、并将所述第二过渡膜42的厚度也控制在3个原子层厚度以内，使得第一过渡膜41与第二过渡膜42之间无界面。当然，本领域技术人员还可以采用其他方式使得所述第一过渡膜41与所述第二过渡膜42之间无界面。
本具体实施方式采用两者之间无界面的第一过渡层41与第二过渡层42交替堆叠，并控制所述第一过渡膜41的材料设置为与所述第一膜层10相同、所述第二过渡膜42的材料设置为与所述第二膜层12相同，通过所述过渡层11内部晶格结构的缓慢调整，实现所述第一膜层11到所述第二膜层12的稳定过渡，经过一定时间的应力驰豫过程，所述第一膜层11与所述第二膜层12之间的界面应力会大幅度降低，避免了多层薄膜结构中应力集中及应力堆叠问题，改善了半导体器件的良率。
同时，一方面，由于所述过渡层11内部的所述第一过渡膜41与所述第二过渡膜42之间通过化学键结合，增强了所述第一过渡膜41与所述第二过渡膜42之间的结合力；另一方面，所述第一过渡膜41的材料与所述第一膜层10相同、且所述第二过渡膜42的材料与所述第二膜层12相同，有效减少了因为晶格差异过大导致的膜层间位错过多的问题，有效增强了所述第一膜层10与所述第二膜层12之间的粘合效果，从而进一步增强了半导体结构性能的稳定性。
优选的，所述第一膜层10由多层第一单原子层膜401层叠构成；形成所述第一膜层10的具体步骤包括：
(1)提供一衬底13；
(2)于所述衬底13表面循环进行多次第一原子层沉积步骤Ⅰ，形成第一膜层10；所述第一原子层沉积步骤用于形成所述第一单原子层膜401。
附图3是本发明具体实施方式中形成第一膜层过程中的方波脉冲图。具体来说，所述第一原子层沉积步骤Ⅰ包括如下四个阶段：S1阶段，向容纳有所述衬底13的反应腔室通入第一前驱气体，所述第一前驱气体通过化学吸附作用吸附于所述衬底13表面；S2阶段，向所述反应腔室通入惰性气体，以将未被吸附的所述第一前驱气体排出所述反应腔室，使得在所述衬底13表面仅留下一个原子层的吸附物质(即一个原子层的第一前驱气体)；S3阶段，向所述反应腔室通入第一反应气体，所述第一反应气体与吸附于所述衬底13表面的所述第一前驱气体反应，生成所述第一单原子层膜401；S4阶段，向所述反应腔室通入惰性气体，以将残余的第一反应气体以及反应副产物排出所述反应腔室。通过连续多次循环进行所述第一原子层沉积步骤Ⅰ，形成多层沿竖直方向(即垂直于所述衬底13的方向)层叠设置的所述第一单原子层膜401，构成所述第一膜层10。通过调整所述第一原子层沉积步骤Ⅰ的循环次数，可以精确控制所述第一膜层10的厚度。
优选的，所述第一过渡膜41包括至少一层所述第一单原子层膜401，所述第二过渡膜42包括至少一层第二单原子层膜402；形成过渡层11于所述第一膜层10表面的具体步骤包括：
沿垂直于所述第一膜层10的方向交替进行所述第一原子层沉积步骤Ⅰ和第二原子层沉积步骤，形成所述过渡层11；所述第二原子层沉积步骤用于形成所述第二单原子层膜402。
通过采用一层或多层第一单原子层膜401来构成所述第一过渡膜41、并采用一层或多层第二单原子层膜402来构成所述第二过渡膜42，能够进一步有效减少了所述多层薄膜结构内部的应力。其中，所述第二原子层沉积步骤与所述第一原子层沉积步骤Ⅰ类似，也包括四个阶段，即：通入第二前驱气体、吹扫未吸附的第二前驱气体、通入第二反应气体、吹扫未反应的第二反应气体和副产物。
优选的，所述第二膜层12由多层所述第二单原子层膜层402叠构成；形成第二膜层12的具体步骤包括：
于所述过渡层11表面循环进行多次所述第二原子层沉积步骤，形成第二膜层12。
所述第一膜层10与所述第二膜层12可以为两种不同类型的无机介质膜，例如，所述第一膜层10为氮化硅膜、所述第二膜层12为二氧化硅膜；或者，所述第一膜层10为二氧化硅膜、所述第二膜层12为氮化硅膜。以下以所述第一膜层10为氮化硅膜、第二膜层为二氧化硅膜为例进行说明。所述第一单原子层膜401相应为单原子层氮化硅膜，所述第二单原子层膜402相应为单原子层二氧化硅膜，所述第一前驱气体与所述第二前驱气体均为SiH4，所述第一反应气体为NH3，所述第二反应气体为N2O。所述过渡层11可以经多次循环步骤形成，所述循环步骤包括：先在所述第一膜层10表面进行一次或者连续进行多次所述第一原子层沉积步骤，以在所述第一膜层10表面形成一层或多层单原子层氮化硅膜；然后，在形成的一层或多层单原子层氮化硅膜表面进行所述第二原子层沉积步骤，以在单原子层氮化硅膜表面形成一层或多层单原子层二氧化硅膜。本领域技术人员可以根据实际需要调整所述循环步骤的循环次数，从而实现对所述过渡层11中Si、O、N三种元素比例的调整，达到缓慢改变晶格结构的目的，实现所述第一膜层10到所述第二膜层12的稳定过渡，使得所述第一膜层11与所述第二膜层12之间的界面应力会大幅度降低。例如：在形成作为所述第一膜层10的氮化硅膜时，所述第一原子层沉积步骤Ⅰ的循环次数是200次；在形成所述过渡膜11时，所述循环步骤的循环次数为50次；在形成作为所述第二膜层12的所述二氧化硅膜时，所述第二原子层沉积步骤的循环次数为200次。
为了进一步减小所述第一膜层10与所述第二膜层12之间的应力，优选的，沿所述第一膜层10指向所述第二膜层12的方向，第一过渡膜41中所包含的第一单原子层膜401的数量逐渐减小，且第二过渡膜42中所包含的第二单原子层膜402的数量逐渐增大。
具体来说，如图4所示，所述第一过渡膜41中所包含的第一单原子层膜401的数量、第二过渡膜42中所包含的第二单原子层膜402的数量均沿所述第一膜层10指向所述第二膜层12的方向渐变，从而能够进一步有效、缓慢的调整所述第一膜层10与所述第二膜层12之间的晶格失配问题，最终进一步达到减小所述第一膜层10与所述第二膜层12之间界面应力的目的。
为了进一步确保所述第一过渡膜41与所述第二过渡膜42之间无界面，从而进一步减小所述第一膜层10与所述第二膜层12之间的界面应力，优选的，所述第一过渡膜41中所包含的第一单原子层膜401的数量不超过3，所述第二过渡膜42中所包含的第二单原子层膜402的数量也不超过3。
不仅如此，本具体实施方式还提供了一种多层薄膜结构。本具体实施方式提供的多层膜结构的示意图可参考图2和图4。如图2和图4所示，本具体实施方式提供的多层薄膜结构包括：
第一膜层10；
过渡层11，位于所述第一膜层10表面；所述过渡层11包括沿垂直于所述第一膜层10的方向交替堆叠、且通过化学键结合的第一过渡膜41和第二过渡膜42；
第二膜层12，位于所述过渡层11表面；
所述第一过渡膜41、所述第二过渡膜42的材料分别与所述第一膜层10、所述第二膜层12相同，且所述第一过渡膜41与所述第二过渡膜42之间无界面，以减小所述第一膜层10与所述第二膜层12之间的界面应力。
优选的，所述第一膜层10由多层第一单原子层膜401层叠构成，所述第二膜层12由多层第二单原子层膜402层叠构成；所述第一单原子层膜401与所述第二单原子层膜402均通过原子层沉积工艺形成。
优选的，所述第一过渡膜41包括至少一层所述第一单原子层膜401，所述第二过渡膜42包括至少一层第二单原子层膜402。
优选的，所述第一过渡膜41中第一单原子层膜的层数与所述第二过渡膜42中第二单原子层膜的层数均不大于3。
优选的，沿所述第一膜层10指向所述第二膜层12的方向，第一过渡膜41中所包含的第一单原子层膜401的数量逐渐减小，且第二过渡膜42中所包含的第二单原子层膜402的数量逐渐增大。
本具体实施方式提供的多层薄膜结构的形成方法及多层薄膜结构，通过在第一膜层与第二膜层之间设置过渡层，使得所述过渡层包括沿垂直于所述第一膜层的方向交替堆叠、且通过化学键结合的第一过渡膜和第二过渡膜，并控制所述第一过渡膜的材料与第一膜层相同、所述第二过渡膜的材料与第二膜层相同，所述第一过渡膜与所述第二过渡膜之间无界面，实现过渡层晶格结构的缓慢改变，减少了第一膜层与第二膜层之间的界面，从而有效降低了第一膜层与第二膜层间的界面应力，避免了多层薄膜结构中应力集中及堆叠问题，改善了半导体器件的良率。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种多层薄膜结构的形成方法，其特征在于，包括如下步骤：
形成第一膜层；
形成过渡层于所述第一膜层表面，所述过渡层包括沿垂直于所述第一膜层的方向交替堆叠、且通过化学键结合的第一过渡膜和第二过渡膜；
形成第二膜层于所述过渡层表面；
所述第一过渡膜、所述第二过渡膜的材料分别与所述第一膜层、所述第二膜层相同，且所述第一过渡膜与所述第二过渡膜之间无界面，以减小所述第一膜层与所述第二膜层之间的界面应力。
2.根据权利要求1所述的多层薄膜结构的形成方法，其特征在于，所述第一膜层由多层第一单原子层膜层叠构成；形成所述第一膜层的具体步骤包括：提供一衬底；
于所述衬底表面循环进行多次第一原子层沉积步骤，形成第一膜层；所述第一原子层沉积步骤用于形成所述第一单原子层膜。
3.根据权利要求2所述的多层薄膜结构的形成方法，其特征在于，所述第一过渡膜包括至少一层所述第一单原子层膜，所述第二过渡膜包括至少一层第二单原子层膜；形成过渡层于所述第一膜层表面的具体步骤包括：
沿垂直于所述第一膜层的方向交替进行所述第一原子层沉积步骤和第二原子层沉积步骤，形成所述过渡层；所述第二原子层沉积步骤用于形成所述第二单原子层膜。
4.根据权利要求3所述的多层薄膜结构的形成方法，其特征在于，所述第二膜层由多层所述第二单原子层膜层叠构成；形成第二膜层的具体步骤包括：于所述过渡层表面循环进行多次所述第二原子层沉积步骤，形成第二膜层。
5.根据权利要求3所述的多层薄膜结构的形成方法，其特征在于，沿所述第一膜层指向所述第二膜层的方向，第一过渡膜中所包含的第一单原子层膜的数量逐渐减小，且第二过渡膜中所包含的第二单原子层膜的数量逐渐增大。
6.一种多层薄膜结构，其特征在于，包括：
第一膜层；
过渡层，位于所述第一膜层表面；所述过渡层包括沿垂直于所述第一膜层的方向交替堆叠、且通过化学键结合的第一过渡膜和第二过渡膜；
第二膜层，位于所述过渡层表面；
所述第一过渡膜的材料、所述第二过渡膜的材料分别与所述第一膜层、所述第二膜层相同，且所述第一过渡膜与所述第二过渡膜之间无界面，以减小所述第一膜层与所述第二膜层之间的界面应力。
7.根据权利要求6所述的多层薄膜结构，其特征在于，所述第一膜层由多层第一单原子层膜层叠构成，所述第二膜层由多层第二单原子层膜层叠构成；所述第一单原子层膜与所述第二单原子层膜均通过原子层沉积工艺形成。
8.根据权利要求7所述的多层薄膜结构，其特征在于，所述第一过渡膜包括至少一层所述第一单原子层膜，所述第二过渡膜包括至少一层第二单原子层膜。
9.根据权利要求8所述的多层薄膜结构，其特征在于，所述第一过渡膜中第一单原子层膜的层数与所述第二过渡膜中第二单原子层膜的层数均不大于3。
10.根据权利要求8所述的多层薄膜结构，其特征在于，沿所述第一膜层指向所述第二膜层的方向，第一过渡膜中所包含的第一单原子层膜的数量逐渐减小，且第二过渡膜中所包含的第二单原子层膜的数量逐渐增大。
CN201811438487.6A 2018-11-28 2018-11-28 多层薄膜结构的形成方法及多层薄膜结构 Pending CN109559976A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811438487.6A CN109559976A (zh) 2018-11-28 2018-11-28 多层薄膜结构的形成方法及多层薄膜结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811438487.6A CN109559976A (zh) 2018-11-28 2018-11-28 多层薄膜结构的形成方法及多层薄膜结构

Publications (1)

Publication Number Publication Date
CN109559976A true CN109559976A (zh) 2019-04-02

Family

ID=65867859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811438487.6A Pending CN109559976A (zh) 2018-11-28 2018-11-28 多层薄膜结构的形成方法及多层薄膜结构

Country Status (1)

Country Link
CN (1) CN109559976A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867826A (zh) * 2015-06-04 2015-08-26 武汉新芯集成电路制造有限公司 一种避免硅片边缘薄膜剥离的方法
US20150357515A1 (en) * 2013-08-08 2015-12-10 International Business Machines Corporation Thin light emitting diode and fabrication method
CN105225931A (zh) * 2015-09-30 2016-01-06 中国电子科技集团公司第四十八研究所 AlN模板及其生长方法、基于AlN模板的Si基GaN外延结构及其生长方法
CN105762247A (zh) * 2016-03-02 2016-07-13 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150357515A1 (en) * 2013-08-08 2015-12-10 International Business Machines Corporation Thin light emitting diode and fabrication method
CN104867826A (zh) * 2015-06-04 2015-08-26 武汉新芯集成电路制造有限公司 一种避免硅片边缘薄膜剥离的方法
CN105225931A (zh) * 2015-09-30 2016-01-06 中国电子科技集团公司第四十八研究所 AlN模板及其生长方法、基于AlN模板的Si基GaN外延结构及其生长方法
CN105762247A (zh) * 2016-03-02 2016-07-13 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层制作方法

Similar Documents

Publication Publication Date Title
TWI713551B (zh) 以ｐｅａｌｄ形成氮化鋁基膜的方法
US8383525B2 (en) Plasma-enhanced deposition process for forming a metal oxide thin film and related structures
JP5249243B2 (ja) 原子層堆積法
KR100722989B1 (ko) 캐패시터 및 그 제조 방법
TWI488290B (zh) 包括含碳電極之半導體元件及其製法
TW201833374A (zh) 用於鈍化半導體表面之方法及相關系統
KR102451599B1 (ko) 루테늄의 선택적 원자 층 증착
KR100717770B1 (ko) 지르코늄산화막을 포함하는 적층구조의 유전막을 구비한플래시메모리소자 및 그의 제조 방법
JP2011501877A (ja) ドープ型酸化亜鉛の形成方法
EP1866963A2 (en) Multilayer, multicomponent high-k films and methods for depositing the same
US20070026688A1 (en) Method of forming a ZrO2 thin film using plasma enhanced atomic layer deposition and method of fabricating a capacitor of a semiconductor memory device having the thin film
US7253101B2 (en) Deposition method of TiN thin film having a multi-layer structure
US11994800B2 (en) Dose reduction of patterned metal oxide photoresists
CN103972080A (zh) Ono结构及ono电容的制作方法
TW200404911A (en) Metal organic chemical vapor deposition and atomic layer deposition of metal oxynitride and metal silicon oxynitride
US9525046B2 (en) Metal gate stack structure and manufacturing method
CN109559976A (zh) 多层薄膜结构的形成方法及多层薄膜结构
US20150176122A1 (en) Low-temperature growth of complex compound films
US20150380309A1 (en) Metal-insulator-semiconductor (MIS) contact with controlled defect density
CN108258021A (zh) 薄膜晶体管、其制备方法、阵列基板及显示装置
KR102035899B1 (ko) Igo 박막의 제조 방법, 및 igo 박막 트랜지스터
CN112760615B (zh) 一种二氧化硅薄膜及其低温制备方法
KR20230081852A (ko) 원자층 증착법에 의한 산화막 제조 방법 및 이에 의한 반도체 소자 및 페로브스카이트 태양 전지
US8035193B2 (en) Method of fabricating capacitor in semiconductor device
US11508584B2 (en) Deuterium-containing films

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190402