CN112760615B - 一种二氧化硅薄膜及其低温制备方法 - Google Patents

一种二氧化硅薄膜及其低温制备方法 Download PDF

Info

Publication number
CN112760615B
CN112760615B CN202011497333.1A CN202011497333A CN112760615B CN 112760615 B CN112760615 B CN 112760615B CN 202011497333 A CN202011497333 A CN 202011497333A CN 112760615 B CN112760615 B CN 112760615B
Authority
CN
China
Prior art keywords
silicon dioxide
film
dioxide film
reaction chamber
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011497333.1A
Other languages
English (en)
Other versions
CN112760615A (zh
Inventor
周璐
王鹏
龙俊舟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202011497333.1A priority Critical patent/CN112760615B/zh
Publication of CN112760615A publication Critical patent/CN112760615A/zh
Application granted granted Critical
Publication of CN112760615B publication Critical patent/CN112760615B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及半导体技术领域，公开了一种二氧化硅薄膜及其低温制备方法。所述制备方法包括：提供衬底，并将所述衬底置入反应腔室内，向所述反应腔室内通入反应气体，所述反应气体包括硅源和氧源；所述反应腔室的压力为2000mTorr～3000mTorr，所述硅源的通入量为100sccm～1000sccm，所述氧源的通入量为4000sccm～10000sccm，沉积温度为150℃≤t＜250℃，沉积速率为

Description

一种二氧化硅薄膜及其低温制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种二氧化硅薄膜及其低温制备方法。
背景技术
随着三维集成技术的发展，三维集成包括芯片或晶圆的堆叠，集成电路复杂度和晶体管数量的不断增加，随着堆叠面积在不断增加，导致全局互连的长度也随之增加，当键合的芯片或晶圆厚度降低到几十微米时，凸点、键合、减薄引起的残余应力等都会使芯片或晶圆发生弯曲和变形，因此在三维堆叠制造中对应力的要求就更加严苛。同时热问题是影响三维集成大范围应用的主要障碍之一，三维集成具有更高的器件集成度，多层芯片或晶圆堆叠通过高温薄膜键合影响了器件热稳定性和可靠性。
二氧化硅薄膜常常应用于键合界面的键合层，因此对二氧化硅薄膜的沉积温度及应力的要求较高。现有的CVD(Chemical Vapor Deposition，化学气相沉积)工艺中多采用高温制备二氧化硅薄膜，例如高于400℃，高于400℃沉积速率越来越快，而过高温度的氧化物会减小先进工艺器件的可靠性，损害电镀离子的扩散性，因此在工业生产中化学气相沉积方式的二氧化硅温度都控制在高于400℃对薄膜的应力和稳定性造成很大的影响。
因此，如何采用低温的沉积工艺制备符合应力要求的二氧化硅薄膜是目前急需解决的技术问题。
发明内容
针对现有技术中存在的上述问题，本发明提供一种二氧化硅薄膜及其低温制备方法。
本发明提供一种二氧化硅薄膜的低温制备方法包括：
提供衬底，并将所述衬底置入反应腔室内，向所述反应腔室内通入反应气体，所述反应气体包括硅源和氧源；
其中，所述反应腔室的压力为2000mTorr～3000mTorr，所述硅源的通入量为100sccm～1000sccm，所述氧源的通入量为4000sccm～10000sccm，沉积温度为150℃≤t＜250℃，沉积速率为
Figure GDA0003004537930000021
射频频率为150W～1000W，所述二氧化硅薄膜的应力为﹣300MPa～﹢50MPa。
优选地，在向所述反应腔室内通入反应气体之前，清洗所述反应腔室和所述衬底。
优选地，所述二氧化硅薄膜的折射率变化小于0.01。
优选地，所述二氧化硅薄膜的厚度为
Figure GDA0003004537930000022
优选地，所述硅源为SiH4。
优选地，所述氧源为N2O。
优选地，所述反应气体还包括惰性气体或氮气。
优选地，采用等离子体增强化学气相沉积方式制备所述二氧化硅薄膜。
进一步地，本发明提供一种二氧化硅薄膜，所述二氧化硅薄膜的应力为﹣300MPa～﹢50MPa。
优选地，所述二氧化硅薄膜用于三维堆叠中键合界面的键合层。
本发明的技术方案有益效果在于：采用低温沉积工艺制备二氧化硅薄膜，低温沉积的温度为150℃≤t＜250℃，所制备的二氧化硅薄膜的应力为
﹣300MPa～﹢50MPa，低温使得气体反应不完全，使得针孔密度较高引起薄膜分子疏松从而影响薄膜的应力，薄膜应力可调控的范围更广，可以从拉应力调节至压应力，满足三维堆叠制程中对二氧化硅薄膜的不同要求。
具体实施方式
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
本发明公开了一种二氧化硅薄膜的低温制备方法，所述低温制备方法包括：
提供衬底，并将所述衬底置入反应腔室内，向所述反应腔室内通入反应气体，所述反应气体包括硅源和氧源。
其中，所述反应腔室的压力为2000mTorr～3000mTorr，所述硅源的通入量为100sccm～1000sccm，所述氧源的通入量为4000sccm～10000sccm，沉积温度为150℃≤t＜250℃，沉积速率为
Figure GDA0003004537930000031
射频频率为150W～1000W，所述二氧化硅薄膜的应力为﹣300MPa～﹢50MPa。
提供衬底的材料不限，优选为硅片，在向所述反应腔室内通入反应气体之前，清洗所述反应腔室和所述衬底。所述反应气体中的硅源为SiH4，氧源为N2O，所述反应气体还包括惰性气体或氮气。
可以采用等离子体增强化学气相沉积或等离子体增强原子层沉积方法制备所述二氧化硅层，以等离子体增强化学气相沉积为例。
具体地，考虑到现有技术中常采用高温沉积工艺制备二氧化硅薄膜，导致二氧化硅薄膜的应力具有不可控性，且二氧化硅薄膜的应力变化有限，不能满足三维堆叠中键合界面的键合层的要求。比起高温制程，本发明采用低温沉积工艺制备二氧化硅薄膜，低温沉积的温度为150℃≤t＜250℃，所制备的二氧化硅薄膜的应力为﹣300MPa～﹢50MPa，低温使得气体反应不完全，使得针孔密度较高引起薄膜分子疏松从而影响薄膜的应力，薄膜应力可调控的范围更广，可以从拉应力调节至压应力，满足三维堆叠制程中对二氧化硅薄膜的不同要求。
具体地，考虑到实际应用中对二氧化硅薄膜的应力的需求，可采用本发明的二氧化硅薄膜的低温制备方法，得到稳定的、不同的本征应力的二氧化硅薄膜。
低温气体反应影响薄膜的折射率，对于硅烷工艺，折射率主要是由薄膜的化学成分决定，含硅量高的薄膜具有较高的折射率，含氧量高的薄膜具有较低的折射率，当折射率变化时，也同时反映了薄膜的稳定性。
这种低温条件下的二氧化硅薄膜，即使在同一厚度的前提下也能由于薄膜稳定的折射率和均匀性用于在多片堆叠工艺中作为高应力结构中的调节剂，本实施例中二氧化硅的厚度为
Figure GDA0003004537930000041
也可用于钝化层、介质层，厚度较小。
以下实施例中以
Figure GDA0003004537930000042
厚度下的二氧化硅薄膜沉积工艺为例，反映在同一厚度下应力的调节，在其他厚度下也可以调节二氧化硅薄膜的本征应力。
实施例一：
本实施例一通过上述的低温制备方法能够获取本征应力为+50MPa的二氧化硅薄膜，具体的方法如下：
首先，提供一硅衬底，并将硅衬底置入一反应腔室内；
随后，使反应腔室保持2500mTorr的预定压力；
然后，向反应腔室内通入含硅的第一反应气体SiH4，第一反应气体SiH4的通入量为400sccm，向反应腔室内通入含氧的第二反应气体N2O，第二反应气体N2O的通入量为6000sccm，形成等离子体，等离子体射频的高频频率为150W，180℃的预定温度下通过等离子体于硅衬底表面沉积形成二氧化硅薄膜，沉积速率为
Figure GDA0003004537930000051
沉积时间为230s。
相应地，形成二氧化硅薄膜的厚度为
Figure GDA0003004537930000052
折射率为1.452，均匀性小于2％，本征应力为+50MPa，具有良好的工作性能。
实施例二：
本实施例二通过上述的低温制备方法能够获取本征应力为+37MPa的二氧化硅薄膜，具体的方法如下：
首先，提供一硅衬底，并将硅衬底置入一反应腔室内；
随后，使反应腔室保持2500mTorr的预定压力；
然后，向反应腔室内通入含硅的第一反应气体SiH4，第一反应气体SiH4的通入量为400sccm，向反应腔室内通入含氧的第二反应气体N2O，第二反应气体N2O的通入量为6000sccm，形成等离子体，等离子体射频的高频频率为200W，180℃的预定温度下通过等离子体于硅衬底表面沉积形成二氧化硅薄膜，沉积速率为
Figure GDA0003004537930000053
沉积时间为210s。
相应地，形成二氧化硅薄膜的厚度为
Figure GDA0003004537930000054
折射率为1.457，均匀性小于2％，本征应力为+37MPa，具有良好的工作性能。
实施例三：
本实施例三通过上述的低温制备方法能够获取本征应力为﹣13MPa的二氧化硅薄膜，具体的方法如下：
首先，提供一硅衬底，并将硅衬底置入一反应腔室内；
随后，使反应腔室保持2500mTorr的预定压力；
然后，向反应腔室内通入含硅的第一反应气体SiH4，第一反应气体SiH4的通入量为400sccm，向反应腔室内通入含氧的第二反应气体N2O，第二反应气体N2O的通入量为6000sccm，形成等离子体，等离子体射频的高频频率为300W，180℃的预定温度下通过等离子体于硅衬底表面沉积形成二氧化硅薄膜，沉积速率为
Figure GDA0003004537930000061
沉积时间为188s。
相应地，形成二氧化硅薄膜的厚度为
Figure GDA0003004537930000062
折射率为1.456，均匀性小于2％，本征应力为﹣13MPa，具有良好的工作性能。
实施例四：
本实施例四通过上述的低温制备方法能够获取本征应力为﹣37MPa的二氧化硅薄膜，具体的方法如下：
首先，提供一硅衬底，并将硅衬底置入一反应腔室内；
随后，使反应腔室保持2500mTorr的预定压力；
然后，向反应腔室内通入含硅的第一反应气体SiH4，第一反应气体SiH4的通入量为400sccm，向反应腔室内通入含氧的第二反应气体N2O，第二反应气体N2O的通入量为6000sccm，形成等离子体，等离子体射频的高频频率为400W，240℃的预定温度下通过等离子体于硅衬底表面沉积形成二氧化硅薄膜，沉积速率为
Figure GDA0003004537930000071
沉积时间为165s。
相应地，形成二氧化硅薄膜的厚度为
Figure GDA0003004537930000072
折射率为1.457，均匀性小于2％，本征应力为﹣37MPa，具有良好的工作性能。
实施例五：
本实施例五通过上述的低温制备方法能够获取本征应力为﹣50MPa的二氧化硅薄膜，具体的方法如下：
首先，提供一硅衬底，并将硅衬底置入一反应腔室内；
随后，使反应腔室保持2500mTorr的预定压力；
然后，向反应腔室内通入含硅的第一反应气体SiH4，第一反应气体SiH4的通入量为400sccm，向反应腔室内通入含氧的第二反应气体N2O，第二反应气体N2O的通入量为6000sccm，形成等离子体，等离子体射频的高频频率为400W，200℃的预定温度下通过等离子体于硅衬底表面沉积形成二氧化硅薄膜，沉积速率为
Figure GDA0003004537930000073
沉积时间为190s。
相应地，形成二氧化硅薄膜的厚度为
Figure GDA0003004537930000074
折射率为1.455，均匀性小于2％，本征应力为﹣50MPa，具有良好的工作性能。
实施例六：
本实施例六通过上述的低温制备方法能够获取本征应力为﹣100MPa的二氧化硅薄膜，具体的方法如下：
首先，提供一硅衬底，并将硅衬底置入一反应腔室内；
随后，使反应腔室保持2500mTorr的预定压力；
然后，向反应腔室内通入含硅的第一反应气体SiH4，第一反应气体SiH4的通入量为400sccm，向反应腔室内通入含氧的第二反应气体N2O，第二反应气体N2O的通入量为6000sccm，形成等离子体，等离子体射频的高频频率为400W，150℃的预定温度下通过等离子体于硅衬底表面沉积形成二氧化硅薄膜，沉积速率为
Figure GDA0003004537930000081
沉积时间为250s。
相应地，形成二氧化硅薄膜的厚度为
Figure GDA0003004537930000082
折射率为1.450，均匀性小于2％，本征应力为-100MPa，具有良好的工作性能。
实施例七：
本实施例七通过上述的低温制备方法能够获取本征应力为﹣143MPa的二氧化硅薄膜，具体的方法如下：
首先，提供一硅衬底，并将硅衬底置入一反应腔室内；
随后，使反应腔室保持2500mTorr的预定压力；
然后，向反应腔室内通入含硅的第一反应气体SiH4，第一反应气体SiH4的通入量为400sccm，向反应腔室内通入含氧的第二反应气体N2O，第二反应气体N2O的通入量为6000sccm，形成等离子体，等离子体射频的高频频率为600W，180℃的预定温度下通过等离子体于硅衬底表面沉积形成二氧化硅薄膜，沉积的速率为
Figure GDA0003004537930000083
沉积时间为240s。
相应地，形成二氧化硅薄膜的厚度为
Figure GDA0003004537930000084
折射率为1.456，均匀性小于2％，本征应力为﹣143MPa，具有良好的工作性能。
实施例八：
本实施例八通过上述的低温制备方法能够获取本征应力为﹣200MPa的二氧化硅薄膜，具体的方法如下：
首先，提供一硅衬底，并将硅衬底置入一反应腔室内；
随后，使反应腔室保持2500mTorr的预定压力；
然后，向反应腔室内通入含硅的第一反应气体SiH4，第一反应气体SiH4的通入量为300sccm，向反应腔室内通入的含氧的第二反应气体N2O，第二反应气体N2O的通入量为6000sccm，形成等离子体，等离子体射频的高频频率为900W，180℃的预定温度下通过等离子体于硅衬底表面沉积形成二氧化硅薄膜，沉积的速率为
Figure GDA0003004537930000091
沉积时间为265s。
相应地，形成二氧化硅薄膜的厚度为
Figure GDA0003004537930000092
折射率为1.458，均匀性小于2％，本征应力为﹣200MPa，具有良好的工作性能。
实施例九：
本实施例九通过上述的低温制备方法能够获取本征应力为﹣260MPa的二氧化硅薄膜，具体的方法如下：
首先，提供一硅衬底，并将硅衬底置入一反应腔室内；
随后，使反应腔室保持2500mTorr的预定压力；
然后，向反应腔室内通入含硅的第一反应气体SiH4，第一反应气体SiH4的通入量为500sccm，向反应腔室内通入含氧的第二反应气体N2O，第二反应气体N2O的通入量为6000sccm，形成等离子体，等离子体射频的高频频率为900W，180℃的预定温度下通过等离子体于硅衬底表面沉积形成二氧化硅薄膜，沉积速率为
Figure GDA0003004537930000093
沉积时间为150s。
相应地，形成二氧化硅薄膜的厚度为
Figure GDA0003004537930000094
折射率为1.459，均匀性小于2％，本征应力为﹣260MPa，具有良好的工作性能。
实施例十：
本实施例十通过上述的低温制备方法能够获取本征应力为﹣300MPa的二氧化硅薄膜，具体的方法如下：
首先，提供一硅衬底，并将硅衬底置入一反应腔室内；
随后，使反应腔室保持2500mTorr的预定压力；
然后，向反应腔室内通入含硅的第一反应气体SiH4，第一反应气体SiH4的通入量为500sccm，向反应腔室内通入含氧的第二反应气体N2O，第二反应气体N2O的通入量为6000sccm，形成等离子体，等离子体射频的高频频率为1000W，180℃的预定温度下通过等离子体于硅衬底表面沉积形成二氧化硅薄膜，沉积速率为
Figure GDA0003004537930000101
沉积时间为154s。
相应地，形成二氧化硅薄膜的厚度为
Figure GDA0003004537930000102
折射率为1.459，均匀性小于2％，本征应力为﹣300MPa，具有良好的工作性能。
以上所述的数值范围均包括端点值。
从以上实施例中可以看出，低温气体反应影响薄膜的折射率，对于硅烷工艺，折射率主要是由薄膜的化学成分决定，含硅量高的薄膜具有较高的折射率，含氧量高的薄膜具有较低的折射率，当折射率变化时，也同时反映了薄膜的稳定性。本发明中，薄膜的折射率变化较小，小于0.01，在1.450至1.459之间变化，体现了薄膜的稳定性较好。
比起高温制程，本发明采用低温沉积工艺制备二氧化硅薄膜，低温沉积的温度为150℃≤t＜250℃，所制备的二氧化硅薄膜的应力为﹣300MPa～﹢50MPa，低温使得气体反应不完全，使得针孔密度较高引起薄膜分子疏松从而影响薄膜的应力，薄膜应力可调控的范围更广，可以从拉应力调节至压应力，使用范围更广，以满足三维堆叠制程中对二氧化硅薄膜的不同要求。
以上仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种二氧化硅薄膜的低温制备方法，其特征在于，所述低温制备方法包括：
提供衬底，并将所述衬底置入反应腔室内，向所述反应腔室内通入反应气体，所述反应气体包括硅源和氧源；
其中，所述反应腔室的压力为2000mTorr～3000mTorr，所述硅源的通入量为100sccm～1000sccm，所述氧源的通入量为4000sccm～10000sccm，沉积温度为150℃≤t＜250℃，沉积速率为
Figure FDA0002842564490000011
射频频率为150W～1000W，所述二氧化硅薄膜的应力为﹣300MPa～﹢50MPa。
2.如权利要求1所述的制备方法，其特征在于，在向所述反应腔室内通入反应气体之前，清洗所述反应腔室和所述衬底。
3.如权利要求1所述的制备方法，其特征在于，所述二氧化硅薄膜的折射率变化小于0.01。
4.如权利要求1所述的制备方法，其特征在于，所述二氧化硅薄膜的厚度为
Figure FDA0002842564490000012
5.如权利要求1所述的制备方法，其特征在于，所述硅源为SiH4。
6.如权利要求1所述的制备方法，其特征在于，所述氧源为N2O。
7.如权利要求1所述的制备方法，其特征在于，所述反应气体还包括惰性气体或氮气。
8.如权利要求1所述的制备方法，其特征在于，采用等离子体增强化学气相沉积方式制备所述二氧化硅薄膜。
9.一种二氧化硅薄膜，其特征在于，采用如权利要求1-8任一项所述的低温制备方法得到，所述二氧化硅薄膜的应力为﹣300MPa～﹢50MPa。
10.如权利要求9所述的二氧化硅薄膜，其特征在于，所述二氧化硅薄膜用于三维堆叠中键合界面的键合层。
CN202011497333.1A 2020-12-17 2020-12-17 一种二氧化硅薄膜及其低温制备方法 Active CN112760615B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011497333.1A CN112760615B (zh) 2020-12-17 2020-12-17 一种二氧化硅薄膜及其低温制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011497333.1A CN112760615B (zh) 2020-12-17 2020-12-17 一种二氧化硅薄膜及其低温制备方法

Publications (2)

Publication Number Publication Date
CN112760615A CN112760615A (zh) 2021-05-07
CN112760615B true CN112760615B (zh) 2023-04-28

Family

ID=75695567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011497333.1A Active CN112760615B (zh) 2020-12-17 2020-12-17 一种二氧化硅薄膜及其低温制备方法

Country Status (1)

Country Link
CN (1) CN112760615B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115198248A (zh) * 2022-07-14 2022-10-18 拓荆科技(北京)有限公司 SiO薄膜表面粗糙度的改善方法和应用
CN115652278A (zh) * 2022-11-15 2023-01-31 无锡邑文电子科技有限公司 低温二氧化硅沉积工艺和沉积设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0468759A1 (en) * 1990-07-24 1992-01-29 Semiconductor Energy Laboratory Co., Ltd. Method for crystallising a non-single crystal semiconductor by heating
EP1174525A2 (en) * 2000-07-19 2002-01-23 Murata Manufacturing Co., Ltd. Thin film, method for manufacturing thin film, and electronic component
WO2013050683A1 (fr) * 2011-10-04 2013-04-11 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de double report de couche
CN103938179A (zh) * 2012-10-18 2014-07-23 Spts科技有限公司 沉积非晶硅膜的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62209831A (ja) * 1986-03-11 1987-09-16 Oki Electric Ind Co Ltd シリコン酸化膜の製造方法
DE69224640T2 (de) * 1991-05-17 1998-10-01 Lam Res Corp VERFAHREN ZUR BESCHICHTUNG EINES SIOx FILMES MIT REDUZIERTER INTRINSISCHER SPANNUNG UND/ODER REDUZIERTEM WASSERSTOFFGEHALT
CN101208783B (zh) * 2005-05-26 2010-05-19 应用材料股份有限公司 通过后pecvd沉积uv处理增加氮化硅膜的拉伸应力的方法
CN102820219A (zh) * 2012-07-03 2012-12-12 上海华力微电子有限公司 低温二氧化硅薄膜的形成方法
CN102820220A (zh) * 2012-07-03 2012-12-12 上海华力微电子有限公司 低温二氧化硅薄膜的形成方法
CN106169414A (zh) * 2016-08-23 2016-11-30 成都海威华芯科技有限公司 一种应力可控型硅基薄膜的制备方法
CN108493105B (zh) * 2018-02-26 2019-07-09 清华大学 二氧化硅薄膜及其制备方法
CN109487233A (zh) * 2018-11-27 2019-03-19 合肥安德科铭半导体科技有限公司 一种氧化硅薄膜的低温制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0468759A1 (en) * 1990-07-24 1992-01-29 Semiconductor Energy Laboratory Co., Ltd. Method for crystallising a non-single crystal semiconductor by heating
EP1174525A2 (en) * 2000-07-19 2002-01-23 Murata Manufacturing Co., Ltd. Thin film, method for manufacturing thin film, and electronic component
WO2013050683A1 (fr) * 2011-10-04 2013-04-11 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de double report de couche
CN103938179A (zh) * 2012-10-18 2014-07-23 Spts科技有限公司 沉积非晶硅膜的方法

Also Published As

Publication number Publication date
CN112760615A (zh) 2021-05-07

Similar Documents

Publication Publication Date Title
CN112760615B (zh) 一种二氧化硅薄膜及其低温制备方法
KR100283007B1 (ko) 저유전율 불소화 비정질 탄소 유전체 및 그 제조 방법
TWI437117B (zh) 用於應力的ＳｉＮ膜的胺基乙烯基矽烷前驅物
KR20110091500A (ko) 박막 거칠기 제어를 위한 비화학량적 ｃｖｄ 유전체 박막 표면 패시베이션 방법
KR101144535B1 (ko) 전구체 함유 질소를 사용한 유전 장벽 증착
KR20030084041A (ko) 다층 나노라미네이트 구조를 갖는 반도체 장치의 절연막및 그의 형성방법
TW201350606A (zh) 掺碳氮化矽薄膜及其製造方法與裝置
CN101976658B (zh) 钝化层及其制造方法
KR20030057938A (ko) 반도체 소자의 실리콘 질화막 제조방법
KR100490118B1 (ko) 유기발광소자
US9177789B2 (en) Semiconductor process
CN117403205A (zh) 一种提升cvd碳化硅涂层和石墨基体结合力的沉积方法
CN112331556A (zh) 非晶硅薄膜成膜方法
CN115775768B (zh) 半导体结构及其制作方法
US20140117511A1 (en) Passivation Layer and Method of Making a Passivation Layer
CN115377229A (zh) 一种二氧化硅钝化膜及其制作方法
WO2022179037A1 (zh) 半导体结构的制作方法
JP2002158226A (ja) 窒化シリコン固体表面保護膜及びその製造方法とホール素子
TW202136566A (zh) 無氫二氧化矽
CN112349815A (zh) 一种提高电池转化效率的pecvd机台钝化工艺
CN102994974A (zh) 一种厚氧化薄膜的制作方法
CN103258779B (zh) 铜互连结构及其制造方法
US11651960B2 (en) Method for forming amorphous silicon thin film, method for manufacturing semiconductor device including same, and semiconductor manufactured thereby
CN113481484B (zh) 电阻温度系数趋于零的钴锗合金薄膜的制备方法
CN102820220A (zh) 低温二氧化硅薄膜的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China

CP03 Change of name, title or address