KR20030057938A - 반도체 소자의 실리콘 질화막 제조방법 - Google Patents

반도체 소자의 실리콘 질화막 제조방법 Download PDF

Info

Publication number
KR20030057938A
KR20030057938A KR1020010088044A KR20010088044A KR20030057938A KR 20030057938 A KR20030057938 A KR 20030057938A KR 1020010088044 A KR1020010088044 A KR 1020010088044A KR 20010088044 A KR20010088044 A KR 20010088044A KR 20030057938 A KR20030057938 A KR 20030057938A
Authority
KR
South Korea
Prior art keywords
silicon nitride
nitride film
surface roughness
flow rate
source gas
Prior art date
Application number
KR1020010088044A
Other languages
English (en)
Inventor
정승훈
김형균
박동수
박철환
우상호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010088044A priority Critical patent/KR20030057938A/ko
Publication of KR20030057938A publication Critical patent/KR20030057938A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체 소자의 실리콘 질화막 제조방법에 관한 것으로서, 특히 실리콘 질화막을 싱글 챔버 타입의 화학기상증착 장비에서 500℃∼800℃의 온도 범위에서 형성하되, 싱글 챔버 타입의 화학기상증착 장비에 공급되는 실리콘 소스 가스와 질소를 포함한 반응 가스의 압력비 또는 유량비를 1:n(n≠0)의 조건으로 설정해서 실리콘 질화막의 표면 거칠기를 조정한다. 그러므로, 본 발명은 퍼니스 저압기상증착법에 비해 넓은 증착 압력 범위로 증착 속도를 증가시켜 반도체 기판이 고온에 머무는 시간을 최소한으로 줄여 써멀 버젯을 감소시키고 퍼니스 저압기상증착법으로 증착된 박막과 비슷한 물성을 가져 플라즈마 인헨스드 방식의 실리콘 질화막에 비해 막질이 우수하면서도 스텝 커버리지가 우수하게 된다.

Description

반도체 소자의 실리콘 질화막 제조방법{Method for manufacturing silicon nitride layer of semiconductor device}
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 특히 싱글 챔버 타입(Single Chamber type)의 화학기상증착(Chemical Vapor Depisition: CVD) 장비에서 표면 거칠기를 조정해서 반도체 소자의 실리콘 질화막 제조방법에 관한 것이다.
일반적으로 반도체 소자의 제조 공정시 하드 마스크(hard mask), 스페이서 (spacer), 또는 식각 정지(etch stop) 등의 역할을 하는 절연 물질로서 실리콘 질화막이 널리 알려져 있다.
이러한 실리콘 질화막은 퍼니스(furnace) 타입의 저압 화학기상증착(Low Pressure CVD), 플라즈마 인헨스드 화학기상증착(Plasma Enhanced CVD), 싱글 챔버 타입의 화학기상증착법으로 제조된다.
여기서, 퍼니스 타입의 저압 화학기상증착에 의한 실리콘 질화막은 한꺼번에 100장 이상의 웨이퍼에 형성할 수 있어 작업처리량(throughput)이 높고 막내에 수소 함량이 적어 막질이 우수하며 스텝 커버리지(step coverage) 특성이 뛰어나다는 장점이 있다. 하지만, 실리콘 질화막의 증착 공정은 650℃∼760℃의 고온에서 진행되기 때문에 웨이퍼가 100분 이상 장시간 머무를 경우 써멀 버젯이 심해져 웨이퍼가 함유하고 있는 도펀트의 지나친 확산을 야기시켜 반도체 소자의 전기적 특성에 나쁜 영향을 주거나 하부막의 물성을 변환시키는 문제점이 있었다. 이러한 써멀 버젯을 줄이기 위하여 공정 가스로 사용된 SiH4와 NH3 대신에 SiH2Cl2와 NH3를 사용하고 공정 온도를 낮추더라도 SiH2Cl2에 포함된 Cl기가 NH3와 결합하여 비휘발성인 NH4Cl을 만들어 결국 파티클을 발생하게 된다.
한편, 플라즈마 인헨스드 화학기상증착법을 이용한 실리콘 질화막 증착법은 플라즈마를 이용하여 반응 에너지를 공급하므로 공정 온도를 550℃이하로 감소시켜 써멀 버젯을 줄일 수 있으며 가스 비율과 플라즈마 전원을 조절함으로써 막의 굴절 계수를 조절할 수 있다는 장점이 있다. 그러나, 퍼니스 타입의 저압화학기상증착법에 의한 실리콘 질화막에 비해 수소 함량이 많아 막질이 나쁘고 웨이퍼에 플라즈마 손상이 발생하는 단점이 있었다. 게다가 스텝 커버리지 특성이 나쁘기 때문에 스텝 커버리지 특성을 필요로 하지 않는 하드 마스크 공정에서만 적용되고 있는 실정이다.
마지막으로, 싱글 챔버 타입의 화학기상증착법으로 형성된 실리콘 질화막은 퍼니스 타입에 비해 써멀 버젯이 작으면서도 막내에 수소 함량이 적어 막질이 우수하며 스텝 커버리지 특성도 뛰어나다. 그러나, 싱글 챔버 타입의 화학기상증착법으로 형성된 실리콘 질화막은 퍼니스 타입 또는 플라즈마 방식에 의해 형성된 실리콘 질화막에 비해 표면 거칠기가 나쁜 것으로 확인되었다. 이와 같이 실리콘 질화막의 표면 거칠기가 크게 되면 파티클 측정 장비에서 파티클로 인식되어 실리콘 질화막의 올바른 평가를 어렵게 하여 공정 신뢰성을 저하시키는 문제점이 있었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 싱글 타입 챔버의 화학기상증착 장비에서 500℃∼800℃ 온도 조건 하에서 실리콘 질화막을 증착하되, 실리콘 소스 가스와 반응 가스의 유량비/압력비를 설정된 조건에 따라 공급하여 실리콘 질화막의 표면 거칠기를 크게 또는 적게 조정할 수 있어 써멀 버젯을 감소시키고 퍼니스 저압화학기상증착법으로 증착된 실리콘 질화막과 비슷한 물성을 가져 플라즈마 인헨스드 방식의 실리콘 질화막에 비해 막질이 우수하면서도 스텝 커버리지가 우수한 반도체 소자의 실리콘 질화막 제조방법을 제공하는데 있다.
도 1은 본 발명에 따른 반도체 소자의 실리콘 질화막 제조방법을 설명하기 위한 수직 단면도,
도 2는 본 발명에 따른 실리콘 질화막 제조방법에서 실리콘 소스가스와 반응 가스의 압력/유량 비율에 따라 표면 거칠기가 변화되는 것을 나타낸 그래프,
도 3a 및 도 3b는 본 발명에 따른 제조방법에 의해 형성된 표면 거칠기가 큰 실리콘 질화막과 작은 실리콘 질화막을 나타낸 도면들.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 하부 구조물이 형성된 반도체 기판
110 : 실리콘 질화막
상기 목적을 달성하기 위하여 본 발명은 실리콘 질화막을 증착하는 방법에 있어서, 실리콘 질화막을 싱글 챔버 타입의 화학기상증착 장비에서 500℃∼800℃의 온도 범위에서 형성하되, 싱글 챔버 타입의 화학기상증착 장비에 공급되는 실리콘 소스 가스와 질소를 포함한 반응 가스의 압력비 또는 유량비를 1:n(n≠0)의 조건으로 설정해서 실리콘 질화막의 표면 거칠기를 조정하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 1은 본 발명에 따른 반도체 소자의 실리콘 질화막 제조방법을 설명하기 위한 수직 단면도로서, 도 1을 참조하여 본 발명의 제조 방법에 대해 설명한다.
먼저, 본 발명은 하부 구조물이 형성된 반도체 기판(100)을 싱글 챔버 타입의 화학기상증착 장비에서 넣고 장비의 온도 범위를 500℃∼800℃로 승온한다. 이때, 500℃∼800℃의 온도는 저압화학기상증착 장비와 같이 표면 거칠기의 특성이우수한 실리콘 질화막을 형성시키기 위한 온도 범위로서, 그 열원을 반도체 기판이 올려지는 히터로부터 얻는다.
그리고 싱글 챔버 타입의 화학기상증착 장비에 실리콘 소스 가스와 질소를 포함한 반응 가스를 공급하되, 각 가스의 압력비 또는 유량비를 1:n(n≠0)의 조건으로 설정해서 표면 거칠기가 적은 또는 큰 실리콘 질화막(110)을 형성한다. 이때, 실리콘 소스 가스는 SiH4, Si2H6, 및 SiH2Cl2 중에서 어느 하나이고 질소를 포함한 반응 가스는 NH3를 사용한다.
예를 들어, 실리콘 소스 가스(SiH4, Si2H6, 또는 SiH2Cl2)에 비해 질소 반응 가스(NH3)의 압력비 또는 유량비가 1:n(n=85) 이하의 조건으로 할 경우 실리콘 질화막(110)의 표면 거칠기가 크게 형성된다. 이와 반대로, 실리콘 소스 가스(SiH4, Si2H6, 또는 SiH2Cl2)에 비해 질소 반응 가스(NH3)의 압력비 또는 유량비를 1:n(n=85) 이상의 조건으로 할 경우 실리콘 질화막(110)의 표면 거칠기가 작게 형성된다.
또한, 실리콘 소스 가스(SiH4, Si2H6, 또는 SiH2Cl2)에 비해 질소 반응 가스(NH3)의 유량비를 1:30∼1:75로 설정할 경우 굴절률저하없이 실리콘 질화막(110)의 표면 거칠기가 파티클 측정 장비를 통해 0.20㎛ 이하로 인식될 수 있게 형성된다.
이와 같이 본 발명에 따라 실리콘 질화막(110)의 표면 거칠기를 조정하기 위해서는 싱글 챔버 타입의 화학기상증착 장비에 실리콘 소스 가스(SiH4, Si2H6, 또는 SiH2Cl2)가 1sccm∼100sccm, 질소 반응 가스(NH3)가 200sccm∼10000sccm의 플로우 비율로 공급된다. 이때, 싱글 챔버 타입의 화학기상증착 장비의 압력은 1torr ∼350torr로 한다. 이와 같은 넓은 증착 압력에 의해 실리콘 질화막(110)의 증착 속도가 빨라져 반도체 기판이 증착 장비에 머무는 시간을 최소한으로 줄여 써멀 버젯을 감소시킨다.
그리고 본 발명은 싱글 챔버 타입의 화학기상증착 장비에 불활성 캐리어 가스, 예를 들어 N2 또는 Ar를 추가 공급한다. 이때, 불활성 캐리어 가스는 증착 장비의 공정 가스를 희석하고 실리콘 질화막의 조성과 굴절률 제어 및 파티클 발생을 억제하는 역할을 하여 양질의 실리콘 질화막을 얻기 위함이다.
또한 본 발명은 실리콘 소스 가스(SiH4, Si2H6, 또는 SiH2Cl2)의 유량에 대해 질소 반응 가스(NH3)의 부분압을 높여서 실리콘 질화막(110)의 표면 거칠기를 작게 조정할 수도 있다.
도 2는 본 발명에 따른 실리콘 질화막 제조방법에서 실리콘 소스가스와 반응 가스의 압력/유량 비율에 따라 표면 거칠기가 변화되는 것을 나타낸 그래프이다.
도 2를 참조하면, 파티클 측정 장비로 0.16㎛이상 크기의 파티클을 측정하였을 경우 본 발명에 의해 형성된 실리콘 질화막의 표면 거칠기 특성은 실리콘 소스가스와 반응 가스의 압력/유량 비율에 따라 달라진다. 예를 들어 750℃, 300torr 압력하에서 SiH4가스와 NH3가스의 플로우 비율에 따라 A와 같은 그래프를 얻을 수 있다.
도면 부호 A는 SiH4가스와 NH3가스의 적정 플로우 비율에 따른 실리콘 질화막의 표면 거칠기 특성에 관한 임계값들을 연결한 그래프로서, 그래프 곡선 양쪽으로 실리콘 질화막의 표면 거칠기 특성이 달라짐을 보여준다. 이에 표면 거칠기가 큰 실리콘 질화막을 얻기 위해서는 그래프 곡선에서 C쪽 방향의 SiH4가스와 NH3가스의 플로우 비율로 설정하였을 경우 표면 거칠기가 큰 표면 특성(＞0.16㎛)의 박막을 확보할 수 있다. 그리고 그래프 곡선에서 B쪽 방향의 SiH4가스와 NH3가스의 플로우 비율로 설정하였을 경우 표면 거칠기가 작고 완만한 표면 특성(＜0.16㎛)의 박막을 확보할 수 있다.지역으로 갈수록 표면 거칠기가 작은 매우 완만한 표면 특성을 갖는 박막을 확보할 수 있다.
도 3a 및 도 3b는 본 발명에 따른 제조방법에 의해 형성된 표면 거칠기가 큰 실리콘 질화막과 작은 실리콘 질화막을 나타낸 도면들로서, 일정한 두께의 실리콘 질화막을 증착시킨 후에 AFM(Atomic Force Microscope) 장비로 실리콘 질화막의 표면 특성을 측정한 것이다.
도 3a를 참조하면, 도 2의 그래프 곡선에서 B영역의 중간 정도의 SiH4가스와 NH3가스의 플로우 비율로 실리콘 질화막을 형성했을 때 표면 거칠기가 작은 매우 완만한 실리콘 질화막의 표면 특성을 나타낸 것이다.
도 3b를 참조하면, 도 2의 그래프 곡선에서 C영역의 중간 정도의 SiH4가스와 NH3가스의 플로우 비율로 실리콘 질화막을 형성했을 때 표면 거칠기가 큰 실리콘 질화막의 표면 특성을 나타낸 것이다.
상기 도 2 및 도 3a, 도 3b에 표시된 그래프 및 표면 상태도는 싱글 챔버 타입의 화학기상증착 장비의 공정 온도와 압력 범위가 다를 경우 SiH4가스와 NH3가스의 플로우 비율에 따라 실리콘 질화막의 표면 거칠기 특성은 다르게 된다.
상기한 바와 같이 본 발명은, 본 발명은 싱글 챔버 타입의 화학기상증착 장비에서 실리콘 질화막을 증착하되, 저압화학기상증착법처럼 500℃∼800℃ 고온 분위기에서 진행하고 공정 압력을 1torr∼350torr로 하고 실리콘 소스 가스와 반응 가스의 유량비/압력비를 설정된 조건에 따라 공급하여 실리콘 질화막의 표면 거칠기를 크게 또는 적게 조정할 수 있다.
그러므로, 본 발명은 퍼니스 저압기상증착법에 비해 넓은 증착 압력 범위로 증착 속도를 증가시켜 반도체 기판이 고온에 머무는 시간을 최소한으로 줄여 써멀 버젯을 감소시키고 퍼니스 저압기상증착법으로 증착된 박막과 비슷한 물성을 가져 플라즈마 인헨스드 방식의 실리콘 질화막에 비해 막질이 우수하면서도 스텝 커버리지가 우수하게 된다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (10)

  1. 실리콘 질화막을 증착하는 방법에 있어서,
    상기 실리콘 질화막을 싱글 챔버 타입의 화학기상증착 장비에서 500℃∼800℃의 온도 범위에서 형성하되,
    상기 싱글 챔버 타입의 화학기상증착 장비에 공급되는 상기 실리콘 소스 가스와 상기 질소를 포함한 반응 가스의 압력비 또는 유량비를 1:n(n≠0)의 조건으로 설정해서 상기 실리콘 질화막의 표면 거칠기를 조정하는 것을 특징으로 하는 반도체 소자의 실리콘 질화막 제조방법.
  2. 제 1항에 있어서, 상기 실리콘 소스 가스는 SiH4, Si2H6, 및 SiH2Cl2 중에서 어느 하나인 것을 특징으로 하는 반도체 소자의 실리콘 질화막 제조방법.
  3. 제 1항에 있어서, 상기 질소를 포함한 반응 가스는 NH3인 것을 특징으로 하는 반도체 소자의 실리콘 질화막 제조방법.
  4. 제 1항에 있어서, 상기 실리콘 소스 가스의 유량에 대해 상기 질소를 포함한반응 가스의 부분압을 높여서 실리콘 질화막의 표면 거칠기를 작게 조정하는 것을 특징으로 하는 반도체 소자의 실리콘 질화막 제조방법.
  5. 제 1항에 있어서, 상기 실리콘 소스 가스에 비해 상기 질소를 포함한 반응 가스의 압력비 또는 유량비가 1:n(n=85) 이하의 조건으로 설정해서 실리콘 질화막의 표면 거칠기를 크게 조정하는 것을 특징으로 하는 반도체 소자의 실리콘 질화막 제조방법.
  6. 제 1항에 있어서, 상기 실리콘 소스 가스에 비해 상기 질소를 포함한 반응 가스의 압력비 또는 유량비를 1:n(n=85) 이상의 조건으로 설정해서 실리콘 질화막의 표면 거칠기를 작게 형성하는 것을 특징으로 하는 반도체 소자의 실리콘 질화막 제조방법.
  7. 제 1항에 있어서, 상기 실리콘 소스 가스에 비해 상기 질소를 포함한 반응 가스의 유량비를 1:30∼1:75로 설정해서 실리콘 질화막의 표면 거칠기가 파티클 측정 장비를 통해 0.20㎛ 이하로 인식되게 형성하는 것을 특징으로 하는 반도체 소자의 실리콘 질화막 제조방법.
  8. 제 5항 내지 제 7항에 있어서, 상기 실리콘 소스 가스는 1sccm∼100sccm, 상기 질소를 포함한 반응 가스는 200sccm∼10000sccm의 플로우 비율로 공급되는 것을 특징으로 하는 반도체 소자의 실리콘 질화막 제조방법.
  9. 제 1항에 있어서, 상기 싱글 챔버 타입의 화학기상증착 장비의 압력을 1torr ∼350torr로 하는 것을 특징으로 하는 반도체 소자의 실리콘 질화막 제조방법.
  10. 제 1항에 있어서, 상기 싱글 챔버 타입의 화학기상증착 장비에 불활성 캐리어 가스를 추가 공급하는 것을 특징으로 하는 반도체 소자의 실리콘 질화막 제조방법.
KR1020010088044A 2001-12-29 2001-12-29 반도체 소자의 실리콘 질화막 제조방법 KR20030057938A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010088044A KR20030057938A (ko) 2001-12-29 2001-12-29 반도체 소자의 실리콘 질화막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010088044A KR20030057938A (ko) 2001-12-29 2001-12-29 반도체 소자의 실리콘 질화막 제조방법

Publications (1)

Publication Number Publication Date
KR20030057938A true KR20030057938A (ko) 2003-07-07

Family

ID=32215694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010088044A KR20030057938A (ko) 2001-12-29 2001-12-29 반도체 소자의 실리콘 질화막 제조방법

Country Status (1)

Country Link
KR (1) KR20030057938A (ko)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8841182B1 (en) 2013-03-14 2014-09-23 Asm Ip Holding B.V. Silane and borane treatments for titanium carbide films
US8846550B1 (en) 2013-03-14 2014-09-30 Asm Ip Holding B.V. Silane or borane treatment of metal thin films
US9394609B2 (en) 2014-02-13 2016-07-19 Asm Ip Holding B.V. Atomic layer deposition of aluminum fluoride thin films
US9704716B2 (en) 2013-03-13 2017-07-11 Asm Ip Holding B.V. Deposition of smooth metal nitride films
US9786491B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
US9786492B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
US9831094B2 (en) 2005-10-27 2017-11-28 Asm International N.V. Enhanced thin film deposition
US9941425B2 (en) 2015-10-16 2018-04-10 Asm Ip Holdings B.V. Photoactive devices and materials
US10002936B2 (en) 2014-10-23 2018-06-19 Asm Ip Holding B.V. Titanium aluminum and tantalum aluminum thin films
US10186420B2 (en) 2016-11-29 2019-01-22 Asm Ip Holding B.V. Formation of silicon-containing thin films
US10504901B2 (en) 2017-04-26 2019-12-10 Asm Ip Holding B.V. Substrate processing method and device manufactured using the same
US10600637B2 (en) 2016-05-06 2020-03-24 Asm Ip Holding B.V. Formation of SiOC thin films
US10643925B2 (en) 2014-04-17 2020-05-05 Asm Ip Holding B.V. Fluorine-containing conductive films
CN111599672A (zh) * 2019-02-21 2020-08-28 东莞新科技术研究开发有限公司 一种半导体侧面粗糙度改善方法
US10847529B2 (en) 2017-04-13 2020-11-24 Asm Ip Holding B.V. Substrate processing method and device manufactured by the same
US10991573B2 (en) 2017-12-04 2021-04-27 Asm Ip Holding B.V. Uniform deposition of SiOC on dielectric and metal surfaces
US11158500B2 (en) 2017-05-05 2021-10-26 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of oxygen containing thin films

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297444B2 (en) 2005-10-27 2019-05-21 Asm International N.V. Enhanced thin film deposition
US10964534B2 (en) 2005-10-27 2021-03-30 Asm International Enhanced thin film deposition
US9831094B2 (en) 2005-10-27 2017-11-28 Asm International N.V. Enhanced thin film deposition
US9704716B2 (en) 2013-03-13 2017-07-11 Asm Ip Holding B.V. Deposition of smooth metal nitride films
US10074541B2 (en) 2013-03-13 2018-09-11 Asm Ip Holding B.V. Deposition of smooth metal nitride films
US9583348B2 (en) 2013-03-14 2017-02-28 Asm Ip Holding B.V. Silane and borane treatments for titanium carbide films
US9236247B2 (en) 2013-03-14 2016-01-12 Asm Ip Holding B.V. Silane and borane treatments for titanium carbide films
US9111749B2 (en) 2013-03-14 2015-08-18 Asm Ip Holdings B.V. Silane or borane treatment of metal thin films
US8841182B1 (en) 2013-03-14 2014-09-23 Asm Ip Holding B.V. Silane and borane treatments for titanium carbide films
US8846550B1 (en) 2013-03-14 2014-09-30 Asm Ip Holding B.V. Silane or borane treatment of metal thin films
US9394609B2 (en) 2014-02-13 2016-07-19 Asm Ip Holding B.V. Atomic layer deposition of aluminum fluoride thin films
US11823976B2 (en) 2014-04-17 2023-11-21 ASM IP Holding, B.V. Fluorine-containing conductive films
US11450591B2 (en) 2014-04-17 2022-09-20 Asm Ip Holding B.V. Fluorine-containing conductive films
US10643925B2 (en) 2014-04-17 2020-05-05 Asm Ip Holding B.V. Fluorine-containing conductive films
US11139383B2 (en) 2014-10-23 2021-10-05 Asm Ip Holding B.V. Titanium aluminum and tantalum aluminum thin films
US10002936B2 (en) 2014-10-23 2018-06-19 Asm Ip Holding B.V. Titanium aluminum and tantalum aluminum thin films
US10636889B2 (en) 2014-10-23 2020-04-28 Asm Ip Holding B.V. Titanium aluminum and tantalum aluminum thin films
US11362222B2 (en) 2015-10-16 2022-06-14 Asm Ip Holding B.V. Photoactive devices and materials
US9941425B2 (en) 2015-10-16 2018-04-10 Asm Ip Holdings B.V. Photoactive devices and materials
US10861986B2 (en) 2015-10-16 2020-12-08 Asm Ip Holding B.V. Photoactive devices and materials
US9786491B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
US10424476B2 (en) 2015-11-12 2019-09-24 Asm Ip Holding B.V. Formation of SiOCN thin films
US10510529B2 (en) 2015-11-12 2019-12-17 Asm Ip Holding B.V. Formation of SiOCN thin films
US9786492B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
US11107673B2 (en) 2015-11-12 2021-08-31 Asm Ip Holding B.V. Formation of SiOCN thin films
US11996284B2 (en) 2015-11-12 2024-05-28 Asm Ip Holding B.V. Formation of SiOCN thin films
US11562900B2 (en) 2016-05-06 2023-01-24 Asm Ip Holding B.V. Formation of SiOC thin films
US10600637B2 (en) 2016-05-06 2020-03-24 Asm Ip Holding B.V. Formation of SiOC thin films
US10186420B2 (en) 2016-11-29 2019-01-22 Asm Ip Holding B.V. Formation of silicon-containing thin films
US11195845B2 (en) 2017-04-13 2021-12-07 Asm Ip Holding B.V. Substrate processing method and device manufactured by the same
US10847529B2 (en) 2017-04-13 2020-11-24 Asm Ip Holding B.V. Substrate processing method and device manufactured by the same
US10504901B2 (en) 2017-04-26 2019-12-10 Asm Ip Holding B.V. Substrate processing method and device manufactured using the same
US11158500B2 (en) 2017-05-05 2021-10-26 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of oxygen containing thin films
US11776807B2 (en) 2017-05-05 2023-10-03 ASM IP Holding, B.V. Plasma enhanced deposition processes for controlled formation of oxygen containing thin films
US10991573B2 (en) 2017-12-04 2021-04-27 Asm Ip Holding B.V. Uniform deposition of SiOC on dielectric and metal surfaces
CN111599672A (zh) * 2019-02-21 2020-08-28 东莞新科技术研究开发有限公司 一种半导体侧面粗糙度改善方法

Similar Documents

Publication Publication Date Title
KR20030057938A (ko) 반도체 소자의 실리콘 질화막 제조방법
KR101050377B1 (ko) 반도체 박막 증착을 위한 개선된 공정
US9984868B2 (en) PEALD of films comprising silicon nitride
US7473655B2 (en) Method for silicon based dielectric chemical vapor deposition
KR100696143B1 (ko) 기판위에 두꺼운 질화 티타늄층을 성막하는 방법
KR100536113B1 (ko) 반도체장치의 제조방법
US20050100670A1 (en) Methods for producing silicon nitride films and silicon oxynitride films by thermal chemical vapor deposition
US20050159017A1 (en) Nitrogenous compositions for forming silicon nitride layers and methods of forming silicon nitride layers using the same
US6639312B2 (en) Dummy wafers and methods for making the same
KR20050021506A (ko) 기판 가공용 버블러
WO2006033699A2 (en) Low thermal budget silicon nitride formation for transistor fabrication
US7638443B2 (en) Method of forming ultra-thin SiN film by plasma CVD
EP0591086A2 (en) Low temperature chemical vapor deposition and method for depositing a tungsten silicide film with improved uniformity and reduced fluorine concentration
JPH06236853A (ja) 窒化物薄膜の成長方法
CN112760615A (zh) 一种二氧化硅薄膜及其低温制备方法
US6168837B1 (en) Chemical vapor depositions process for depositing titanium silicide films from an organometallic compound
KR19980033334A (ko) 텡스텐 및 질소를 함유한 배리어 박막을 증착시키기 위한저온 처리 방법
US20170256410A1 (en) Method and apparatus for depositing amorphous silicon film
KR100458474B1 (ko) 반도체소자의비트라인및그제조방법
US6686232B1 (en) Ultra low deposition rate PECVD silicon nitride
WO2007035041A1 (en) Method of and apparatus for fabricating thermal oxide film using single chamber-type cvd apparatus
KR100219048B1 (ko) 반도체 소자 제조를 위한 폴리실리콘막 형성방법
KR100472518B1 (ko) 싱글 챔버식 화학 기상증착 장치를 이용한 질화막 증착방법
KR101046757B1 (ko) 반도체소자의 캐패시터 및 그 제조 방법
KR20200073452A (ko) 저온 실리콘 절연막 증착 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination