CN105990405A - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN105990405A
CN105990405A CN201510569372.0A CN201510569372A CN105990405A CN 105990405 A CN105990405 A CN 105990405A CN 201510569372 A CN201510569372 A CN 201510569372A CN 105990405 A CN105990405 A CN 105990405A
Authority
CN
China
Prior art keywords
layer
thickness
metal level
semiconductor structure
certain embodiments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510569372.0A
Other languages
English (en)
Other versions
CN105990405B (zh
Inventor
萧茹雄
郑志成
黄智睦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105990405A publication Critical patent/CN105990405A/zh
Application granted granted Critical
Publication of CN105990405B publication Critical patent/CN105990405B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了半导体结构，包括第一层、金属层和第二层。第一层包括凹进表面。金属层位于凹进表面的部分之上。第二层位于金属层之上并且由凹进表面限定。第二层包括顶面、第一侧面和第二侧面。关于金属层的蚀刻剂的蚀刻速率大于关于第二层的蚀刻剂的蚀刻速率。第二层的中间的第二层的厚度小于第一侧面或第二侧面处的第二层的厚度。本发明公开了制造半导体结构的方法。

Description

半导体结构及其制造方法
技术领域
本发明涉及半导体结构以及相关的制造方法。
背景技术
半导体集成电路(IC)工业已经经历了快速增长。在IC演化过程中，功能密度(即，每芯片面积的互连器件的数量)普遍增大，而几何尺寸(即，使用制造工艺可以产生的最小组件(或线))减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。这种按比例缩小也增大了处理和制造IC的复杂性，并且为了实现这些进步，需要IC处理和制造中的相应的发展。随着晶体管的尺寸减小，栅极氧化物的厚度必须减小以在栅极长度减小的情况下维持性能。高介电常数(高k)栅极绝缘层可以用于达到较大的物理厚度，同时保持其有效电容与由其他栅极绝缘层(诸如典型的栅极氧化物)提供的有效电容相同。
随着技术进步，在一些IC设计中，期望以金属栅(MG)电极替换典型的多晶硅栅电极，以改进器件性能。形成MG电极的一种工艺叫做“后栅极”工艺，“后栅极”工艺与叫做“先栅极”的另一MG电极形成工艺相反。“后栅极”工艺允许减少随后的工艺的数量，包括在形成栅极之后必须实施的高温处理。
此外，减少每个制造的晶圆中的不良器件的数量是重要的，以提高产量。
发明内容
本发明的实施例提供了一种半导体结构，包括：第一层，包括凹进表面；金属层，位于所述凹进表面的部分之上；以及第二层，位于所述金属层之上并且由所述凹进表面限定，所述第二层包括顶面、第一侧面和第二侧面，其中，蚀刻剂相对于所述金属层的蚀刻速率大于所述蚀刻剂相对于所述第二层的蚀刻速率，并且所述第二层位于所述第二层的中间的厚度小于所述第二层位于所述第一侧面处或所述第二侧面处的厚度。
本发明的另一实施例提供了一种半导体结构，包括：替换栅极结构，包括：金属层，包括第一侧面和第二侧面；抗蚀刻层，位于所述金属层之上；介电层，围绕所述金属层和所述抗蚀刻层；其中，蚀刻剂相对于所述抗蚀刻层的蚀刻速率小于所述蚀刻剂相对于所述金属层的蚀刻速率；其中，所述金属层位于所述金属层的中间的厚度大于所述金属层位于所述第一侧面处的厚度或所述金属层位于所述第二侧面处的厚度。
本发明的又一实施例提供了一种形成半导体结构的方法，包括：形成第一层，所述第一层包括凹进表面；在所述凹进表面的部分之上形成金属层，所述金属层包括顶面；以及形成第二层，所述第二层位于所述金属层之上并且由所述凹进表面限定，其中，所述第二层包括第一侧面和第二侧面，其中，蚀刻剂相对于所述金属层的蚀刻速率大于所述蚀刻剂相对于所述第二层的蚀刻速率，并且所述第二层位于所述第二层的中间的厚度大于所述第二层位于所述第一侧面处的厚度或所述第二层位于所述第二侧面处的厚度。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据本发明的一些实施例的包括栅极结构的半导体结构的示意性截面图。
图2A是根据本发明的一些实施例的图1中示出的半导体结构的栅极结构的示意性截面图。
图2B是根据本发明的一些实施例的半导体结构的另一栅极结构的示意性截面图。
图3A至图3I是根据本发明的一些实施例的处于制造的各个阶段的包括栅极结构的半导体结构的示意性截面图。
具体实施方式
在以下详细的描述中，阐述了许多具体细节以提供对本发明的深入理解。然而，本领域普通技术人员将理解，本发明可以在没有这些具体细节的情况下实践。在其他情况下，未详细描述众所周知的方法、工序、组件和电路以使本发明清楚。
此外，本发明提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。
下面详细地讨论了本发明的实施例的制造和使用。然而，应该理解，所提供的主题提供了可以在各种具体环境中体现的许多适用的发明构思。本文中讨论的具体实施例仅是示例性的并且不限制所提供主题的范围。
图1示出了根据本发明的一些实施例的半导体结构1的截面图。半导体结构1包括半导体层10，半导体层10包括表面10a。半导体结构1可以包括一个或多个隔离区101和一个或多个源极/漏极区102。半导体结构1可以包括位于半导体层10的表面10a上或之上的其他部分，诸如层间介电(ILD)层12、13和蚀刻停止层(ESL)11。在一些实施例中，ILD层13可以与ILD层12的至少一部分接触。半导体结构1也可以包括栅极结构14，栅极结构14可以包括栅极介电层141、间隔件142、中间层143、金属层144和保护层145等。可以在源极/漏极区102之上形成至少一个接触件16。在一些实施例中，接触件16将源极/漏极区102电连接至半导体结构1外部的电路元件。
根据本发明的一些实施例，半导体层10可以包括晶体硅衬底(例如，晶圆)。半导体层10可以包括取决于设计需求(例如，p型衬底或n型衬底)的多种掺杂区。在一些实施例中，掺杂区可以掺杂有p型或n型掺杂剂。例如，掺杂区可以掺杂有诸如硼或BF2的p型掺杂剂；诸如磷或砷的n型掺杂剂；和/或它们的任何合适的组合。掺杂区可以配置为用于n型FinFET或平面MOSFET，或者可选地配置为用于p型FinFET或平面MOSFET。可以在半导体层10上形成各种其他层，诸如介电层、掺杂层、多晶硅层和/或导电层。也可以在半导体层10上形成诸如晶体管、电阻器和/或电容器的各种器件。这些器件可以通过互连层互连至其他电路元件，该其他电路元件可以是一个或多个集成电路的部分。
如图1所示，可以在半导体层10中形成一个或多个隔离区101以限定和电隔离半导体结构1的各个部分。在一些实施例中，隔离区101可以是浅沟槽隔离(STI)区。隔离区可以包括氧化硅、氮化硅、氮氧化硅、氟掺杂的硅酸盐玻璃(FSG)、低K介电材料和/或它们的任何合适的组合。可以通过任何合适的工艺形成隔离区101(或STI区，在一些实施例中，根据具体情况而定)。在一个实施例中，隔离区101的形成可以包括以介电材料填充半导体结构1中的沟槽(例如，通过化学汽相沉积(CVD)工艺)。在一些实施例中，填充的沟槽可以具有多层结构，诸如填充有氮化硅或氧化硅的热氧化物衬垫层。
源极/漏极区102可以包括诸如SiGe、SiC或SiP的含硅材料。在一些实施例中，可以通过以期望量的任何合适的掺杂剂掺杂半导体结构1来形成源极/漏极区102。在一些实施例中，可以通过外延来形成源极/漏极区102。虽然如图1所示的源极/漏极区102位于半导体结构1的表面10a之下，但是根据本发明的一些实施例，源极/漏极区102的部分可以位于表面10a之上。在一些实施例中，源极/漏极区102中的掺杂量可以是均匀的。在一些实施例中，源极/漏极区102中的掺杂量在源极/漏极区102的不同部分中可以不同；例如，源极/漏极区102的部分可以是轻掺杂源极/漏极(LDD)区。在一些实施例中，源极/漏极区102的边缘可以与间隔件142的边缘对准。在一些实施例中，源极/漏极区102的边缘可以不与间隔件142的边缘对准。类似地，在本发明的不同实施例中，源极/漏极区102的边缘可以或可以不与栅极介电层141的边缘对准。可以在源极/漏极区102之间并且在半导体结构1的栅极结构14之下形成沟道区。
如图1所示，可以在半导体结构1上方形成ESL 11。可以通过诸如膜沉积的任何合适的工艺形成ESL 11。在一些实施例中，ESL 11可以包括氮化硅、氮氧化硅、其他合适的材料和/或它们的组合。在一些实施例中，ESL11可以是包括氮化硅的接触蚀刻停止层(CESL)。
ILD层12可以位于ESL 11的部分之上。如图1所示，可以在ESL 11的一些其他部分、ILD 12和/或栅极结构14之上形成另一ILD层13。在一些实施例中，ILD层13的部分与ESL 11、ILD层12、间隔件142、中间层143和/或保护层145接触。ILD层12、13可以包括介电材料。介电材料可以包括氧化硅、氮化硅、氮氧化硅、旋涂玻璃(SOG)、氟掺杂的硅酸盐玻璃(FSG)、碳掺杂的氧化硅(例如，SiCOH)、BLACK(加利福尼亚圣克拉拉的应用材料公司)、氟化非晶碳、聚对二甲苯、BCB(双苯并环丁烯)、(密歇根州米兰的陶氏化学公司)、聚酰亚胺、其他适当的多孔聚合材料、其他合适的介电材料和/或它们的组合。在一些实施例中，ILD层12、13可以包括高密度等离子体(HDP)介电材料(例如，HDP氧化物)和/或高深宽比工艺(HARP)介电材料(例如，HARP氧化物)。ILD层12、13可以包括任何合适的厚度。在一些实施例中，每个ILD层12、13均可以包括约至的厚度。ILD层13可以包括一种或多种介电材料和/或一个或多个介电层。
至少一个接触件16可以存在于半导体结构1中以将源极/漏极区102电连接至半导体结构1外部的电路元件。在一些实施例中，接触件16可以与ESL 11的部分、ILD层12和/或ILD层13接触。接触件16可以包括诸如金属、金属化合物、金属合金和/或其他导电材料的合适的材料。在一些实施例中，接触件16可以包括一种或多种材料和/或一个或多个层。可以通过任何合适的工艺形成接触件16，合适的工艺包括但不限于化学汽相沉积(CVD)、物理汽相沉积(PVD)和原子层沉积(ALD)。
仍参照图1，半导体结构1的栅极结构14可以包括栅极介电层141、间隔件142、中间层143、金属层144和保护层145等。栅极结构14的位置可以至少部分地由半导体结构1的其他部分的位置(诸如ESL 11和ILD层12的位置)限定。
虽然图1中示出了栅极介电层141，但是根据本发明的一些实施例，栅极介电层141可以是可选择的。在一些实施例中，栅极介电层141可以包括氧化硅、氮氧化硅、高k介电层和/或它们的组合。栅极介电层141还可以包括界面层以减小栅极介电层141和半导体层10之间的损坏。界面层可以包括氧化硅。可以通过任何合适的工艺形成栅极介电层141。
栅极结构14可以额外地包括一个或多个间隔件142。在一些实施例中，间隔件142可以围绕栅极介电层141的至少部分。可以使用任何合适的工艺形成任何合适的厚度的间隔件142，包括本文中描述的工艺。间隔件142可以包括诸如氮化硅、氧化硅、碳化硅、氮氧化硅、其他合适的材料和/或它们的组合的介电材料。在一些实施例中，间隔件142可以包括多层结构。间隔件142可以帮助限定半导体结构1中的栅极结构14的位置。在本发明的一些实施例中，间隔件142的顶面142a可以与ESL 11和/或ILD层12的顶面基本共面。在一些实施例中，间隔件142的顶面142a可以与ILD层13的部分接触。
仍参照图1，可以在半导体层10和/或栅极介电层141之上形成中间层143。在一些实施例中，中间层143可以与栅极介电层141和/或间隔件142接触。在一些实施例中，中间层143的顶面可以与ESL 11、ILD层12和/或间隔件142的顶面基本共面。中间层143包括表面143a。在一些实施例中，可以使表面143a凹进。在一些实施例中，中间层143的顶面可以与ILD层13的部分接触。
在本发明的一些实施例中，中间层143可以包括一种或多种材料和/或一个或多个层。例如，中间层143可以包括介电层、高K介电层、阻挡层和/或功函层。介电层可以包括氧化硅、氮化硅、氮氧化硅、聚酰亚胺、其他合适的介电材料和/或它们的组合。高k介电层可以包括氧化铪(HfO2)、氧化铪硅(HfSiO)、氮氧化铪硅(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)、金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐、金属的氮氧化物、金属铝酸盐、硅酸锆、铝酸锆、氮化硅、氮氧化硅、氧化锆、氧化钛、氧化铝、二氧化铪-氧化铝(HfO2-Al2O3)合金、其他合适的高k介电材料和/或它们的组合。在一些实施例中，阻挡层可以包括TiN、TiCN、TaN、TaCN、WN和/或WCN。在一些实施例中，功函层可以包括金属氮碳化物、金属硅氮化物、金属铝化物、TiSiN、TiAlN、TiAl、TaAl、其他合适的材料和/或它们的组合。可以通过包括至少ALD、PVD、CVD和等离子体增强化学汽相沉积(PECVD)的合适的工艺形成介电层、高K介电层、阻挡层和/或功函层。
仍参照图1，金属层144可以位于中间层143的凹进的表面143a的部分之上。在本发明的一些实施例中，金属层144的至少部分由中间层143围绕。金属层144可以包括顶面144a。金属层144可以包括单种金属，诸如Al、W、WN、TaN和Ru；金属化合物，诸如TaN、TiN、W、WN和WCN；其他合适的材料；和/或它们的组合。在一些实施例中，金属层144可以包括一个或多个层。可以通过包括但不限于CVD和PVD的任何合适的工艺形成金属层144。
仍参照图1，保护层145可以位于金属层144的至少部分之上。在本发明的一些实施例中，保护层145的至少部分由中间层143围绕。在一些实施例中，保护层145包括顶面145a，顶面145a可以与ESL 11和/或ILD层12的顶面基本共面。在一些实施例中，保护层145的顶面145a的部分可以高于或低于ESL 11和/或ILD层12的顶面。在一些实施例中，保护层145的顶面145a可以与间隔件142的顶面142a和/或中间层143的顶面基本共面。在一些实施例中，保护层145的顶面145a可以高于或低于间隔件142的顶面142a和/或中间层143的顶面。保护层145可以包括诸如AlxOy、WxOy的金属氧化物、其他合适的材料和/或它们的组合。在一些实施例中，保护层145是金属层144的材料的氧化物。
在一些实施例中，关于在各个工艺中使用的特定蚀刻剂，保护层145的蚀刻速率可以与金属层144的蚀刻速率不同。在本发明的一些实施例中，蚀刻剂可以包括研磨料、表面活性剂、有机KOH、NH4OH或者在保护层145和金属层144之间具有合适的选择性的其他蚀刻剂。关于给定的蚀刻剂，保护层145的蚀刻速率低于金属层144的蚀刻速率。在本发明的一些实施例中，关于给定的蚀刻剂，保护层145的蚀刻速率与金属层144的蚀刻速率的比率可以在从约1/10至约1/100的范围内。
图2A示出了根据本发明的一些实施例的半导体结构1的栅极结构14的放大截面图。栅极结构14可以包括栅极介电层141、间隔件142、中间层143、金属层144和保护层145。中间层143包括表面143a，表面143a可以是凹进的。保护层145可以包括顶面145a、侧面1451、侧面1452和中间部分1453。
保护层145的不同部分可以具有不同的厚度。在本发明的一些实施例中，保护层145在侧面1451处具有厚度D1、在侧面1452处具有厚度D2、以及在中间部分1453处具有厚度DM1。在一些实施例中，D1可以大于DM1。在一些实施例中，D2可以大于DM1。在一些实施例中，D1和D2均可以大于DM1。在一些实施例中，D1可以大于或小于D2。D1大于DM1的量可以是可变的。在一些实施例中，D1可以比DM1大从约10％至约500％的范围内。D2大于DM1的量也可以是可变的。在一些实施例中，D2可以比DM1大从约10％至约500％的范围内。在一些实施例中，D1可以介于和之间。在一些实施例中，D2可以介于和之间。在一些实施例中，DM1可以介于和之间。
图2B示出了根据本发明的一些实施例的半导体结构1的栅极结构14的放大截面图。栅极结构14可以包括栅极介电层141、间隔件142、中间层143、金属层144和保护层145。中间层143包括表面143a，表面143a可以是凹进的。金属层144可以包括顶面144a、侧面1441、侧面1442和中间部分1443。
金属层144的不同部分可以具有不同的厚度。在本发明的一些实施例中，金属层144在侧面1441处具有厚度D3、在侧面1442处具有厚度D4、以及在中间部分1443处具有厚度DM2。在一些实施例中，D3可以小于DM2。在一些实施例中，D4可以小于DM2。在一些实施例中，D3和D4均可以小于DM2。在一些实施例中，D3可以大于或小于D4。D3小于DM2的量可以是可变的。在一些实施例中，D3可以比DM2小从DM2的约5％至约90％的范围内。D4小于DM2的量也可以是可变的。在一些实施例中，D4可以比DM2小从DM2的约5％至约90％的范围内。在一些实施例中，D3可以介于和之间。在一些实施例中，D4可以介于和之间。在一些实施例中，DM2可以介于和之间。
在本发明的一些实施例中，金属层144和保护层145可以由在图中未示出的其他层分隔开。如图2A和图2B所示，在一些实施例中，金属层144和保护层145可以彼此接触，其中，保护层145的底面与金属层144的顶面144a接触。在金属层144与保护层145接触的一些实施例中，侧面1441处的金属层144的厚度和侧面1451处的保护层145的厚度的总和可以基本等于侧面1442处的金属层144的厚度和侧面1452处的保护层145的厚度的总和。在金属层144与保护层145接触的一些实施例中，侧面1441处的金属层144的厚度和侧面1451处的保护层145的厚度的总和可以基本等于中间部分1443处的金属层144的厚度和中间部分1453处的保护层145的厚度的总和。在金属层144与保护层145接触的一些实施例中，侧面1442处的金属层144的厚度和侧面1452处的保护层145的厚度的总和可以基本等于中间部分1443处的金属层144的厚度和中间部分1453处的保护层145的厚度的总和。
由于侧面1451(D1)和/或侧面1452(D2)处的保护层145比中间部分1453(DM1)处的保护层145更厚，所以可以蚀刻掉侧面1451和/或侧面1452处的保护层145的较大部分而不会暴露金属层144。因此，更可能使保护层145保护金属层144并且防止金属层144被当前和/或随后的制造工艺步骤中的蚀刻剂不期望地蚀刻掉，从而增大了给定半导体晶圆上的功能器件的数量并且改进了生产产量。
图3A至图3I是根据本发明的一些实施例的处于制造的各个阶段的包括栅极结构的半导体结构的示意性截面图。
参照图3A，提供了具有表面10a的半导体层10、至少一个隔离区101和至少一个源极/漏极区102。也可以在表面10a之上提供蚀刻停止层(ESL)11和间隔件142。在一些实施例中，源极/漏极区102的部分可以位于表面10a之上。在一些实施例中，可以在表面10a上提供可选择的栅极介电层141。伪栅极241可以提供在(可选择的)栅极介电层141之上并且至少部分地由间隔件142围绕。可以在ESL 11、间隔件142和/或伪栅极241之上形成层间介电(ILD)层12。在一些实施例中，ILD层12可以与ESL 11、间隔件142和伪栅极241中的至少一个接触。
根据本发明的一些实施例，伪栅极241可以包括单层或多层结构。伪栅极241可以包括多晶硅和/或其他合适的材料。在一些实施例中，伪栅极241可以是掺杂的多晶硅。
参照图3B，平坦化ILD层12以暴露伪栅极241的表面。ILD层12的平坦化也可以暴露间隔件142的表面。在一些实施例中，在平坦化ILD层12之后，伪栅极241至少部分地由间隔件142、ESL 11和ILD层12围绕。在一些实施例中，以伪栅极241的顶面与至少一个间隔件142的顶面、ESL11的部分的顶面和ILD层12的部分的顶面基本共面的方式来平坦化ILD层12。可以通过化学机械抛光(CMP)工艺和/或任何其他合适的工艺来实现该平坦化。
参照图3C，在平坦化ILD层12之后，去除伪栅极241以形成凹槽242。可以通过湿蚀刻工艺、干蚀刻工艺、其他合适的工艺和/或它们的组合来去除伪栅极241。在实施例中，用于包括多晶硅的伪栅极241的湿蚀刻工艺包括暴露于含氢氧化物溶液(例如，氢氧化铵和四甲基氢氧化铵)、去离子水和/或其他合适的蚀刻剂溶液。
在本发明的一些实施例中，用于伪栅极241的蚀刻剂将不蚀刻或仅稍微蚀刻栅极介电层141，从而防止栅极介电层141之下的半导体层10的区域受到不期望地蚀刻。在一些实施例中，伪栅极241的蚀刻速率与栅极介电层141的蚀刻速率的比率可以为5:1、10:1、15:1、20:1或更高。
参照图3D，在去除伪栅极241之后，可以在栅极介电层141的至少部分之上形成中间层143。中间层143可以具有凹进的表面143a。在一些实施例中，中间层143部分地填充凹槽242。在一些实施例中，中间层143可以覆盖ESL 11的至少部分、ILD层12和/或间隔件142。
在本发明的一些实施例中，中间层143可以包括一种或多种材料和/或一个或多个层。例如，中间层143可以包括介电层、高K介电层、阻挡层和/或功函层。介电层可以包括氧化硅、氮化硅、氮氧化硅、聚酰亚胺、其他合适的介电材料和/或它们的组合。高k介电层可以包括氧化铪(HfO2)、氧化铪硅(HfSiO)、氮氧化铪硅(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)、金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐、金属的氮氧化物、金属铝酸盐、硅酸锆、铝酸锆、氮化硅、氮氧化硅、氧化锆、氧化钛、氧化铝、二氧化铪-氧化铝(HfO2-Al2O3)合金、其他合适的高k介电材料和/或它们的组合。在一些实施例中，阻挡层可以包括TiN、TiCN、TaN、TaCN、WN和/或WCN。在一些实施例中，功函层可以包括金属氮碳化物、金属硅氮化物、金属铝化物、TiSiN、TiAlN、TiAl、TaAl、其他合适的材料和/或它们的组合。可以通过包括至少ALD、PVD、CVD和PECVD的合适的工艺形成介电层、高K介电层、阻挡层和/或功函层。
可以通过任何合适的方法或工艺形成中间层143。在一些实施例中，可以通过沉积或热生长形成中间层143。
参照图3E，在形成中间层143之后形成金属层144，从而填充凹槽242。金属层144可以包括单种金属，诸如Al、W、WN、TaN和Ru；金属化合物，诸如TaN、TiN、W、WN和WCN；其他合适的材料；和/或它们的组合。在一些实施例中，金属层144可以包括一个或多个层。可以通过包括但不限于CVD和PVD的任何合适的工艺形成金属层144。在一些实施例中，金属层144可以覆盖中间层143的表面143a的至少部分。在一些实施例中，金属层144可以基本填充凹槽242。
参照图3F，可以平坦化金属层144以暴露ESL 11、ILD层12、间隔件142和/或中间层143的表面。在一些实施例中，金属层144的顶面144b可以平坦化为与部分ESL 11的顶面、ILD层12的顶面、间隔件142的顶面和/或部分中间层143的顶面基本共面。可以通过CMP工艺和/或任何其他合适的工艺实现该平坦化。
参照图3G，可以在形成金属层144之后形成保护层145。保护层145可以位于金属层144之上。在本发明的一些实施例中，可以以使保护层145和金属层144接触的方式来形成保护层145。在一些实施例中，在形成保护层145之后，金属层144可以包括非均匀的厚度。在一些实施例中，保护层145的顶面145a可以形成为与部分ESL 11的顶面、ILD层12的顶面、间隔件142的顶面和/或部分中间层143的顶面基本共面。在形成保护层145之后，也形成栅极结构14，栅极结构14包括栅极介电层141、间隔件142、中间层143、金属层144和保护层145。如此形成的栅极结构14可以与图2A或图2B中示出的栅极结构14类似。
在本发明的一些实施例中，在平坦化金属层144之后，可以通过使金属层144的顶面144b经受处理来形成保护层145。在一些实施例中，该处理可以包括在金属层144的至少部分中引起化学反应。在一些实施例中，该处理可以包括氧化金属层144的至少部分和/或其他合适的工艺。在一些实施例中，处理可以包括集成测量闭环控制(IMCLC)。
在本发明的一些实施例中，保护层145可以包括诸如AlxOy、WxOy的金属氧化物、其他合适的材料和/或它们的组合。在一些实施例中，蚀刻保护层145的速率与蚀刻金属层144的速率不同。在一些实施例中，关于给定的蚀刻剂，保护层145的蚀刻速率与金属层144的蚀刻速率的比率可以在从约1/10至约1/100的范围内。
参照图3H，可以在ESL 11、ILD层12和/或栅极结构14之上形成ILD层13。ILD层13可以包括任何合适的材料和任何合适的厚度。可以通过包括但不限于CVD、PVD、ALD和PECVD的任何合适的工艺形成ILD层13。在一些实施例中，ILD层13可以包括一种或多种材料和/或一个或多个介电层。
参照图3I，在形成ILD层13之后，可以形成至少一个开口15以暴露源极/漏极区102。可以通过去除ESL 11、ILD层12和/或ILD层13的部分来形成开口15。在本发明的一些实施例中，可以通过蚀刻来形成开口15。在一些实施例中，在形成开口15之后，可以使用蚀刻剂(包括但不限于酸)清洗开口15。
在形成开口15之后，可以形成至少一个接触件16以到达如图1所示的半导体结构1。接触件16可以将源极/漏极区102电连接至半导体结构1外部的电路元件。接触件16可以包括本文中所描述的任何合适的材料并且可以通过本文中所描述的任何合适的工艺形成。在一些实施例中，接触件16可以包括一种或多种材料和/或一个或多个层。
在本发明的一些实施例中，半导体结构1可以包括如图2A所示的栅极结构14。栅极结构14可以包括栅极介电层141、间隔件142、中间层143、金属层144和保护层145。保护层145可以包括侧面1451、侧面1452和中间部分1453。在一些实施例中，侧面1451处的保护层145的厚度(D1)和/或侧面1452处的保护层145的厚度(D2)大于中间部分1453处的保护层145的厚度。
由于本发明的一些实施例的保护层145在侧面1451和/或侧面1452处的厚度大于在中间部分1453处的厚度，所以蚀刻剂将不太可能蚀刻穿过保护层145并到达金属层144，从而不会引起金属层144的不期望的蚀刻。换句话说，本发明的半导体结构1的保护层145可以提供防止蚀刻剂到达金属层144的更好的保护，从而产生较少故障的器件和改进的制造产量。
根据本发明的一个实施例，一种半导体结构包括第一层、金属层和第二层。第一层包括凹进表面。金属层位于凹进表面的部分之上。第二层位于金属层之上并且由凹进表面限定。第二层包括顶面、第一侧面和第二侧面。关于金属层的蚀刻剂的蚀刻速率大于关于第二层的蚀刻剂的蚀刻速率。第二层的中间的第二层的厚度小于第一侧面或第二侧面处的第二层的厚度。
在上述半导体结构中，其中，所述金属层包括Al、W、WN、TaN、Ru、TiN和WCN中的至少一种。
在上述半导体结构中，其中，所述第二层包括氧化铝和氧化钨中的至少一种。
在上述半导体结构中，其中，所述第二层位于所述第二层的中间的厚度小于所述第二层位于所述第一侧面处的厚度和所述第二层位于所述第二侧面处的厚度。
在上述半导体结构中，其中，所述第二层位于所述第二层的中间的厚度小于所述第二层位于所述第一侧面处的厚度和所述第二层位于所述第二侧面处的厚度，其中，所述第一侧面处的所述第二层的厚度大于所述第二侧面处的所述第二层的厚度。
在上述半导体结构中，其中，所述第二层位于所述第二层的中间的厚度小于所述第二层位于所述第一侧面处的厚度和所述第二层位于所述第二侧面处的厚度，其中，所述第一侧面处的所述第二层的厚度大于所述第二侧面处的所述第二层的厚度，其中，所述第二层位于所述第二侧面处的厚度与所述第二层位于所述第二层的中间的厚度的比率大于1.2。
在上述半导体结构中，其中，所述第二层位于所述第二层的中间的厚度小于所述第二层位于所述第一侧面处的厚度和所述第二层位于所述第二侧面处的厚度，其中，所述第一侧面处的所述第二层的厚度大于所述第二侧面处的所述第二层的厚度，其中，所述第二层位于所述第二侧面处的厚度与所述第二层位于所述第二层的中间的厚度的比率大于1.2，其中，所述第二层位于所述第二侧面处的厚度与所述第二层位于所述第二层的中间的厚度的比率大于4。
在上述半导体结构中，其中，所述第二层位于所述第二层的中间的厚度小于所述第二层位于所述第一侧面处的厚度和所述第二层位于所述第二侧面处的厚度，其中，所述第一侧面处的所述第二层的厚度大于所述第二侧面处的所述第二层的厚度，其中，所述第一侧面处的所述第二层的厚度介于和之间。
在上述半导体结构中，其中，所述蚀刻剂包括研磨料、表面活性剂、有机KOH或NH4OH。
在上述半导体结构中，其中，所述蚀刻剂相对于所述第二层的蚀刻速率与所述蚀刻剂相对于所述金属层的蚀刻速率的比率在从约1/10至约1/100的范围内。
在上述半导体结构中，其中，所述半导体结构还包括：间隔件，包括顶面并且围绕所述金属层的部分和所述第二层的部分。
在上述半导体结构中，其中，所述半导体结构还包括：间隔件，包括顶面并且围绕所述金属层的部分和所述第二层的部分，其中，所述间隔件的所述顶面与所述第二层的所述顶面基本共面。
在上述半导体结构中，其中，所述第一层包括高K介电层。根据本发明的另一实施例，一种半导体结构包括替换栅极结构，替换栅极结构包括金属层、抗蚀刻层和介电层。金属层包括第一侧面和第二侧面。抗蚀刻层位于金属层之上。介电层围绕金属层和抗蚀刻层。关于抗蚀刻层的蚀刻剂的蚀刻速率小于关于金属层的蚀刻剂的蚀刻速率。金属层的中间的金属层的厚度大于第一侧面和/或第二侧面处的金属层的厚度。
在上述半导体结构中，其中，所述金属层包括Al、W、WN、TaN、Ru、TiN和WCN中的至少一种。
在上述半导体结构中，其中，所述金属层位于所述金属层的中间的厚度比所述金属层位于所述第一侧面处的厚度和所述金属层位于所述第二侧面处的厚度中的较大的厚度大至少5％。
在上述半导体结构中，其中，所述金属层位于所述金属层的中间的厚度比所述金属层位于所述第一侧面处的厚度和所述金属层位于所述第二侧面处的厚度中的较小的厚度大所述金属层位于所述金属层的中间的厚度的从约5％至约90％的范围内。
在上述半导体结构中，其中，所述金属层的上表面与所述抗蚀刻层的底面接触。
根据本发明的另一实施例，一种形成半导体结构的方法包括：形成第一层，第一层包括凹进表面，在凹进表面的部分之上形成金属层，以及形成第二层，第二层位于金属层之上并且由凹进表面限定。金属层包括顶面。第二层包括第一侧面和第二侧面。关于金属层的蚀刻剂的蚀刻速率大于关于第二层的蚀刻剂的蚀刻速率，并且第二层的中间的第二层的厚度大于第一侧面或第二侧面处的第二层的厚度。
在上述方法中，其中，形成位于所述金属层之上的第二层包括处理所述金属层的所述顶面。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种半导体结构，包括：
第一层，包括凹进表面；
金属层，位于所述凹进表面的部分之上；以及
第二层，位于所述金属层之上并且由所述凹进表面限定，所述第二层包括顶面、第一侧面和第二侧面，
其中，蚀刻剂相对于所述金属层的蚀刻速率大于所述蚀刻剂相对于所述第二层的蚀刻速率，并且所述第二层位于所述第二层的中间的厚度小于所述第二层位于所述第一侧面处或所述第二侧面处的厚度。
2.根据权利要求1所述的半导体结构，其中：
所述金属层包括Al、W、WN、TaN、Ru、TiN和WCN中的至少一种。
3.根据权利要求1所述的半导体结构，其中：
所述第二层包括氧化铝和氧化钨中的至少一种。
4.根据权利要求1所述的半导体结构，其中：
所述第二层位于所述第二层的中间的厚度小于所述第二层位于所述第一侧面处的厚度和所述第二层位于所述第二侧面处的厚度。
5.根据权利要求4所述的半导体结构，其中：
所述第一侧面处的所述第二层的厚度大于所述第二侧面处的所述第二层的厚度。
6.根据权利要求5所述的半导体结构，其中：
所述第二层位于所述第二侧面处的厚度与所述第二层位于所述第二层的中间的厚度的比率大于1.2。
7.根据权利要求6所述的半导体结构，其中：
所述第二层位于所述第二侧面处的厚度与所述第二层位于所述第二层的中间的厚度的比率大于4。
8.根据权利要求5所述的半导体结构，其中：
所述第一侧面处的所述第二层的厚度介于和之间。
9.一种半导体结构，包括：
替换栅极结构，包括：
金属层，包括第一侧面和第二侧面；
抗蚀刻层，位于所述金属层之上；
介电层，围绕所述金属层和所述抗蚀刻层；
其中，蚀刻剂相对于所述抗蚀刻层的蚀刻速率小于所述蚀刻剂相对于所述金属层的蚀刻速率；
其中，所述金属层位于所述金属层的中间的厚度大于所述金属层位于所述第一侧面处的厚度或所述金属层位于所述第二侧面处的厚度。
10.一种形成半导体结构的方法，包括：
形成第一层，所述第一层包括凹进表面；
在所述凹进表面的部分之上形成金属层，所述金属层包括顶面；以及
形成第二层，所述第二层位于所述金属层之上并且由所述凹进表面限定，其中，所述第二层包括第一侧面和第二侧面，
其中，蚀刻剂相对于所述金属层的蚀刻速率大于所述蚀刻剂相对于所述第二层的蚀刻速率，并且所述第二层位于所述第二层的中间的厚度大于所述第二层位于所述第一侧面处的厚度或所述第二层位于所述第二侧面处的厚度。
CN201510569372.0A 2015-03-16 2015-09-09 半导体结构及其制造方法 Active CN105990405B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/658,667 US9892924B2 (en) 2015-03-16 2015-03-16 Semiconductor structure and manufacturing method thereof
US14/658,667 2015-03-16

Publications (2)

Publication Number Publication Date
CN105990405A true CN105990405A (zh) 2016-10-05
CN105990405B CN105990405B (zh) 2019-12-13

Family

ID=56853173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510569372.0A Active CN105990405B (zh) 2015-03-16 2015-09-09 半导体结构及其制造方法

Country Status (5)

Country Link
US (3) US9892924B2 (zh)
KR (1) KR101757547B1 (zh)
CN (1) CN105990405B (zh)
DE (1) DE102015107288A1 (zh)
TW (1) TWI563656B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10355139B2 (en) * 2016-06-28 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device with amorphous barrier layer and method of making thereof
US10361213B2 (en) 2016-06-28 2019-07-23 Sandisk Technologies Llc Three dimensional memory device containing multilayer wordline barrier films and method of making thereof
US10121873B2 (en) * 2016-07-29 2018-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate and contact plug design and method forming same
US11217532B2 (en) 2018-03-14 2022-01-04 Sandisk Technologies Llc Three-dimensional memory device containing compositionally graded word line diffusion barrier layer for and methods of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060091483A1 (en) * 2004-11-02 2006-05-04 Doczy Mark L Method for making a semiconductor device with a high-k gate dielectric layer and a silicide gate electrode
CN102640291A (zh) * 2009-12-30 2012-08-15 英特尔公司 自对准接触部
CN103578989A (zh) * 2012-07-20 2014-02-12 中芯国际集成电路制造(上海)有限公司 Mos器件及其制作方法、cmos器件的制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870225B2 (en) 2001-11-02 2005-03-22 International Business Machines Corporation Transistor structure with thick recessed source/drain structures and fabrication process of same
DE102007046851B4 (de) 2007-09-29 2019-01-10 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterstruktur mit einem elektrisch leitfähigen Strukturelement und Verfahren zum Ausbilden einer Halbleiterstruktur
US7776698B2 (en) 2007-10-05 2010-08-17 Applied Materials, Inc. Selective formation of silicon carbon epitaxial layer
KR20090070264A (ko) 2007-12-27 2009-07-01 주식회사 동부하이텍 반도체 소자 제조 방법
US8039381B2 (en) 2008-09-12 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Photoresist etch back method for gate last process
US8779530B2 (en) 2009-12-21 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure of a field effect transistor
US8421077B2 (en) * 2010-06-08 2013-04-16 International Business Machines Corporation Replacement gate MOSFET with self-aligned diffusion contact
US8084311B1 (en) * 2010-11-17 2011-12-27 International Business Machines Corporation Method of forming replacement metal gate with borderless contact and structure thereof
US8481415B2 (en) 2010-12-02 2013-07-09 International Business Machines Corporation Self-aligned contact combined with a replacement metal gate/high-K gate dielectric
US8507920B2 (en) 2011-07-11 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
US8642424B2 (en) 2011-07-12 2014-02-04 International Business Machines Corporation Replacement metal gate structure and methods of manufacture
US8728908B2 (en) * 2011-08-08 2014-05-20 Globalfoundries Inc. Methods of forming a dielectric cap layer on a metal gate structure
US9130023B2 (en) * 2012-06-05 2015-09-08 Kabushiki Kaisha Toshiba Isolated insulating gate structure
CN103545256B (zh) * 2012-07-12 2016-01-06 中芯国际集成电路制造(上海)有限公司 形成cmos器件的方法
US8969170B2 (en) 2013-03-14 2015-03-03 Globalfoundries Inc. Method of forming a semiconductor structure including a metal-insulator-metal capacitor
US9076766B2 (en) * 2013-06-13 2015-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanism for forming metal gate structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060091483A1 (en) * 2004-11-02 2006-05-04 Doczy Mark L Method for making a semiconductor device with a high-k gate dielectric layer and a silicide gate electrode
CN102640291A (zh) * 2009-12-30 2012-08-15 英特尔公司 自对准接触部
CN103578989A (zh) * 2012-07-20 2014-02-12 中芯国际集成电路制造(上海)有限公司 Mos器件及其制作方法、cmos器件的制作方法

Also Published As

Publication number Publication date
US10312092B2 (en) 2019-06-04
US10651041B2 (en) 2020-05-12
US9892924B2 (en) 2018-02-13
US20180144943A1 (en) 2018-05-24
TW201635533A (zh) 2016-10-01
KR20160111313A (ko) 2016-09-26
US20160276158A1 (en) 2016-09-22
TWI563656B (en) 2016-12-21
DE102015107288A1 (de) 2016-09-22
CN105990405B (zh) 2019-12-13
US20190287806A1 (en) 2019-09-19
KR101757547B1 (ko) 2017-07-12

Similar Documents

Publication Publication Date Title
US10770356B2 (en) Contact structure and method of fabricating the same
TWI662652B (zh) 形成積體電路的方法
CN109755119A (zh) 形成集成电路的方法
US10262894B2 (en) FinFET device and method for forming the same
CN106252411A (zh) 半导体器件结构的结构和形成方法
TWI473166B (zh) 半導體元件的製造方法
TW201732899A (zh) 半導體元件、鰭式場效電晶體元件及其形成方法
US10651041B2 (en) Semiconductor structure and manufacturing method thereof
TW201724215A (zh) 半導體裝置及其製造方法
US20210408247A1 (en) Source/drain contacts and methods of forming same
EP3945551A1 (en) Spacers for semiconductor devices including backside power rails
TW201543679A (zh) 半導體裝置結構及其製造方法
US10847634B2 (en) Field effect transistor and method of forming the same
EP3945552A1 (en) Spacers for semiconductor devices including backside power rails
US11271102B2 (en) Semiconductor structure
US20230326803A1 (en) Method of fabricating fin-type field-effect transistor device having substrate with heavy doped and light doped regions
US11658245B2 (en) Semiconductor device and method of manufacturing
TW201903892A (zh) 用於形成自對準接觸物的擴大犧牲閘極覆蓋物
US8860151B2 (en) Semiconductor device having a spacer and a liner overlying a sidewall of a gate structure and method of forming the same
US20200411527A1 (en) Memory structure
CN109309125B (zh) 具有栅极堆叠件的集成电路及集成电路的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant