CN104347363A - 一种去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法 - Google Patents

一种去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法 Download PDF

Info

Publication number
CN104347363A
CN104347363A CN201310335217.3A CN201310335217A CN104347363A CN 104347363 A CN104347363 A CN 104347363A CN 201310335217 A CN201310335217 A CN 201310335217A CN 104347363 A CN104347363 A CN 104347363A
Authority
CN
China
Prior art keywords
hard masking
disk
masking layer
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310335217.3A
Other languages
English (en)
Other versions
CN104347363B (zh
Inventor
徐振宇
章安娜
李晓明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN201310335217.3A priority Critical patent/CN104347363B/zh
Publication of CN104347363A publication Critical patent/CN104347363A/zh
Application granted granted Critical
Publication of CN104347363B publication Critical patent/CN104347363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法,所述圆片包括已刻蚀出深沟槽的半导体硅衬底和硬质掩蔽层,所述硬质掩蔽层包括氮化硅层和二氧化硅层,所述二氧化硅层位于所述半导体硅衬底和所述氮化硅层之间,所述方法包括:利用刻蚀气体对所述圆片进行干法刻蚀,以去除所述硬质掩蔽层中的氮化硅层;利用湿法药液对所述圆片进行湿法腐蚀,以去除所述硬质掩蔽层中的二氧化硅层。本发明可以有效去除由氮化硅和二氧化硅组成的硬质掩蔽层,保证后续工艺的顺利进行。

Description

一种去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法
技术领域
本发明涉及半导体制造工艺领域,具体涉及深沟槽刻蚀技术领域,尤其涉及一种去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法。
背景技术
在半导体制造特殊工艺中,如集成电路所使用的半导体器件的制造工艺中,常需要使用湿法深硅腐蚀液将某一特殊厚度的圆片(主要成分为硅(Si))腐蚀到特定的深度或者腐蚀到剩余特定膜层厚度,也就是需要实施深沟槽刻蚀工艺。
深沟槽刻蚀工艺所需工艺时间较长、刻蚀深度较深(深度可达几百μm,甚至达500μm以上或者腐蚀后圆片剩余厚度小于20μm)。在现有技术中,进行湿法深沟槽刻蚀工艺时,经常采用二氧化硅(SiO2)和氮化硅(Si3N4)作为硬质掩蔽层(hard mask),二氧化硅和氮化硅组成的硬质掩蔽层对圆片硅衬底有保护作用,深沟槽刻蚀工艺以硬质掩蔽层为掩膜在特定厚度、类型的圆片上实现图形的转移,从而在圆片上刻蚀出所需要的深沟槽。
但是采用二氧化硅和氮化硅作为硬质掩蔽层,在深沟槽刻蚀工艺后无法去除干净,并且会对圆片造成损伤,导致碎片的问题,影响后续其他工艺的进行。因此,能否将硬质掩蔽层去除干净成为某些特殊产品能否开发成功的瓶颈。
发明内容
有鉴于此,本发明实施例提供一种去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法,通过首先对圆片进行干法刻蚀以去除硬质掩蔽层中的氮化硅层,再进行湿法腐蚀以去除硬质掩蔽层中的二氧化硅层,从而去除硬质掩蔽层,来解决以上背景技术部分提到的技术问题。
一方面,本发明实施例提供了一种去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法,所述圆片包括已刻蚀出深沟槽的半导体硅衬底和硬质掩蔽层,所述硬质掩蔽层包括氮化硅层和二氧化硅层,所述二氧化硅层位于所述半导体硅衬底和所述氮化硅层之间,所述方法包括:
利用刻蚀气体对所述圆片进行干法刻蚀,以去除所述硬质掩蔽层中的氮化硅层;
利用湿法药液对所述圆片进行湿法腐蚀,以去除所述硬质掩蔽层中的二氧化硅层。
进一步地,所述干法刻蚀的类型为等离子体刻蚀。
进一步地,所述刻蚀气体为六氟化硫(SF6)。
进一步地,所述湿法药液包括BOE(Buffered Oxide Etch,缓冲氧化物腐蚀)药液,所述BOE药液由氢氟酸与氟化氨混合而成。
进一步地,所述干法刻蚀的工艺时间依据氮化硅层的厚度和所述刻蚀气体的流量进行调整。
进一步地,所述湿法腐蚀的工艺时间依据二氧化硅层的厚度和所述湿法药液所含成分的比例进行调整。
进一步地,在所述利用湿法药液对所述圆片进行湿法腐蚀,以去除所述硬质掩蔽层中的二氧化硅层的步骤之后还包括:清洗去除所述硬质掩蔽层后的圆片。
本发明实施例提出的去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法具有如下特点:通过首先使用干法刻蚀工艺去除硬质掩蔽层中的氮化硅层,再采用湿法腐蚀工艺去除硬质掩蔽层中的二氧化硅层,从而保证将硬质掩蔽层去除干净,而不会对半导体硅衬底造成损伤。
附图说明
图1是本发明第一实施例中的去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法的流程图;
图2-图4是本发明第一实施例中的去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法的各步骤实施的圆片的截面示意图,图2是实施本实施例所述方法前的圆片的截面示意图,图3是实施本实施例干法刻蚀工艺后的圆片的截面示意图,图4是实施本实施例湿法腐蚀工艺后的圆片的截面示意图;
图5是本发明第二实施例中的去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法的流程图。
图2-图4中附图标记说明:1是已刻蚀出深沟槽的半导体硅衬底,2是深沟槽,3是硬质掩蔽层中的二氧化硅层,4是硬质掩蔽层中的氮化硅层。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部内容。
在图1中示出了本发明的第一实施例。
图1是本发明第一实施例中的去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法的实现流程100。图2是实施本实施例所述的去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法前所述圆片的截面示意图,如图2所示,所述圆片包括:已刻蚀出深沟槽2的半导体硅衬底1、二氧化硅层3和氮化硅层4,其中,二氧化硅层3和氮化硅层4组成硬质掩蔽层,所述硬质掩蔽层用于深沟槽刻蚀工艺时保护所述半导体硅衬底1,所述二氧化硅层3位于所述半导体硅衬底1和所述氮化硅层4之间。
本实施例所述的去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法的实现流程100详述如下:
在步骤101中,利用刻蚀气体对圆片进行干法刻蚀,以去除硬质掩蔽层中的氮化硅层。
在第一实施例中,由于所述硬质掩蔽层中的氮化硅层位于二氧化硅层的上方,也就是所述氮化硅层位于最上层,可以首先完全刻蚀掉氮化硅层,需要注意的是:对需要剩余的半导体硅衬底不能造成损伤。刻蚀所述圆片的氮化硅层采用干法刻蚀。所述干法刻蚀有:等离子体刻蚀、溅射刻蚀、反应离子刻蚀。等离子体刻蚀是化学性刻蚀的过程,溅射刻蚀是物理性刻蚀的过程,反应离子刻蚀是结合物理反应与化学反应刻蚀的过程。
本步骤中所述的干法刻蚀可以采用等离子体刻蚀或者反应离子刻蚀。所述等离子体刻蚀的原理主要为:(1)产生等离子体,在低压下,刻蚀气体在射频功率的激发下,产生电离并形成等离子体,等离子体是由带电的电子和离子组成,反应腔体中的气体在电子的撞击下,除了转变成离子外,还能吸收能量并形成大量的活性反应基团(Radicals);(2)活性反应基团和被刻蚀物质表面发生化学反应并形成挥发性的反应生成物;(3)反应生成物脱离被刻蚀物质表面,并被真空系统抽出腔体。等离子体刻蚀具有选择性好、各向异性差的特点。等离子体刻蚀的刻蚀气体包括:四氟化碳(CF4)、四氯化碳(CCl4)、六氟化硫(SF6)等,刻蚀氮化硅的刻蚀气体包括:四氟化碳(CF4)、三氟甲烷(CHF3)、六氟乙烷(C2F6)、六氟化硫(SF6)等。本步骤中选用的刻蚀气体为六氟化硫(SF6),刻蚀气体六氟化硫同时能够去除氮化硅和二氧化硅,但刻蚀二氧化硅的速率相对较慢,六氟化硫基本上不损伤硅,所以选择六氟化硫气体刻蚀氮化硅,以去除氮化硅层,而不损伤硅衬底。
反应离子刻蚀结合了等离子体刻蚀和溅射刻蚀,利用有化学反应性的刻蚀气体产生具有化学活性的基团和离子。经过电场加速的高能离子轰击被刻蚀材料,产生损伤的表面,这进一步加速了活性刻蚀反应基团与被刻蚀材料的反应速率。反应离子刻蚀具有选择性好、各向异性的特点。反应离子刻蚀的刻蚀气体和等离子体刻蚀的刻蚀气体相同,包括:四氟化碳(CF4)、四氯化碳(CCl4)、六氟化硫(SF6)等,刻蚀氮化硅的刻蚀气体包括:四氟化碳(CF4)、三氟甲烷(CHF3)、六氟乙烷(C2F6)、六氟化硫(SF6)等。本步骤中选用的刻蚀气体为六氟化硫(SF6),刻蚀气体六氟化硫同时能够去除氮化硅和二氧化硅,但刻蚀二氧化硅的速率相对较慢,六氟化硫基本上不损伤硅,所以选择六氟化硫气体刻蚀氮化硅,以去除氮化硅层,而不损伤硅衬底。
干法刻蚀需要选用相应的刻蚀设备,因为有E-CHUCK(静电吸附)的干法刻蚀设备在圆片工艺结束后需要静电释放,静电释放的压力会导致圆片跳偏、碎片等问题,造成圆片的损伤;而有CLAMP(压环)的设备在进行刻蚀工艺时需要压住圆片的边缘,从而会导致圆片边缘的一圈膜层无法被刻蚀。因此本实施例中采用的干法刻蚀设备选用品牌Lam Research、规格Lam490的等离子刻蚀半导体设备。Lam490设备没有E-CHUCK装置,不存在圆片工艺结束后静电释放导致的圆片跳偏、碎片问题;Lam490设备没有CLAMP装置,不存在圆片边缘被压住而导致的圆片边缘一圈膜层无法被刻蚀的问题;Lam490设备无被He(氦气)压力,没有静电吸附,当湿法深沟槽刻蚀工艺后剩余膜层厚度较少时,不会由于设备产生的被He压力、静电吸附力等使圆片碎裂。其中,所述被He压力表示当圆片放入设备进行刻蚀工艺时,设备释放的氦气会对圆片造成一定的压力,简称被He。
在本实施例中,所述干法刻蚀的工艺时间依据氮化硅层的厚度和所述刻蚀气体的流量进行调整。图3示出了实施本步骤后圆片的截面示意图。
在步骤102中,利用湿法药液对圆片进行湿法腐蚀,以去除硬质掩蔽层中的二氧化硅层。
在第一实施例中,由步骤101去除了位于最上层的氮化硅层,如图3所示,去除了氮化硅层后圆片包括:已刻蚀出深沟槽2的半导体硅衬底1、二氧化硅层3,实施本步骤的目的是去除硬质掩蔽层中的二氧化硅层3,而不损伤半导体硅衬底1。二氧化硅层3生长可以是在温度700℃的环境下由气体TEOS(tetra-ethyl-ortho-silicate)和氧气形成二氧化硅的过程。TEOS,称为正硅酸乙酯,又有其他几种名字,如硅酸乙酯、硅酸四乙酯、亚硅酸乙酯、四乙氧基硅烷、原硅酸四乙酯。常温下,TEOS为无色液体,熔点-77℃,沸点168.5℃,对空气较稳定,微溶于水,在纯水中水解缓慢,在酸或碱的存在下能加速水解作用。由于二氧化硅性质比较稳定,而且是难溶的物质,难溶于水,也难溶于硝酸,但是可以与氢氟酸发生化学反应生成四氟化硅气体。因此需要选择含有氢氟酸的湿法药液对圆片进行湿法腐蚀,以腐蚀掉硬质掩蔽层中的二氧化硅层。所述湿法腐蚀的工艺时间依据二氧化硅层的厚度和所述湿法药液的浓度进行调整。
本步骤采用BOE(Buffered Oxide Etch,缓冲氧化物腐蚀)药液对圆片进行湿法腐蚀,以腐蚀硬质掩蔽层中的二氧化硅层。所述BOE药液由氢氟酸(HF)与氟化氨(NH4F)依不同比例混合而成。常用的BOE药液组成为:氢氟酸(HF):氟化氨(NH4F):水(H2O)=3ml:6g:10ml,其中氢氟酸溶液的浓度为48%。所述BOE药液对硅(Si)的选择比很高,几乎不刻蚀硅,可以有效腐蚀二氧化硅,从而去除二氧化硅层而不会对剩余的半导体硅衬底造成损伤。所述BOE药液中的氢氟酸起到湿法腐蚀剂的作用,而氟化氨起到缓冲剂的作用。氢氟酸腐蚀二氧化硅的过程可以用如下化学方程式表示:
4HF+SiO2→SiF4↑+2H2O
其中,HF是氢氟酸的化学式,SiO2是二氧化硅的化学式,SiF4是四氟化硅的化学式,↑表示气体,H2O是水的化学式。从上述化学方程式可以看出,氢氟酸(HF)与二氧化硅(SiO2)进行化学反应可以生成四氟化硅(SiF4)气体和水(H2O)。四氟化硅在一般条件下为气体,但是在有BOE药液中来不及挥发便与氢氟酸(HF)生成络合物氟硅酸(H2SiF6),与氟化氨(NH4F)生成氟硅酸铵((NH4)2SiF6),反应方程式分别如下:
SiF4+2HF→H2SiF6
SiF4+2NH4F→(NH4)2SiF6
氟硅酸(H2SiF6)及氟硅酸铵((NH4)2SiF6)可溶于水。因此所述BOE药液腐蚀二氧化硅可生成四氟化硅气体、氟硅酸及氟硅酸铵,部分四氟化硅气体可以挥发出去,而氟硅酸及氟硅酸铵溶于水可以直接与圆片分离,从而可以将硬质掩蔽层中的二氧化硅去除干净,而不会对半导体硅衬底造成损伤。
氟化氨发生化学反应生成氨气和氢氟酸(HF),化学反应方程式如下:
NH4F→NH3↑+HF
其中,NH4F是氟化氨的化学式,NH3是氨气的化学式,↑表示气体,HF是氢氟酸的化学式,氢氟酸溶于水形成氢氟酸溶液。氟化氨作为缓冲剂可以补充氢氟酸溶液的浓度,可以有效控制氢氟酸腐蚀二氧化硅的速率。
本实施例中,用所述BOE药液腐蚀所述圆片中的二氧化硅的工艺时间依据二氧化硅层的厚度和所述BOE药液中氢氟酸、氟化氨与水的比例进行调整。图4示出了实施本步骤后圆片的截面示意图。
在本实施例的一个优选实施方式中,所述干法刻蚀的类型为等离子体刻蚀。等离子体刻蚀相对反应离子刻蚀具有较好的选择性,对硅衬底损伤较小。
本实施例通过首先用干法刻蚀工艺去除硬质掩蔽层中的氮化硅层,再用湿法腐蚀工艺去除硬质掩蔽层中的二氧化硅层,实现了能够完全去除硬质掩蔽层而不会对半导体硅衬底造成损伤的目的,保证后续特殊工艺的进行。
图5中示出了本发明的第二实施例。
图5是本发明第二实施例中的去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法的实现流程500。所述圆片包括:已刻蚀出深沟槽的半导体硅衬底、二氧化硅层和氮化硅层,其中,二氧化硅层和氮化硅层组成硬质掩蔽层,所述硬质掩蔽层用于深沟槽刻蚀工艺时保护所述半导体硅衬底,所述二氧化硅层位于所述半导体硅衬底和所述氮化硅层之间。
本实施例所述的去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法的实现流程500详述如下:
在步骤501中,利用刻蚀气体对圆片进行干法刻蚀,以去除硬质掩蔽层中的氮化硅层。
本实施例中的步骤501同第一实施例中的步骤101,这里不再赘述。
在步骤502中,利用湿法药液对圆片进行湿法腐蚀,以去除硬质掩蔽层中的二氧化硅层。
本实施例中的步骤502同第一实施例中的步骤102,这里不再赘述。
在步骤503中,清洗去除硬质掩蔽层后的圆片。
在本实施例中,对去除硬质掩蔽层后的圆片进行清洗,经过步骤502利用BOE药液腐蚀二氧化硅,由于BOE药液由氢氟酸与氟化氨混合而成,为了避免氟化氨及BOE药液与二氧化硅的生成物残留在所述圆片上,对所述圆片利用纯水进行多次冲洗。
本实施例通过首先用刻蚀气体去除硬质掩蔽层中的氮化硅层,再用湿法药液湿法腐蚀去除硬质掩蔽层中的二氧化硅层,所述湿法药液采用BOE药液,为了避免BOE药液中的氟化氨及生成物残留在圆片上,增加了对圆片进行清洗的步骤,这是与第一实施例的区别。实现了能够完全去除硬质掩蔽层而不会对半导体硅衬底造成损伤的目的,保证后续特殊工艺的进行。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。

Claims (7)

1.一种去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法,所述圆片包括已刻蚀出深沟槽的半导体硅衬底和硬质掩蔽层,所述硬质掩蔽层包括氮化硅层和二氧化硅层,所述二氧化硅层位于所述半导体硅衬底和所述氮化硅层之间,其特征在于,所述方法包括:
利用刻蚀气体对所述圆片进行干法刻蚀,以去除所述硬质掩蔽层中的氮化硅层;
利用湿法药液对所述圆片进行湿法腐蚀,以去除所述硬质掩蔽层中的二氧化硅层。
2.根据权利要求1所述的去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法,其特征在于,所述干法刻蚀的类型为等离子体刻蚀。
3.根据权利要求2所述的去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法,其特征在于,所述刻蚀气体为六氟化硫(SF6)。
4.根据权利要求1所述的去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法,其特征在于,所述湿法药液包括BOE药液,所述BOE药液由氢氟酸与氟化氨混合而成。
5.根据权利要求1所述的去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法,其特征在于,所述干法刻蚀的工艺时间依据氮化硅层的厚度和所述刻蚀气体的流量进行调整。
6.根据权利要求1所述的去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法,其特征在于,所述湿法腐蚀的工艺时间依据二氧化硅层的厚度和所述湿法药液所含成分的比例进行调整。
7.根据权利要求1-6中任一项所述的去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法,其特征在于,在所述利用湿法药液对所述圆片进行湿法腐蚀,以去除所述硬质掩蔽层中的二氧化硅层的步骤之后还包括:清洗去除所述硬质掩蔽层后的圆片。
CN201310335217.3A 2013-08-02 2013-08-02 一种去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法 Active CN104347363B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310335217.3A CN104347363B (zh) 2013-08-02 2013-08-02 一种去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310335217.3A CN104347363B (zh) 2013-08-02 2013-08-02 一种去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法

Publications (2)

Publication Number Publication Date
CN104347363A true CN104347363A (zh) 2015-02-11
CN104347363B CN104347363B (zh) 2018-05-08

Family

ID=52502745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310335217.3A Active CN104347363B (zh) 2013-08-02 2013-08-02 一种去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法

Country Status (1)

Country Link
CN (1) CN104347363B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613690B1 (en) * 2002-07-17 2003-09-02 Taiwan Semiconductor Manufacturing Company Approach for forming a buried stack capacitor structure featuring reduced polysilicon stringers
CN1594066A (zh) * 2004-07-06 2005-03-16 华东师范大学 硅基微机械光调制器芯片的制备方法
CN102024848A (zh) * 2010-11-04 2011-04-20 天津环鑫科技发展有限公司 用于功率器件的沟槽结构及其制造方法
CN102280402A (zh) * 2010-06-12 2011-12-14 上海华虹Nec电子有限公司 刻蚀和填充深沟槽的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613690B1 (en) * 2002-07-17 2003-09-02 Taiwan Semiconductor Manufacturing Company Approach for forming a buried stack capacitor structure featuring reduced polysilicon stringers
CN1594066A (zh) * 2004-07-06 2005-03-16 华东师范大学 硅基微机械光调制器芯片的制备方法
CN102280402A (zh) * 2010-06-12 2011-12-14 上海华虹Nec电子有限公司 刻蚀和填充深沟槽的方法
CN102024848A (zh) * 2010-11-04 2011-04-20 天津环鑫科技发展有限公司 用于功率器件的沟槽结构及其制造方法

Also Published As

Publication number Publication date
CN104347363B (zh) 2018-05-08

Similar Documents

Publication Publication Date Title
US5505816A (en) Etching of silicon dioxide selectively to silicon nitride and polysilicon
KR101072760B1 (ko) 실리콘에 정사각형 커트를 생성하기에 적합한 습식 에칭 및그로부터 얻은 구조체
US7052623B1 (en) Method for processing silicon using etching processes
TWI490943B (zh) 乾式蝕刻方法
CN101770974B (zh) 浅沟槽隔离结构的制造方法
CN116598254B (zh) 深沟槽隔离结构的形成方法
US20060046513A1 (en) Selective etching of oxides to metal nitrides and metal oxides
JP2001332462A (ja) 半導体基板及びその半導体基板を用いた半導体装置の製造方法
US9966312B2 (en) Method for etching a silicon-containing substrate
CN103107080B (zh) 一种解决深沟槽刻蚀工艺中圆片表面糊胶的刻蚀方法
CN103646869B (zh) 晶圆的清洗方法
CN104347363A (zh) 一种去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法
US20070048987A1 (en) Manufacturing method of semiconductor device
CN105448697B (zh) 高深宽比结构的刻蚀方法及mems器件的制作方法
CN105702724B (zh) 半导体器件及其形成方法
CN105551940A (zh) 去除含有颗粒缺陷的光刻抗反射层的方法
US10816896B2 (en) Method for manufacturing imprinting template substrate, imprinting template substrate, imprinting template, and method for manufacturing semiconductor apparatus
CN106876322A (zh) 一种硅的深沟槽形成方法和半导体结构
CN103762163A (zh) 一种用于锑化铟热扩散工艺的掩膜制备方法
US20200148534A1 (en) Method for achieving stiction-free high-aspect-ratio microstructures after wet chemical processing
CN102592985A (zh) 一种氧化硅栅极补偿隔离区刻蚀的方法
CN104701261B (zh) 晶体管的形成方法
US20050245155A1 (en) Highly selective nitride etching employing surface mediated uniform reactive layer films
CN105826327B (zh) 半导体器件及其形成方法
RU2524137C1 (ru) Способ химического травления полупроводников

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180521

Address after: 214028 No. 8 Xinzhou Road, national hi tech Industrial Development Zone, Wuxi, Jiangsu

Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 No. 8 Xinzhou Road, national hi tech Industrial Development Zone, Wuxi, Jiangsu

Patentee before: Wuxi CSMC Semiconductor Co., Ltd.

TR01 Transfer of patent right