JP2001332462A - 半導体基板及びその半導体基板を用いた半導体装置の製造方法 - Google Patents
半導体基板及びその半導体基板を用いた半導体装置の製造方法Info
- Publication number
- JP2001332462A JP2001332462A JP2000358186A JP2000358186A JP2001332462A JP 2001332462 A JP2001332462 A JP 2001332462A JP 2000358186 A JP2000358186 A JP 2000358186A JP 2000358186 A JP2000358186 A JP 2000358186A JP 2001332462 A JP2001332462 A JP 2001332462A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- plane
- semiconductor substrate
- orientation flat
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 111
- 239000000758 substrate Substances 0.000 title claims abstract description 108
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000001039 wet etching Methods 0.000 claims abstract description 40
- 230000007547 defect Effects 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 31
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 21
- 239000007864 aqueous solution Substances 0.000 claims description 20
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 18
- 230000002093 peripheral effect Effects 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 2
- 239000013078 crystal Substances 0.000 abstract description 15
- 239000002344 surface layer Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 28
- 230000003647 oxidation Effects 0.000 description 14
- 238000007254 oxidation reaction Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 13
- 239000000463 material Substances 0.000 description 13
- 238000002955 isolation Methods 0.000 description 12
- 239000010410 layer Substances 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000000347 anisotropic wet etching Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 102100033007 Carbonic anhydrase 14 Human genes 0.000 description 1
- 101150042515 DA26 gene Proteins 0.000 description 1
- 101000867862 Homo sapiens Carbonic anhydrase 14 Proteins 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Weting (AREA)
Abstract
くせる面方位の選択が容易に行えるようにする。 【解決手段】 半導体基板1として、結晶軸が<110
>方向であるSi(110)基板を用いる。この半導体
基板1に、(110)面に垂直な(−111)面、若し
くは(1−1−1)面で切断されたオリエンテーション
フラット1aを形成する。これにより、半導体基板1に
形成されたオリエンテーションフラット1aを基準とし
て容易に(−111)面若しくは(1−1−1)面を選
択することが可能となる。このため、このような半導体
基板1を用いれば、トレンチの側面を容易に(−11
1)面若しくは(1−1−1)面とすることができ、好
適にトレンチ形成用のウェットエッチングを行うことが
可能となる。
Description
した半導体基板及びその半導体基板を用いた半導体装置
の製造方法に関する。
チング技術の進歩により、半導体基板に微細なトレンチ
を形成することが可能となった。これにより、ウェハに
形成された隣り合う素子間をトレンチによって分離する
トレンチ分離が可能となった。
による素子分離と比較して素子分離領域を大幅に縮小で
きる。特に、埋め込みコレクタ層を有するバイポーラ型
の集積回路では、トレンチ分離の採用により、LOCO
S分離に対して80%近く素子分離領域の縮小が可能と
なり、これによって半導体装置の集積度の向上を図るこ
とができる。
例えば図26に示す工程が行われる。まず、図26
(a)に示すように、半導体基板101の表面上に熱酸
化膜102を形成し、この熱酸化膜102の上面にCV
D法によって酸化膜103を成膜する。そして、図26
(b)に示すように、酸化膜103の上にレジストパタ
ーン104を形成し、このレジストパターン104をマ
スクにして熱酸化膜102と酸化膜103をエッチング
する。これにより、図26(c)に示すように半導体基
板101上に熱酸化膜102と酸化膜103からなるエ
ッチングマスクが形成される。
(Electron Cyclotron Resonance)プラズマエッチング
装置、またはICP(Inductivety Coupled Plasma)
プラズマエッチング装置を用いて半導体基板101にト
レンチ105を形成する。
埋め込んでトレンチ分離を形成したり、トレンチ105
内に電極形成材料を埋め込んでトレンチキャパシタを形
成したり、トレンチ105内に埋め込み用のエピタキシ
ャル膜を成長させたり、という後工程を施して半導体装
置が形成される。
時に半導体基板1の露出面にエッチング種が衝突し、半
導体基板1の結晶にダングリングボンド(不対結合手)
が形成されるため、トレンチ105の内壁の表層部に表
面の凹凸が大きな結晶欠陥層106が形成される。この
ため、上記後工程でトレンチ105内を埋め込んだと
き、結晶欠陥層106のダングリングボンドによってリ
ーク電流を発生させ、素子特性を劣化させるという問題
がある。
は、トレンチ形成後にトレンチ内壁の表面層のダメージ
(欠陥)を除去する方法を提案している。
成後に、CDE(Chemical Dry Etching)によってトレ
ンチ内壁を0.2μm程度除去し、続いて、数百Å程度
の犠牲酸化処理を行ったのち、酸化膜を除去することで
残った欠陥層を除去する。そして、最終的に、乱れたシ
リコン結晶を窒素雰囲気中でアニールすることにより結
晶性を回復させる。これにより、トレンチ内壁の表面層
のダメージを除去している。
レンチ形成方法では、犠牲酸化処理で形成される酸化膜
厚を大きくすれば結晶欠陥を完全に取り除くことが可能
である。しかしながら、酸化膜除去後のトレンチ内壁形
状が局所的に応力集中の生じ易い形状となるため、応力
集中が生じない程度の犠牲酸化とすると、十分に結晶欠
陥を取り除くことができないという問題がある。
DEが枚葉処理であるのに加え、犠牲酸化工程や窒素雰
囲気中でのアニール工程等の複数の処理工程を施す必要
があることからコストが増加するという問題がある。
層部に結晶欠陥層が形成されにくいトレンチ形成方法に
ついて検討を行った。その結果、トレンチの側壁がSi
{110}面に対して垂直に切り立った面(例えば、相
対向する(1−11)面と(−11−1)面の組み合わ
せ、若しくは(−111)面と(1−1−1)面の組み
合わせ)となるようなウェットエッチングを施すことに
より、異方性の高いエッチングが行え、トレンチ内壁の
表層部の結晶欠陥層をほぼなくすことができるというこ
とを見出した。
なるように選択してウェットエッチングを施すことによ
り、上記問題を解消することができるといえる。
リエンテーションフラット(以下、オリフラという)を
基準としてトレンチの面方位を選択することになるが、
一般的なウェハではX線ピークがで易いという理由から
オリフラが(100)方向に形成され、選択したい面方
位とは無関係に形成されているため、トレンチの面方位
の選択が容易に行えない。
チの内壁の表層部の結晶欠陥がほぼなくせる面方位の選
択が容易に行える半導体基板、及びその半導体基板を用
いた半導体装置の製造方法を提供することを目的とす
る。
め、請求項1に記載の発明では、表面が{110}面を
成しており、{110}面に垂直な{111}面又は
{112}面に第1のオリエンテーションフラット(1
a、1b)が外周部に形成されている半導体基板を提案
している。
面に第1のオリエンテーションフラット(1a、1b)
を形成するようにすれば、トレンチ形成時に{111}
面を容易に選択することが可能となる。
のうち第1のオリエンテーションフラットとは異なる位
置に、第2のオリエンテーションフラット(1c)が形
成されていることを特徴としている。
ラットとは別に第2のオリエンテーションフラットを形
成しておけば、半導体基板の表裏面を識別することがで
きる。
オリエンテーションフラットとは平行でないようにする
必要がある。
ンテーションフラットは、表面の{110}面に垂直な
{100}面に形成されていることを特徴としている。
ンテーションフラットを形成するのであれば、第2のオ
リエンテーションフラットを作成するのにX線測定によ
り容易に判定でき、容易に半導体基板の作成を行える。
0}面を成しており、{110}面に垂直な{111}
面の第1のオリエンテーションフラット(1a、1b)
と、{110}面と垂直で、かつ前記第1のオリエンテ
ーションフラットと平行でない{111}面の第2のオ
リエンテーションフラット(1c)とが、外周部に形成
されている半導体基板を提案している。
ラットが表面の{110}面に垂直で、かつ第1のオリ
エンテーションフラットと平行でないようにすること
で、ウェットエッチング用の平行四辺形のパターンを半
導体基板に形成した際に、容易に4つの辺の位置関係を
確認することができる。
オリエンテーションフラットよりも第2のオリエンテー
ションフラットの方が弦の長さが短くなっていることを
特徴としている。
テーションフラットの方を優先的にオリエンテーション
フラットと認識することが可能となる。
ち第1のオリエンテーションフラットとは異なる位置
に、切り欠きを形成するようにしても、請求項2と同様
の効果が得られる。
項1乃至10に記載の半導体基板の表面にトレンチを形
成する半導体装置の製造方法に関する。
のオリエンテーションフラットを基準として{111}
面を選択し、トレンチの長手方向の側壁が{111}面
に延設されるように、ウェットエッチングを行い、トレ
ンチを形成する工程を有していることを特徴としてい
る。
ラットを基準に{111}面を選択するようにしてウェ
ットエッチングを行えば、側壁が{111}面に沿って
延設されたトレンチを容易に形成することができる。
化テトラメチルアンモニウム水溶液、又は水酸化カリウ
ム水溶液をエッチング液として用いることができる。
ンチ形成工程では、半導体基板をウェットエッチングす
る工程と、ウェットエッチング工程で形成されたトレン
チの内壁に酸化膜(20)を形成する工程と、トレンチ
の底部に配置された保護膜をエッチングしたのち、さら
に、トレンチの底部において半導体基板をウェットエッ
チングする工程とを有し、トレンチの内壁に酸化膜を形
成する工程と、トレンチの底部をウェットエッチングす
る工程と、を繰り返し行なうことを特徴としている。
チの側壁が酸化膜に保護された状態でウェットエッチン
グが行われるため、トレンチが横方向エッチングされる
ことを抑制しつつ、トレンチの縦方向エッチングを進め
ることができる。これにより、トレンチの高アスペクト
比化を図ることができる。
ンチ形成工程を行った後に、トレンチ内を熱酸化するこ
とでトレンチの内壁表面に酸化膜(30)を形成し、そ
の後、酸化膜を除去することによってトレンチの内壁の
丸め処理を行う工程を有していることを特徴としてい
る。
レンチゲートやトレンチキャパシターそして素子分離に
適用する際にコーナー部の電界集中することを防ぐこと
ができる。また、トレンチ内に素子分離のための絶縁膜
や電極のための金属等が埋め込みやすくなる。
形成工程を行った後に、トレンチ内にシリコン膜をエピ
タキシャル成長させたり、請求項16に示すように、半
導体基板とエッチング液とに電圧を印加することによっ
て、異方性エッチングと等方性エッチングとを切換えた
りすることによって、上記丸め処理を行うことも可能で
ある。
体基板のうちトレンチの形成予定部分にイオン注入を行
った後に、ウェットエッチングを施すことを特徴として
いる。
基板法線方向へのエッチングレートを向上させることが
できる。
のオリエンテーションフラットを基準として{111}
面を選択し、トレンチの長手方向の側壁が{111}面
に延設されるように、ドライエッチングを行い、トレン
チを形成する工程と、トレンチの内壁をウェットエッチ
ングすることによってトレンチの内壁における欠陥層を
除去する工程と、を有していることを特徴としている。
にトレンチの内壁をウェットエッチングする場合でも、
請求項11と同様の効果が得られる。
請求項19に示すように、水酸化テトラメチルアンモニ
ウム水溶液、又は水酸化カリウム水溶液を用いることが
できる。
する実施形態に記載の具体的手段との対応関係を示すも
のである。
の第1実施形態を適用した半導体基板の模式図を示す。
以下、1に基づいて、半導体基板の構成について説明す
る。なお、本明細書での面方位の表記において、(hk
l)面と示したものは特定の面方位を表し、{hkl}
面と示したものは対称性により等価な面を表すものとす
る。つまり、{hkl}面は (hkl)面 (h−k
l)面(hk−l)面(h−k−l)面(−hkl)
(−h−kl)面(−hk−l)面(−h−k−l)面
の全てもしくは一つ以上の面を表現するものとする。ま
た、図1中に、参考として、各面方位が示してある。
10>方向であるSi(110)基板である。この半導
体基板1には、(110)面に垂直な(−111)面、
若しくは(1−1−1)面で切断されたオリフラ(第1
のオリフラ)1aが形成されている。すなわち、トレン
チの側面として選択したい面方位と半導体基板1に形成
されたオリフラ1aとが平行となっている。
フラ1aを基準として容易に(−111)面若しくは
(1−1−1)面を選択することが可能となる。このた
め、このような半導体基板1を用いれば、トレンチの側
面を容易に(−111)面若しくは(1−1−1)面と
することができ、好適にトレンチ形成用のウェットエッ
チングを行うことが可能となる。
(−111)面又は(1−1−1)面に沿って延設さ
れ、先端が(−11−1)面と(1−11)面に沿った
トレンチを形成することができる。なお、この場合に
は、半導体基板1の表面において(1−11)面と(−
111)面とが成す角度は70.5°となる。
たトレンチ形成工程を示し、この図に基づいてトレンチ
の形成方法を具体的に説明する。
示す半導体基板1を用意する。そして、半導体基板1の
表面に、CVD(Chemical vapor deposition)法又は
PVD(Physical vapor deposition)法により、酸化
膜若しくは窒化膜からなるマスク材料2を形成する。こ
のとき、酸化膜の場合には熱酸化により形成してもよ
い。
ットエッチング液のマスクにされるため、Siとのエッ
チングの選択性からその膜厚を決定することができる。
例えば、マスク材料2を酸化膜とし、90℃、濃度22
wt.%の水酸化テトラメチルアンモニウム(TMA
H)水溶液を用いてエッチングした場合には、Siと酸
化膜の選択比が約1/2000となる。従って、仮にS
iを20μmエッチングしようとする場合には酸化膜を
0.01μm以上成膜する必要がある。
上にフォトレジスト3を塗布した後、半導体基板1のう
ち(−111)面又は(1−1−1)面に沿ったパター
ンを露光し、レジスト3の現像を行う。
に垂直な(−111)面若しくは(1−1−1)面を成
すオリフラ1aが形成してあるため、フォトリソグラフ
ィ工程において(−111)面又は(1−1−1)面に
沿ったパターンを容易に選択することができる。
スクとしてマスク材料2をドライエッチングを行い、マ
スク材料2を開口させる。その後、半導体基板1上のレ
ジスト3を剥離させる。
マスクとして、TMAH水溶液又は水酸化カリウム(K
OH)水溶液等を用いたウェットエッチングを行い、S
i基板の表面にトレンチ4を形成する。TMAH水溶液
又はKOH水溶液等は、Si{111}面に対するエッ
チング速度が他の面のエッチング速度よりきわめて遅い
という特性を有するので、これらの水溶液を用いてエッ
チングすると、Si(110)面に対して垂直に切り立
った側壁を有するトレンチ4を形成することができる。
(a)に示すように、側壁が(−111)面又は(1−
1−1)面に沿って延設されており、かつ図2(b)に
示すように側壁が(110)面に対して垂直に切り立っ
たトレンチ4が形成される。
口幅 が1.0μmで90℃、濃度22wt.%のTM
AH水溶液を用いてトレンチ形成を行った時の断面SE
M像を図4に示す。
5±3.9μm、トレンチ上部幅Aが4.2±0.2μ
m、トレンチ底部幅Bが4.1±0.1μm、トレンチ
深さが110.5±3.9μm、アスペクト比が約26
となったトレンチ4が形成されている。このときの深さ
方向のエッチング量に対して幅方向のエッチング量の比
は約66:1である。そのため、マスク開口幅を限りな
く小さくすると、最大でアスペクト比が約33のトレン
チ4を加工することが可能である。
基板1を洗浄した後、表面のマスク材料2をエッチング
する。これにより、トレンチ4が形成された半導体基板
1が形成される。
(110)面上に垂直な側壁を持ったトレンチ構造であ
り、図26に示すドライエッチングにより形成したトレ
ンチ105と比べて側壁の表面の凹凸を原子レベルまで
低減でき、更にトレンチ内壁の表層部における欠陥密度
を基板内部の結晶と同等のものにすることができる。
形成された半導体基板1を用いて、例えばトレンチゲー
トやトレンチキャパシターそして素子分離が形成される
半導体装置を形成すれば、結晶欠陥に要因した電気特性
の悪化を低減することができる。
施形態を適用した半導体基板1の模式図を示す。この半
導体基板1は、結晶軸が<110>方向であるSi(1
10)基板である。この半導体基板1には、(110)
面に垂直な(1−12)面、若しくは(−11−2)面
で切断されたオリフラ(第1のオリフラ)1bが形成さ
れている。すなわち、トレンチの側面として選択したい
面方位と半導体基板1に形成されたオリフラ1bとが垂
直となっている。
フラ1bを基準として容易に(−111)面若しくは
(1−1−1)面を選択することが可能となる。このた
め、このような半導体基板1を用いれば、トレンチの側
面を容易に(−111)面若しくは(1−1−1)面と
することができ、好適にトレンチ形成用のウェットエッ
チングを行うことが可能となる。これにより、第1実施
形態と同様の効果が得られる。
実施形態と同様であるため、省略する。
施形態を適用した半導体基板1の模式図を示す。この半
導体基板1は、第1実施形態の半導体基板1の対して
(100)面にもオリフラ(第2のオリフラ)1cを形
成したものである。例えば、シリコンのインゴットから
ウェハを切り出す前に、X線回折によって(100)面
を検出し、オリフラ1cを形成している。
しくは垂直に形成されたオリフラ1aとは異なった長さ
とされており、ここでは{111}面と平行若しくは垂
直に形成されたオリフラ1aの弦の長さより短くしてい
る。
と図7(a)のように示されるが、図7(a)が半導体
基板1の表側から見た時の各面方位を示しているとする
と、半導体基板1の裏側から見た時の各面方位は図7
(b)のように示される。
0)面に垂直な{111}面は、ウェハ中心とオリフラ
中央を通る仮想線Sに対して対称とならないので、半導
体基板1の表面からと裏面からでは同一の座標軸をとら
ない。つまり、図7(a)、(b)に示すようにオリフ
ラ1aを(−111)面としたときに、仮想線Sを軸と
して半導体基板1を裏返すと、Si(110)面とSi
(110)面に垂直な{111}面の交線は異なる方向
となる。
えるとトレンチが所望の形状で形成されない。そのた
め、ウェハの表面と裏面を判別するマーキングが必要に
なる。
リフラ1aとは異なる方向にもオリフラ1cを形成し、
さらにこれらのオリフラ1a、1cを異なる大きさとし
ているため、半導体基板1の表裏面を判別することが可
能となる。このため、所望の面にトレンチを形成するこ
とが可能となる。
れる装置は、半導体基板に形成されたオリフラを認識
し、オリフラを基準としてマスク合わせ等を行っている
が、オリフラ以外にも半導体基板の外周に凹み等が形成
されていた場合には、弦の長さが最も長い部分をオリフ
ラとして認識するようになっている。
体基板1の表裏面判別用のオリフラ1cを{111}面
と平行若しくは垂直に形成されたオリフラより小さく形
成するのが好ましい。
によって特定しやすいことから、半導体基板1の表裏面
判別用のオリフラ1cを(100)面に形成している
が、他の方向に形成してもかまわない。
111)面又は(1−1−1)面としたオリフラ1aの
法線方向と、(100)面に形成したオリフラ1cの法
線方向との成す角度が54.74°となるが、これ以外
の角度となるようにしても良い。
ラとなるオリフラ1cを(100)面の代りに、第1の
オリフラとなるオリフラ1aが形成された(−111)
面と平行でない(−11−1)面に形成すれば、ウェッ
トエッチング用の平行四辺形を形成した際に、第1、第
2のオリフラ1a、1cと平行であるか否かの判断によ
り、4つの辺の位置関係を容易に確認することができ、
正確なパターンであるか否かの判定を容易に行うことが
できる。なお、このような(−11−1)面はX線測定
によって容易に判定できるため、第2のオリフラ1cを
容易に作製することができる。
フラ1cと{111}面と平行に形成されたオリフラ1
aとが、ウェハ中心を挟んで対称位置に形成されるよう
にした場合には、半導体基板1の表裏面が判別できなく
なるため、上記対称位置とは異なる位置にオリフラ1c
を形成する必要がある。
1)方向又は(1−1−1)方向に形成したオリフラ1
aの法線方向と、オリフラ1cの法線方向との成す角度
が2°〜178°若しくは182°〜358°となるよ
うにすればよい。
施形態を適用した半導体基板1の模式図を示す。この半
導体基板1は、第3実施形態で示した半導体基板1の表
裏面判別用のオリフラに代えて、切り欠き(ノッチ)1
dを形成したものである。
フラ1aとは別に、表裏面判別用に切り欠き1dを形成
するようにしても第3実施形態と同様の効果を得ること
ができる。
欠き1dとを結ぶ線と、オリフラ1aの法線方向との成
す角度が45°の場合を示してある。
施形態と異なる平面形状のトレンチ4を形成する場合に
ついて説明する。本実施形態のトレンチ4の平面形状を
図10(a)に示し、図9(a)のB−B断面図を図1
0(b)に示す。
(−111)面又は(1−1−1)面に沿って延設され
ていると共に、トレンチ4の先端が(−11−1)面と
(1−11)面に沿って延設されている。そして、半導
体基板1の表面において(1−11)面と(−111)
面との角度が70.5°となっている。
の先端が図10に示すように(−1−1−1)面と(1
10)面との交線となるようにしている。この場合、
(−1−1−1)面と(110)面との交線と(−11
1)方向との成す角度が54.7°となる。
1)面又は(1−1−1)面に沿って延設され、かつ側
壁が(110)面に対して垂直に切り立ったトレンチ4
とすることができる。
(b)に示すようにトレンチ4の先端の断面が(−1−
1−1)面に沿ったテーパ形状となるため、図10
(a)の斜線部分において、トレンチ深さが他の領域よ
りも浅くなる。従って、この領域には素子等が形成でき
なくなるため、このような領域が少なくなる図2(a)
の平面形状でトレンチ4を形成する方が好ましい。
施形態に対してさらにトレンチ4の平面形状を変化させ
る場合を説明する。本実施形態のトレンチ4の平面形状
を図11(a)に示し、図11(a)のC−C断面図を
図11(b)に示す。
形態のトレンチ形状を組み合わせている。図11(a)
に示すように、トレンチ4の側面が(−111)面又は
(1−1−1)面に延設されるようにしている。そし
て、トレンチ4の先端の一方が、(−11−1)面と
(110)面との交線と、(−1−1−1)面と(11
0)面との交線とによって構成されるようにし、先端の
他方が、(1−11)面と(100面との交線と、(−
1−1−1)面と(110)面との交線とによって構成
されるようにしている。これによりトレンチの平面形状
が六角形で構成される。
の先端のうち(−1−1−1)面と(110)面との交
線で構成した部分においては、図11(b)に示すよう
に、トレンチ先端の断面が(−1−1−1)面に沿った
テーパ形状となる。
1−1)面と(110)面との交線のみで構成せず、
(−11−1)面と(110)面との交線又は(1−1
1)面と(110)面との交線と組み合わせているた
め、トレンチ先端の断面がテーパ形状となる領域を減少
させることができる。これにより、素子等が形成できな
くなる領域を少なくすることができ、トレンチ4の長手
方向におけるコンパクト化を図ることができる。
施形態に対してさらにトレンチ4の平面形状を変化させ
る場合を説明する。本実施形態のトレンチ4の平面形状
を図12(a)に示し、図12(a)のトレンチ4の先
端部の拡大図を図12(b)に示す。
に、トレンチ4の先端の一方が、(−11−1)面と
(110)面との交線と、(−1−1−1)面と(11
0)面との交線とを複数回繰り返した形状で構成される
ようにし、先端の他方が、(1−11)面と(110)
面との交線と、(−1−1−1)面と(110)面との
交線とを複数回繰り返した形状で構成されるようにして
いる。これにより、トレンチ4の先端がギザギザ形状で
構成される。
よりもさらにトレンチ先端の断面がテーパ形状となる領
域を減少させることができる。
面形状であっても、本実施形態と同様の効果を得ること
が可能である。
の先端の一方が、(−1−1−1)面と(110)面と
の交線と、(−111)面と(110)面との交線とを
複数回繰り返して構成され、先端の他方が、(−1−1
−1)面と(110)面との交線と、(1−1−1)面
と(110)面との交線とを複数回繰り返して構成され
た平面形状であってもよい。
先端の一方が、(1−11)面と(110)面との交線
と、(−111)面と(110)面との交線とを複数回
繰り返して構成され、先端の他方が、(−11−1)面
と(110)面との交線と、(1−1−1)面と(11
0)面との交線とを複数回繰り返して構成された平面形
状であってもよい。
第7実施形態とは異なる形状のトレンチ4を形成する場
合を説明する。本実施形態のトレンチ4の平面形状を図
15(a)に示し、図14(a)のトレンチ4のD−D
断面を図15(b)に示す。
線状に形成するライントレンチパターンの場合を示した
が、本実施形態のようにトレンチ4を枠状に囲む囲みト
レンチパターンの場合を示している。
合には、図15(a)に示すようにトレンチ4の外周の
うち、長辺側の各辺を、(1−1−1)面又は(−11
1)面に沿って延設し、短辺側の各辺を、(−11−
1)面又は(1−11)面に沿って延設するようにすれ
ば、図2に示したトレンチ4の場合と同様の効果を得る
ことができる。
施形態とは異なる囲みトレンチパターンについて説明す
る。本実施形態のトレンチ4の平面形状を図16(a)
に示し、図16(a)のトレンチ4のE−E断面を図1
6(b)に示す。
ち、長辺側の各辺を、(1−1−1)面又は(−11
1)面に疎手延設し、短辺側の各辺を、(−1−1−
1)面と(110)面との交線となるようにしている。
このような構成にすれば、図10に示したトレンチ4の
場合と同様の効果を得ることができる。なお、この場合
においても、トレンチ4のうち(−1−1−1)面と
(110)面との交線とされた辺は、図16(b)に示
すように断面がテーパー形状となるため、第8実施形態
に示した平面形状とした方が好ましい。
8、9実施形態とは異なる囲みトレンチパターンについ
て説明する。本実施形態のトレンチ4の平面形状を図1
7(a)に示し、図17(a)のトレンチ4のF−F断
面を図17(b)に示す。
ち、長辺側の各辺を、(1−1−1)面又は(−11
1)面に沿って延設し、短辺側を、(−1−1−1)面
と(110)面との交線及び(−11−1)面と(11
0)面との交線、若しくは(−1−1−1)面と(11
0)面との交線及び(1−11)面と(110)面との
交線とからなるようにしている。このような構成にすれ
ば、図11に示したトレンチ4の場合と同様の効果を得
ることができる。
0実施形態の囲みトレンチパターンの平面形状を変更す
る場合について説明する。本実施形態のトレンチ4の平
面形状を図18に示す。
短辺側が、(−1−1−1)面と(100)面との交線
及び(−11−1)面と(110)面との交線の繰り返
し、若しくは(−1−1−1)面と(110)面との交
線及び(1−11)面と(110)面との交線の繰り返
しとなるようにしている。このような構成にすれば、図
12に示したトレンチ4の場合と同様の効果を得ること
ができる。
ても、本実施形態と異なる平面形状で本実施形態と同様
の効果を得ることが可能である。
の短辺側の一方が、(−1−1−1)面と(110)面
との交線及び(−111)面と(110)面との交線が
複数回繰り返して構成され、先端の他方が、(−1−1
−1)面と(110)面との交線及び(1−1−1)面
と(110)面との交線が複数回繰り返して構成された
平面形状であってもよい。
辺側の一方が、(1−11)面と(110)面との交線
及び(−111)面と(110)面との交線が複数回繰
り返して構成され、先端の他方が、(−11−1)面と
(110)面との交線及び(1−1−1)面と(11
0)面との交線が複数回繰り返して構成された平面形状
であってもよい。
板を半導体基板1として用いたが、{110}面の一例
として用いたものであり、{110}面のどの半導体基
板1を用いても良い。この場合においても、{110}
面に対して垂直を成す{111}面又は{112}面に
オリフラを形成するようにし、オリフラと平行若しくは
垂直を成す面をトレンチの側壁とすれば、上記各実施形
態と同様の効果を得ることができる。
は(−11−1)面に沿って形成し、異方性ウェットエ
ッチングで形成されるトレンチの側壁が相対向する(1
−11)面、(−11−1)面の組み合わせとなるよう
にすればよい。
−1−2)方向若しくは(−112)方向とすることに
より、(1−11)面又は(−11−1)面とをオリフ
ラとが垂直になるようにし、異方性ウェットエッチング
で形成されるトレンチの側壁が相対向する(1−11)
面、(−11−1)面の組み合わせとなるようにすれば
よい。
形成用のウェットエッチングの異方性を高めるために、
ウェットエッチング工程前に図21に示すようにトレン
チ形成予定領域にイオン注入を行い、予め欠陥層10を
形成しておいてもよい。
レートを向上させることができる。これは、イオン注入
によって多くの未結合手(ダングリングボンド)を形成
しておくことにより、ウェットエッチング時に分解しな
ければならないSiの結合数を減らすことができるから
である。なお、イオン注入に用いるイオン種としては、
デバイス特性への影響が少ないないSiやAr、Xe等
の希ガス元素を用いることが望ましい。
4のアスペクト比を向上させるために、ウェットエッチ
ング工程を図22に示すように行っても良い。
たのち、図22(a)に示すようにトレンチ4の内壁を
酸化する。このとき、トレンチ4の側壁が(111)
面、底面が(110)面となることから、側壁と底面の
酸化レートが異なるため、側壁の方が厚い酸化膜20が
形成される。
ッチングする。このとき、トレンチ4の底面の酸化膜2
0の方が側壁の酸化膜20よりも速く除去される。この
ため、トレンチ4の底面の酸化膜20が除去されたとき
にHF処理を止め、側壁の酸化膜20が残るようにす
る。 その後、またウェットエッチングを進めたのち、
トレンチ内の熱酸化及びHF処理を行うという一連の処
理を繰り返す。これにより、図22(b)に示すように
トレンチ4の側壁が酸化膜20に保護された状態でウェ
ットエッチングが行われるため、トレンチ4が横方向エ
ッチングされることを抑制しつつ、トレンチ4の縦方向
エッチングを進めることができる。これにより、トレン
チ4の高アスペクト比化を図ることができる。
ではなく、酸化性水溶液によって行っても良い。例え
ば、H2O2とH2SO4とが1:4の比で混合された混合
液を用いて、1〜10minで酸化することにより酸化
膜20を形成することができる。
の酸化レートが異なるため、側壁の方が厚い酸化膜20
が形成される。
は、工程が全て薬液処理であるため、基板を薬液槽に移
し替えるだけの作業で済み、処理が容易である。
ットエッチング(図3(e)に示す工程参照)によって
行っているが、このようなウェットエッチングを行った
場合には、トレンチ4の底部がほぼ直角となる。このた
め、トレンチ4の底部の丸め処理を行うようにしてもよ
い。
00℃好ましくは1100℃以上での熱酸化によってト
レンチ4の内壁面に酸化膜30を形成する。その後、図
23(b)に示すように、酸化膜30をフッ酸でエッチ
ングする。これにより、トレンチ4の開口部や底部を丸
めることができる。
0の粘弾性(粘性的性質と弾性的性質を合わせ持つこ
と)により、酸化膜30の変形が容易であるため、均一
に酸化が進行し、開口部や底部の角張った形状が丸く酸
化されることになるためである。
理により、トレンチゲートやトレンチキャパシターそし
て素子分離に適用する際にコーナー部の電界集中するこ
とを防ぐことができる。また、トレンチ内に素子分離の
ための絶縁膜や電極のための金属等が埋め込みやすくな
る。
る手法としては、トレンチ加工後にフッ硝酸水溶液、C
DEにより等方性エッチングを行なうことによっても可
能である。
ン膜をエピタキシャル成長させることによってトレンチ
4の表面をシリコン膜で覆うようにしてもよい。
0)基板からなる半導体基板1と異方性エッチング液4
0の間に電圧を印可することにより異方性のエッチング
を等方性のエッチングに変化することができる。これは
電圧を印可することにより酸化膜が形成されるためであ
り、これによりSiの直接のエッチングが酸化膜の形成
を介した間接的なエッチングに変化するためである。
れる。また、電圧を印可することにより酸化膜が形成さ
れるため、トレンチ底面と側面の面方位による酸化レー
トの差を利用して、側壁の酸化膜が除去されない時間間
隔でパルス的に電圧を印可することにより側壁の拡がり
を押さえることができ、高アスペクトなトレンチ形成が
可能になる。
トエッチングによってトレンチを形成する場合に適用さ
れるが、必ずしもはじめからウェットエッチングを行う
必要はない、例えば、図25に示す工程によってトレン
チを形成する場合についても本発明を適用可能である。
以下、図25を参照してトレンチ形成工程を説明する。
ただし、第1実施形態で説明した図3と同様の工程につ
いては図3を参照する。
し、マスク材料2のうちトレンチ形成予定領域を開口さ
せる。この後、図25(a)に示すようにECRプラズ
マエッチング装置またはICPプラズマエッチング装置
によって、半導体基板1をエッチングし、半導体基板1
にトレンチ4を形成する。
凸が形成された状態となる。そのため、この後、図25
(b)に示すように、マスク材料2を除去したのち、ト
レンチ4内をTMAH水溶液又はKOH水溶液を用いて
異方性エッチングする。例えば、90℃、濃度22w
t.%のTMAH水溶液で0.5〜2minエッチング
を行う。これにより、トレンチ4の側壁及び底部の表面
を平滑化することができる。
た後、ウェットエッチングを行うような場合においても
本発明を適用することが可能である。
示す図である。
(b)は(a)A−A断面を示す図である。
る。
様子を示した図である。
示す図である。
示す図である。
るための図である。
1−1)面に形成した場合における半導体基板1を示し
た図である。
示す図である。
を示す図であって、(a)トレンチの平面形状を示す図
であり、(b)は(a)B−B断面を示す図である。
を示す図であって、(a)トレンチの平面形状を示す図
であり、(b)は(a)C−C断面を示す図である。
を示す図であって、(a)トレンチの平面形状を示す図
であり、(b)は(a)の部分拡大図である。
面形状を示す図である。
面形状を示す図である。
を示す図であって、(a)トレンチの平面形状を示す図
であり、(b)は(a)D−D断面を示す図である。
を示す図であって、(a)トレンチの平面形状を示す図
であり、(b)は(a)E−E断面を示す図である。
状を示す図であって、(a)トレンチの平面形状を示す
図であり、(b)は(a)のF−F断面を示す図であ
る。
状を示す図である。
平面形状を示す図である。
平面形状を示す図である。
を示す図である。
を示す図である。
を示す図である。
を示す図である。
を示す図である。
き、2…マスク材料、3…レジスト、4…トレンチ。
Claims (19)
- 【請求項1】 表面が{110}面を成しており、{1
10}面に垂直な{111}面又は{112}面の第1
のオリエンテーションフラット(1a、1b)が外周部
に形成されている半導体基板。 - 【請求項2】 前記外周部のうち前記第1のオリエンテ
ーションフラットとは異なる位置に、第2のオリエンテ
ーションフラット(1c)が形成されていることを特徴
とする請求項1に記載の半導体基板。 - 【請求項3】 前記第1のオリエンテーションフラット
の法線と前記第2オリエンテーションフラットの法線と
の成す角度が2°〜178°若しくは182°〜358
°を成していることを特徴とする請求項2に記載の半導
体基板。 - 【請求項4】 前記第2のオリエンテーションフラット
は{110}面に垂直であり、かつ前記第1のオリエン
テーションフラットとは平行でないことを特徴とする請
求項2又は3に記載の半導体基板。 - 【請求項5】 前記第2のオリエンテーションフラット
は、前記表面の{110}面に垂直な{100}面に形
成されていることを特徴とする請求項2に記載の半導体
基板。 - 【請求項6】 表面が{110}面を成しており、{1
10}面に垂直な{111}面の第1のオリエンテーシ
ョンフラット(1a、1b)と、{110}面と垂直
で、かつ前記第1のオリエンテーションフラットと平行
でない{111}面の第2のオリエンテーションフラッ
ト(1c)とが、外周部に形成されている半導体基板。 - 【請求項7】 前記第1のオリエンテーションフラット
と前記第2のオリエンテーションフラットの弦の長さが
異なることを特徴とする請求項2乃至6のいずれか1つ
に記載の半導体基板。 - 【請求項8】 前記第1のオリエンテーションフラット
よりも前記第2のオリエンテーションフラットの方が弦
の長さが短くなっていることを特徴とする請求項7に記
載の半導体基板。 - 【請求項9】 前記外周部のうち前記第1のオリエンテ
ーションフラットとは異なる位置に、切り欠きが形成さ
れていることを特徴とする請求項1に記載の半導体基
板。 - 【請求項10】 前記切り欠きと基板中心とを結ぶ線と
前記第1のオリエンテションフラットの法線との成す角
度が2°〜178°若しくは182°〜358を成して
いることを特徴とする請求項7に記載の半導体基板。 - 【請求項11】 請求項1乃至10に記載の半導体基板
を用い、該半導体基板の表面にトレンチを形成する半導
体装置の製造方法であって、 前記第1のオリエンテーションフラットを基準として
{111}面を選択し、前記トレンチの長手方向の側壁
が{111}面に延設されるように、ウェットエッチン
グを行い、前記トレンチを形成する工程を有しているこ
とを特徴とする半導体装置の製造方法。 - 【請求項12】 前記ウェットエッチングでは、水酸化
テトラメチルアンモニウム水溶液、又は水酸化カリウム
水溶液を用いることを特徴とする請求項11に記載の半
導体装置の製造方法。 - 【請求項13】 前記トレンチ形成工程では、 前記半導体基板をウェットエッチングする工程と、 前記ウェットエッチング工程で形成されたトレンチの内
壁に酸化膜(20)を形成する工程と、 前記トレンチの底部に配置された前記保護膜をエッチン
グしたのち、さらに、前記トレンチの底部において前記
半導体基板を前記ウェットエッチングする工程とを有
し、 前記トレンチの内壁に酸化膜を形成する工程と、トレン
チの底部をウェットエッチングする工程と、を繰り返し
行なうことを特徴とする請求項11又は12に記載の半
導体装置の製造方法。 - 【請求項14】 前記トレンチ形成工程を行った後に、
前記トレンチ内を熱酸化することで前記トレンチの内壁
表面に酸化膜(30)を形成し、その後、前記酸化膜を
除去することによって前記トレンチの内壁の丸め処理を
行う工程を有していることを特徴とする請求項11乃至
13のいずれか1つに記載の半導体装置の製造方法。 - 【請求項15】 前記トレンチ形成工程を行った後に、
前記トレンチ内にシリコン膜をエピタキシャル成長させ
ることを特徴とする請求王11乃至13のいずれか1つ
に記載の半導体装置の製造方法。 - 【請求項16】 前記半導体基板を前記ウェットエッチ
ングに使用するエッチング液中に浸し、前記半導体基板
と前記エッチング液とに電圧を印加することによって、
異方性エッチングと等方性エッチングとを切換えて前記
トレンチを形成することを特徴とする請求項11乃至1
5のいずれか1つに記載の半導体装置の製造方法。 - 【請求項17】 前記半導体基板のうち前記トレンチの
形成予定部分にイオン注入を行った後に、前記ウェット
エッチングを施すことを特徴とする請求項11乃至15
のいずれか1つに記載の半導体装置の製造方法。 - 【請求項18】 請求項1乃至10に記載の半導体基板
を用い、該半導体基板の表面にトレンチを形成する半導
体装置の製造方法であって、 前記第1のオリエンテーションフラットを基準として
{111}面を選択し、前記トレンチの長手方向の側壁
が{111}面に延設されるように、ドライエッチング
を行い、前記トレンチを形成する工程と、 前記トレンチの内壁をウェットエッチングすることによ
って前記トレンチの内壁における欠陥層を除去する工程
と、を有していることを特徴とする半導体装置の製造方
法。 - 【請求項19】 前記ウェットエッチングでは、水酸化
テトラメチルアンモニウム水溶液、又は水酸化カリウム
水溶液を用いることを特徴とする請求項18に記載の半
導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000358186A JP4631152B2 (ja) | 2000-03-16 | 2000-11-24 | シリコン基板を用いた半導体装置の製造方法 |
US09/804,086 US20010048142A1 (en) | 2000-03-16 | 2001-03-13 | Semiconductor substrate and method for manufacturing semiconductor device using the same |
US10/383,741 US20030164534A1 (en) | 2000-03-16 | 2003-03-10 | Method for manufacturing semiconductor device using two orientation flats |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-79348 | 2000-03-16 | ||
JP2000079348 | 2000-03-16 | ||
JP2000358186A JP4631152B2 (ja) | 2000-03-16 | 2000-11-24 | シリコン基板を用いた半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001332462A true JP2001332462A (ja) | 2001-11-30 |
JP4631152B2 JP4631152B2 (ja) | 2011-02-16 |
Family
ID=26588020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000358186A Expired - Fee Related JP4631152B2 (ja) | 2000-03-16 | 2000-11-24 | シリコン基板を用いた半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20010048142A1 (ja) |
JP (1) | JP4631152B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007201015A (ja) * | 2006-01-24 | 2007-08-09 | Seiko Epson Corp | シリコンウェハの加工方法及びシリコンウェハ、並びに液体噴射ヘッドの製造方法 |
JP2009006571A (ja) * | 2007-06-27 | 2009-01-15 | Seiko Epson Corp | 液体噴射ヘッド及びその製造方法並びに液体噴射装置 |
KR101324512B1 (ko) | 2009-10-30 | 2013-11-01 | 사켐,인코포레이티드 | 선택적 실리콘 에치 공정 |
US9190464B2 (en) | 2013-01-14 | 2015-11-17 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices with aligned trench isolation regions |
JP2016127293A (ja) * | 2014-12-29 | 2016-07-11 | エア プロダクツ アンド ケミカルズ インコーポレイテッドAir Products And Chemicals Incorporated | エッチング液及びその使用方法 |
JP2017220673A (ja) * | 2017-07-24 | 2017-12-14 | ルネサスエレクトロニクス株式会社 | 撮像装置の製造方法および撮像装置 |
US10032724B2 (en) | 2016-08-31 | 2018-07-24 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor base, method of crystal axis alignment in silicon carbide semiconductor base, and method of manufacturing silicon carbide semiconductor device |
JPWO2020189421A1 (ja) * | 2019-03-20 | 2020-09-24 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW461025B (en) * | 2000-06-09 | 2001-10-21 | Nanya Technology Corp | Method for rounding corner of shallow trench isolation |
JP4746262B2 (ja) * | 2003-09-17 | 2011-08-10 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
JP4773716B2 (ja) * | 2004-03-31 | 2011-09-14 | 株式会社デンソー | 半導体基板の製造方法 |
JP3972919B2 (ja) | 2004-04-19 | 2007-09-05 | コニカミノルタホールディングス株式会社 | 複屈折光学素子の製造方法 |
CN1937183A (zh) * | 2005-09-19 | 2007-03-28 | 中芯国际集成电路制造(上海)有限公司 | 使用应变硅晶体管栅极图案化用硬掩模的方法和结构 |
US8389099B1 (en) | 2007-06-01 | 2013-03-05 | Rubicon Technology, Inc. | Asymmetrical wafer configurations and method for creating the same |
JP2012089784A (ja) * | 2010-10-22 | 2012-05-10 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
CN102881625B (zh) * | 2011-07-13 | 2015-07-15 | 中国科学院微电子研究所 | 隔离结构以及半导体结构的形成方法 |
US20130023097A1 (en) * | 2011-07-14 | 2013-01-24 | Purtell Robert J | U-mos trench profile optimization and etch damage removal using microwaves |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5883012A (en) * | 1995-12-21 | 1999-03-16 | Motorola, Inc. | Method of etching a trench into a semiconductor substrate |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5171703A (en) * | 1991-08-23 | 1992-12-15 | Intel Corporation | Device and substrate orientation for defect reduction and transistor length and width increase |
JP3386099B2 (ja) * | 1995-07-03 | 2003-03-10 | セイコーエプソン株式会社 | インクジェット式記録ヘッド用ノズルプレート、これの製造方法、及びインクジェット式記録ヘッド |
JPH11135512A (ja) * | 1997-10-31 | 1999-05-21 | Mitsubishi Electric Corp | 電力用半導体装置及びその製造方法 |
-
2000
- 2000-11-24 JP JP2000358186A patent/JP4631152B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-13 US US09/804,086 patent/US20010048142A1/en not_active Abandoned
-
2003
- 2003-03-10 US US10/383,741 patent/US20030164534A1/en not_active Abandoned
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5883012A (en) * | 1995-12-21 | 1999-03-16 | Motorola, Inc. | Method of etching a trench into a semiconductor substrate |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007201015A (ja) * | 2006-01-24 | 2007-08-09 | Seiko Epson Corp | シリコンウェハの加工方法及びシリコンウェハ、並びに液体噴射ヘッドの製造方法 |
JP2009006571A (ja) * | 2007-06-27 | 2009-01-15 | Seiko Epson Corp | 液体噴射ヘッド及びその製造方法並びに液体噴射装置 |
KR101324512B1 (ko) | 2009-10-30 | 2013-11-01 | 사켐,인코포레이티드 | 선택적 실리콘 에치 공정 |
US9190464B2 (en) | 2013-01-14 | 2015-11-17 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices with aligned trench isolation regions |
JP2016127293A (ja) * | 2014-12-29 | 2016-07-11 | エア プロダクツ アンド ケミカルズ インコーポレイテッドAir Products And Chemicals Incorporated | エッチング液及びその使用方法 |
US10032724B2 (en) | 2016-08-31 | 2018-07-24 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor base, method of crystal axis alignment in silicon carbide semiconductor base, and method of manufacturing silicon carbide semiconductor device |
JP2017220673A (ja) * | 2017-07-24 | 2017-12-14 | ルネサスエレクトロニクス株式会社 | 撮像装置の製造方法および撮像装置 |
JPWO2020189421A1 (ja) * | 2019-03-20 | 2020-09-24 | ||
JP7346548B2 (ja) | 2019-03-20 | 2023-09-19 | 株式会社東芝 | 半導体ウェハおよび半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20030164534A1 (en) | 2003-09-04 |
US20010048142A1 (en) | 2001-12-06 |
JP4631152B2 (ja) | 2011-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7696045B2 (en) | Method of manufacturing semiconductor device | |
JP2001332462A (ja) | 半導体基板及びその半導体基板を用いた半導体装置の製造方法 | |
US7628932B2 (en) | Wet etch suitable for creating square cuts in si | |
JP3874816B2 (ja) | 集積回路内のトレンチ分離構造および作成方法 | |
JP4961668B2 (ja) | 半導体装置の製造方法 | |
US7910482B2 (en) | Method of forming a finFET and structure | |
US7611950B2 (en) | Method for forming shallow trench isolation in semiconductor device | |
CN101770974B (zh) | 浅沟槽隔离结构的制造方法 | |
JP3993820B2 (ja) | 半導体素子の素子分離膜の形成方法 | |
KR0183879B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
TWI305017B (en) | Semiconductor devices and methods for fabricating gate spacers | |
JPH0818054A (ja) | 半導体装置及びその製造方法 | |
JPH023956A (ja) | 半導体装置の製造方法 | |
JP2736276B2 (ja) | 半導体集積回路内の移動性イオン汚染を低減するための方法 | |
JP2008124399A (ja) | 半導体装置の製造方法 | |
JP2003534659A (ja) | 半導体装置の反射防止膜をドライエッチングにより除去する方法 | |
CN108807278A (zh) | 半导体器件与其制作方法 | |
CN113140500B (zh) | 半导体结构的制作方法 | |
JP2003203968A (ja) | 半導体装置およびその製造方法 | |
KR100909136B1 (ko) | 반도체 소자의 제조 방법 | |
US5541136A (en) | Method of forming a field oxide film in a semiconductor device | |
JPS595644A (ja) | 半導体装置の製造方法 | |
US20120299157A1 (en) | Semiconductor process and fabricated structure thereof | |
KR20230115937A (ko) | Soi 웨이퍼의 제조 방법 및 soi 접합 웨이퍼 | |
JPH07202025A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101101 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |