CN102592985A - 一种氧化硅栅极补偿隔离区刻蚀的方法 - Google Patents
一种氧化硅栅极补偿隔离区刻蚀的方法 Download PDFInfo
- Publication number
- CN102592985A CN102592985A CN2012100473928A CN201210047392A CN102592985A CN 102592985 A CN102592985 A CN 102592985A CN 2012100473928 A CN2012100473928 A CN 2012100473928A CN 201210047392 A CN201210047392 A CN 201210047392A CN 102592985 A CN102592985 A CN 102592985A
- Authority
- CN
- China
- Prior art keywords
- etching
- silica
- isolated area
- grid
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明一种氧化硅栅极补偿隔离区刻蚀的方法,其中,包括刻蚀的工艺步骤:步骤一,进行对氧化硅的主刻蚀,并且在所述多晶硅上表面以及未被多晶硅所覆盖的氧化层的上表面保留一层残留氧化硅;步骤二,对残留的氧化硅使用化学清洗,去除刻蚀中生成的聚合物;步骤三,采用远程等离子体的化学预清工艺的氧化硅刻蚀方法完成过刻蚀,去除所述残留氧化硅,以及氧化层,并形成最终栅极补偿隔离区形貌。通过发明一种氧化硅栅极补偿隔离区刻蚀的方法,有效地采用高选择比,远程等离子体的化学预清工艺的氧化硅刻蚀方法来替代传统等离子体刻蚀中的过刻蚀步骤;同时减少氧化硅栅极补偿隔离区刻蚀过程中的硅衬底的损失。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种氧化硅栅极补偿隔离区刻蚀的方法。
背景技术
目前氧化硅栅极补偿隔离区的刻蚀是关系到晶体管工作性能的关键性工艺,一般传统工艺方法由非等向性的等离子体干法刻蚀来完成,一般刻蚀工艺有主刻蚀和过刻蚀两个步骤,主刻蚀采用C4F8/O2/Ar的气体组合,利用CF活性基来完成对氧化硅的刻蚀,采用C4F8(八氟环丁烷)这种高碳氟气体来达到刻蚀过程中氧化硅对硅的高选择比,氧气作为清洁气体,清除反应生成的聚合物,保持一定的刻蚀速率,氩作为轰击离子对氧化硅表面的键接进行破坏,主刻蚀一般采用刻蚀终点侦测的方法来判断氧化物去除的情况;过刻蚀用于对开阔区的残余氧化物进行刻蚀,并最终形成合格的补偿隔离区形貌,一般其化学气体与主刻蚀种类相同,但气体比例有变化,聚合物生成气体C4F8增多,清洁气体氧气减少,主导非等向性刻蚀的偏压射频功率减小,使刻蚀特性向更高选择比(氧化硅对硅),等向性刻蚀方向发展,以减少对硅衬底的刻蚀,和形成最终形貌。
如图1A所示,传统多晶硅栅极的结构如下:首先使用硅作为衬底1,在衬底1上表面覆盖氧化物形成氧化层2,并在氧化层2的上表面通过沉积和刻蚀多晶硅并形成多晶栅3,传统氧化硅栅极补偿隔离区刻蚀工艺步骤如下:如图1B所示,步骤一,在多晶栅3的上表面以及未被多晶栅3所覆盖的氧化层2上表面进行氧化硅4的沉积;如图1C所示,步骤二,对步骤一中沉积的氧化硅4进行主刻蚀,初步形成氧化硅隔离区5;如图1D所示,步骤三,对初步形成氧化硅隔离区进行过刻蚀,使氧化硅隔离区达到所需要的形态。
根据以上传统氧化硅栅极补偿隔离区刻蚀的问题在于:由于氧化硅刻蚀是一种偏向物理刻蚀的工艺方法,在刻蚀过程中,很难达到氧化硅对硅的高刻蚀选择比,一般选择比在10以内,会造成在氧化硅过程中,对下面硅衬底形成较多损失,从而对器件的性能产生不利的影响;其次就是等离子体干法刻蚀的特性,该特性决定了在过刻蚀过程中对衬底造成损伤。
发明内容
发明公开了一种氧化硅栅极补偿隔离区刻蚀的方法。用以解决现有技术中氧化硅栅极补偿隔离区刻蚀过程中的硅衬底的损失和损伤所导致影响器件性能的问题。
为实现上述目的,发明采用的技术方案是:
一种氧化硅栅极补偿隔离区刻蚀的方法,包括:首先使用硅作为衬底,在衬底上表面覆盖氧化物形成氧化层,并在氧化层的上表面通过沉积和刻蚀多晶硅形成多晶硅栅,在多晶栅的表面以及未被多晶栅所覆盖的氧化层上表面进行氧化硅的沉积其中,还包括刻蚀的工艺步骤:
步骤一,进行对氧化硅的主刻蚀,使主刻蚀后的所述多晶硅两侧的氧化硅初步形成补偿隔离区形貌,并且在所述多晶硅上表面以及未被多晶硅所覆盖的氧化层的上表面保留一层残留氧化硅;
步骤二,对残留的氧化硅使用化学清洗,完成对干法刻蚀中生成的聚合物的去除;
步骤三,采用远程等离子体的化学预清工艺的氧化硅刻蚀方法完成过刻蚀,去除剩余的氧化硅层,并最终形成栅极补偿隔离区形貌。
上述的氧化硅栅极补偿隔离区刻蚀的方法,其中,所述步骤三中,利用化学预清工艺去除剩余的氧化硅层的步骤如下:
首先在腔体中生成反应物,反应式为NF3+NH3→NH4F+NH4F.HF;
其次,将产品放置在腔体中的托盘上,使反应物与氧化硅反应,反应式为NH4F或NH4F.HF+SiO2→(NH4F)2SiF6(solid)+H2O;
再将托盘上升使产品接近加热装置,使产品加热,反应式为(NH4F)2SiF6(solid)→SiF4(g)+ NH3(g)+ HF(g);
最后当产品中的(NH4F)2SiF6(solid)分解挥发后,将托盘下降。
上述的氧化硅栅极补偿隔离区刻蚀的方法,其中,所述反应物与氧化硅反应时腔室的温度为30度。
上述的氧化硅栅极补偿隔离区刻蚀的方法,其中,所述加热装置的温度大于100度,用于使(NH4F)2SiF6(solid)分解完全的挥发。
上述的氧化硅栅极补偿隔离区刻蚀的方法,其中,所述步骤一中所述多晶硅上表面以及未被多晶硅所覆盖的氧化层的上表面各保留的一层残留氧化硅的厚度一致。
上述的氧化硅栅极补偿隔离区刻蚀的方法,其中,所述主刻蚀为干法刻蚀方法。
上述的氧化硅栅极补偿隔离区刻蚀的方法,其中,所述步骤一中所保留的所述氧化硅残留层接近30 埃。
上述的氧化硅栅极补偿隔离区刻蚀的方法,其中,所述步骤一中,主刻蚀的刻蚀时间为定时控制的。
上述的氧化硅栅极补偿隔离区刻蚀的方法,其中,所述步骤三中所刻蚀的时间为定时控制的。
本发明中一种氧化硅栅极补偿隔离区刻蚀的方法,采用了如上方案具有以下效果:
1、有效地采用高选择比,远程等离子体的化学预清工艺的氧化硅刻蚀方法来替代传统等离子体刻蚀中的过刻蚀步骤;
2、同时减少氧化硅栅极补偿隔离区刻蚀过程中的硅衬底的损失。
附图说明
通过阅读参照如下附图对非限制性实施例所作的详细描述,发明的其它特征,目的和优点将会变得更明显。
图1A-1D为传统的氧化硅栅极补偿隔离区刻蚀的方法示意图;
图2A-2C为本发明的氧化硅栅极补偿隔离区刻蚀的方法的示意图;
图3A-3B为本发明的氧化硅栅极补偿隔离区刻蚀的方法示意图。
附图名称序号:衬底1、氧化层2、多晶栅3、氧化硅4、隔离区5、腔室6、托盘7、产品8、加热装置9。
具体实施方式
为了使发明实现的技术手段、创造特征、达成目的和功效易于明白了解,下结合具体图示,进一步阐述本发明。
如图2A所示,一种氧化硅栅极补偿隔离区刻蚀的方法,包括:首先使用硅作为衬底1,在衬底1上表面覆盖氧化物形成氧化层2,并在氧化层2的上表面通过沉积和刻蚀多晶硅形成多晶栅3,在多晶栅3的表面以及未被多晶栅3所覆盖的氧化层2上表面进行氧化硅4的沉积其中,还包括刻蚀的工艺步骤:
如图2B所示,步骤一,进行对氧化硅4的主刻蚀,使主刻蚀后的多晶硅3两侧的氧化硅初步形成补偿隔离区5形貌,并且在多晶硅3上表面以及未被多晶硅所覆盖的氧化层2的上表面保留一层残留氧化硅4,进一步的,主刻蚀为干法刻蚀方法在刻蚀的时候需要达到以下条件,气体为C4F8、O2或Ar,压力为10~30mT,RF功率为200W~700W,更进一步的其主要的目的为防止等离子体刻蚀损伤衬底;
步骤二,对残留的氧化硅使用化学清洗,进一步的是为了去除刻蚀中生成的聚合物,避免后续的过刻蚀产生缺陷;
如图3A所示,步骤三,利用腔室6的远程等离子体的化学预清工艺的氧化硅刻蚀方法完成过刻蚀,去除残留氧化硅,以及氧化层,并形成最终栅极补偿隔离区形貌,进一步的,在刻蚀的步骤中需注意控制反应的时间,防止氧化硅补偿隔离器的侧壁过刻蚀。
如图3A-3B所示,进一步的,在步骤三中,利用腔室6去除残留氧化硅的步骤如下:
首先在腔体中生成反应物,反应式为NF3+NH3→NH4F+NH4F.HF;
其次,将产品8放置在腔体中的托盘7上,使反应物NH4F或NH4F.HF与氧化硅SiO2反应,反应式为NH4F或NH4F.HF+SiO2→(NH4F)2SiF6(solid)+H2O;
再将托盘7上升使产品8接近加热装置9,使产品8加热,反应式为(NH4F)2SiF6(solid)→SiF4(g)+ NH3(g)+ HF(g);
最后当产品8中的(NH4F)2SiF6(solid)分解挥发后,将托盘7下降。
进一步的,反应物与氧化硅反应时腔室6的温度为30度。
进一步的,加热装置9的温度大于100度。
如图2B所示,进一步的,步骤一中多晶硅上表面以及未被多晶硅所覆盖的氧化层的上表面各保留的一层残留氧化硅的厚度一致。
进一步的,步骤一中所保留的氧化硅残留层接近30 埃。
进一步的,步骤一中,主刻蚀的刻蚀时间为定时控制的。
进一步的,步骤三中所刻蚀的时间为定时控制的。
综上所述,发明一种氧化硅栅极补偿隔离区刻蚀的方法,有效地采用高选择比,远程等离子体的化学预清工艺的氧化硅刻蚀方法来替代传统等离子体刻蚀中的过刻蚀步骤;同时减少氧化硅栅极补偿隔离区刻蚀过程中的硅衬底的损失。
以上对发明的具体实施例进行了描述。需要理解的是,发明并不局限于上述特定实施方式,其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施;本领域技术人员可以在权利要求的范围内做出各种变形或修改,这并不影响发明的实质内容。
Claims (9)
1.一种氧化硅栅极补偿隔离区刻蚀的方法,包括:首先使用硅作为衬底,在衬底上表面覆盖氧化物形成氧化层,并在氧化层的上表面通过沉积和刻蚀多晶硅形成多晶栅,在多晶栅的表面以及未被多晶栅所覆盖的氧化层上表面进行氧化硅的沉积其特征在于,还包括刻蚀的工艺步骤:
步骤一,进行对氧化硅的主刻蚀,使主刻蚀后的所述多晶硅两侧的氧化硅初步形成补偿隔离区形貌,并且在所述多晶硅上表面以及未被多晶硅所覆盖的氧化层的上表面保留一 层残留氧化硅;
步骤二,对残留的氧化硅使用化学清洗,完成对干法刻蚀中生成的聚合物的去除;
步骤三,采用远程等离子体的化学预清工艺的氧化硅刻蚀方法完成过刻蚀,去除剩余的氧化硅层,并最终形成栅极补偿隔离区形貌。
2.根据权利要求1所述的氧化硅栅极补偿隔离区刻蚀的方法,其特征在于,所述步骤三中,利用化学预清工艺去除残留氧化层的步骤如下:
首先在腔体中生成反应物,反应式为NF3+NH3→NH4F+NH4F.HF;
其次,将产品放置在腔体中的托盘上,使反应物与氧化硅反应,反应式为NH4F或NH4F.HF+SiO2→(NH4F)2SiF6(solid)+H2O;
再将托盘上升使产品接近加热装置,使产品加热,反应式为(NH4F)2SiF6(solid)→SiF4(g)+ NH3(g)+ HF(g);
最后当产品中的(NH4F)2SiF6(solid)分解挥发后,将托盘下降。
3.根据权利要求2所述的氧化硅栅极补偿隔离区刻蚀的方法,其特征在于,所述反应物与氧化硅反应时腔室的温度为30度。
4.根据权利要求2所述的氧化硅栅极补偿隔离区刻蚀的方法,其特征在于,所述加热装置的温度大于100度。
5.根据权利要求1所述的氧化硅栅极补偿隔离区刻蚀的方法,其特征在于,所述步骤一中所述多晶硅上表面以及未被多晶硅所覆盖的氧化层的上表面各保留的一层残留氧化硅的厚度一致。
6.根据权利要求1所述的氧化硅栅极补偿隔离区刻蚀的方法,其特征在于,所述主刻蚀为干法刻蚀方法。
7.根据权利要求1所述的氧化硅栅极补偿隔离区刻蚀的方法,其特征在于,所述步骤一中所保留的所述氧化硅残留层接近30 埃。
8.根据权利要求1所述的氧化硅栅极补偿隔离区刻蚀的方法,其特征在于,所述步骤一中,主刻蚀的刻蚀时间为定时控制的。
9.根据权利要求1所述的氧化硅栅极补偿隔离区刻蚀的方法,其特征在于,所述步骤三中所刻蚀的时间为定时控制的。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012100473928A CN102592985A (zh) | 2012-02-28 | 2012-02-28 | 一种氧化硅栅极补偿隔离区刻蚀的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012100473928A CN102592985A (zh) | 2012-02-28 | 2012-02-28 | 一种氧化硅栅极补偿隔离区刻蚀的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102592985A true CN102592985A (zh) | 2012-07-18 |
Family
ID=46481460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012100473928A Pending CN102592985A (zh) | 2012-02-28 | 2012-02-28 | 一种氧化硅栅极补偿隔离区刻蚀的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102592985A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112820640A (zh) * | 2021-01-06 | 2021-05-18 | 华虹半导体(无锡)有限公司 | 多晶硅的刻蚀方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060063308A1 (en) * | 2004-09-17 | 2006-03-23 | Dongbuanam Semiconductor Inc. | Method for cleaning semiconductor device having dual damascene structure |
CN101308764A (zh) * | 2007-05-15 | 2008-11-19 | 中芯国际集成电路制造(上海)有限公司 | 消除蚀刻工序残留聚合物的方法 |
US20090042395A1 (en) * | 2007-07-13 | 2009-02-12 | Chien-Ling Chan | Spacer process for CMOS fabrication with bipolar transistor leakage prevention |
CN102132385A (zh) * | 2008-08-25 | 2011-07-20 | 大金工业株式会社 | 半导体干式工艺后的残渣除去液和使用该除去液的残渣除去方法 |
WO2011112802A2 (en) * | 2010-03-10 | 2011-09-15 | Applied Materials, Inc. | Apparatus and methods for cyclical oxidation and etching |
-
2012
- 2012-02-28 CN CN2012100473928A patent/CN102592985A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060063308A1 (en) * | 2004-09-17 | 2006-03-23 | Dongbuanam Semiconductor Inc. | Method for cleaning semiconductor device having dual damascene structure |
CN101308764A (zh) * | 2007-05-15 | 2008-11-19 | 中芯国际集成电路制造(上海)有限公司 | 消除蚀刻工序残留聚合物的方法 |
US20090042395A1 (en) * | 2007-07-13 | 2009-02-12 | Chien-Ling Chan | Spacer process for CMOS fabrication with bipolar transistor leakage prevention |
CN102132385A (zh) * | 2008-08-25 | 2011-07-20 | 大金工业株式会社 | 半导体干式工艺后的残渣除去液和使用该除去液的残渣除去方法 |
WO2011112802A2 (en) * | 2010-03-10 | 2011-09-15 | Applied Materials, Inc. | Apparatus and methods for cyclical oxidation and etching |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112820640A (zh) * | 2021-01-06 | 2021-05-18 | 华虹半导体(无锡)有限公司 | 多晶硅的刻蚀方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9240315B1 (en) | CVD oxide surface pre-conditioning by inductively coupled O2 plasma | |
JP4488999B2 (ja) | エッチング方法およびエッチング装置 | |
CN101459116B (zh) | 浅沟槽隔离结构的制造方法 | |
CN102610518B (zh) | 含碳薄膜的宽度减小方法及氧化装置 | |
CN101770974B (zh) | 浅沟槽隔离结构的制造方法 | |
JP5823160B2 (ja) | 堆積物除去方法 | |
JPWO2012008409A1 (ja) | エッチング方法 | |
CN101752291A (zh) | 浅沟槽隔离结构的制造方法 | |
JP7401593B2 (ja) | 空隙を形成するためのシステム及び方法 | |
CN104576503B (zh) | 一种制作半导体器件的方法 | |
JP2013074220A (ja) | 堆積物除去方法 | |
WO2018064984A1 (zh) | 去除晶片上的二氧化硅的方法及集成电路制造工艺 | |
CN102222636A (zh) | 浅沟槽隔离的制作方法 | |
CN102569063B (zh) | 半导体装置的制造方法 | |
CN101740458A (zh) | 浅沟槽结构制作方法 | |
CN102592985A (zh) | 一种氧化硅栅极补偿隔离区刻蚀的方法 | |
CN102543713B (zh) | 一种氧化硅栅极补偿隔离区刻蚀的方法 | |
US20150064925A1 (en) | Deposit removing method and gas processing apparatus | |
CN104992903A (zh) | 一种高质量栅极氧化层形成方法 | |
JP5642427B2 (ja) | プラズマ処理方法 | |
US20130122684A1 (en) | Semiconductor process for removing oxide layer | |
JP4946017B2 (ja) | 半導体装置の製造方法 | |
US10755941B2 (en) | Self-limiting selective etching systems and methods | |
CN102479716B (zh) | 晶体管的制作方法 | |
CN101752292B (zh) | 浅沟槽隔离结构的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120718 |